JP2830817B2 - 変調ドープ電界効果型トランジスタ及びその製造方法 - Google Patents

変調ドープ電界効果型トランジスタ及びその製造方法

Info

Publication number
JP2830817B2
JP2830817B2 JP8014070A JP1407096A JP2830817B2 JP 2830817 B2 JP2830817 B2 JP 2830817B2 JP 8014070 A JP8014070 A JP 8014070A JP 1407096 A JP1407096 A JP 1407096A JP 2830817 B2 JP2830817 B2 JP 2830817B2
Authority
JP
Japan
Prior art keywords
layer
silicon layer
modulation
effect transistor
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8014070A
Other languages
English (en)
Other versions
JPH09213950A (ja
Inventor
孝司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8014070A priority Critical patent/JP2830817B2/ja
Publication of JPH09213950A publication Critical patent/JPH09213950A/ja
Application granted granted Critical
Publication of JP2830817B2 publication Critical patent/JP2830817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータや通
信機器を始めとして電子機器に使用される演算用及びメ
モリ用として好適な半導体接合面における2次元電子ガ
スあるいは2次元正孔ガスを用いる変調ドープ電界効果
型トランジスタ及びその製造方法に関する。
【0002】
【従来の技術】これまで、異種半導体の電子親和力差を
利用して界面に2次元電子ガスを形成した高移動トラン
ジスタは図5に示すようなGaAs系のものが多くあ
る。このトランジスタは、半絶縁性GaAs基板20に
堆積したアンドープGaAs層21でなる電子蓄積層
と、N型Alx Ga1-x As層22でなる電子供給層
と、ゲート電極23と、一対のソース・ドレイン電極2
4−1,24−2とを有し、接合面における2次元電子
ガス11をゲート電圧により制御する。
【0003】しかし、これらの化合物系の半導体素子
は、異種半導体材料の界面で格子定数をほぼ整合させな
ければならないため、高度な結晶成長技術が必要であ
り、製造コストが高くなる傾向がある。また、基板とし
て利用するGaAsは大口径のインゴットを製造するこ
とが難しいため、チップサイズが増大している現在の集
積回路には不向きである。
【0004】そこで、2次元電子ガスの効果を利用した
Si系の高移動度トランジスタとして、図6に示すよう
に、高純度単結晶シリコン層25とアモルファスSiC
層26の界面を利用した例が特開昭62−86867号
公報に記載されている。これは、単結晶シリコン基板を
利用できるので低コスト化及び集積回路化に好適である
といえる。
【0005】
【発明が解決しようとする課題】この従来のシリコン基
板を利用したアモルファスSiC層/単結晶シリコン層
を利用した高移動度トランジスタ(変調ドープ電界効果
型トランジスタ)は次のような問題点を有している。
【0006】まず第1に、アモルファスSiCは短距離
秩序を有しているので単結晶シリコン層とヘテロ接合を
形成するが、その原子間距離が単結晶シリコンの格子定
数と大きくずれているので不整合が大きく、界面に多く
の欠陥が入り、トランジスタの性能を大きく低下させる
という問題点がある。第2に、電子や正孔を供給するド
ーピング元素をアモルファスSiC層中に混入させてい
るため、アモルファス膜中に存在する多くのダングリン
グボンドに、これらのキャリアをトラップされることに
より、所望のキャリア濃度が得られないという問題点が
ある。
【0007】本発明の目的は、界面の欠陥が少なくキャ
リア濃度を高くできる、シリコン基板を利用した変調ド
ープ電界効果型トランジスタ及びその製造方法を提供す
ることにある。
【0008】
【課題を解決するための手段】本発明変調ドープ電界効
果型トランジスタは、高純度単結晶シリコン層でなるキ
ャリア蓄積層と、該キャリア蓄積層上に該キャリア蓄積
層よりバンドギャップの大きなドープト水素化アモルフ
ァスシリコン層でなるキャリア供給層とを有するという
ものである。
【0009】ここで、前記キャリア蓄積層と前記キャリ
ア供給層との間にアンドープ水素化アモルファスシリコ
ン層でなるスペーサが挿入されていてもよい。
【0010】ゲート電極は、前記キャリア供給層上にゲ
ート絶縁膜を介して設けてもよいし、前記キャリア供給
層にショットキー接合をなす導電膜であってもよい。
【0011】本発明変調ドープ電界効果型トランジスタ
の製造方法は、第1導電型単結晶シリコン基板の表面部
にソース・ドレイン領域となる一対の第2導電型領域を
形成し、全面に絶縁膜を形成したのちリソグラフィー法
により前記一対の第2導電型領域で挟まれた前記第1導
電型単結晶基板の表面部に凹部を形成する工程と、超高
真空装置内で減圧CVD法により前記凹部にキャリア蓄
積層として高純度単結晶シリコン層をエピタキシャル成
長させ、水素ガスにさらして前記高純度単結晶シリコン
層表面のダングリングボンドを終端させた後、外気にさ
らすことなく前記超高真空装置内でキャリア供給層とし
てドープト水素化アモルファスシリコン層を前記高純度
単結晶シリコン層上に形成する工程とを有するというも
のである。
【0012】この場合、ドープト水素化アモルファスシ
リコン層を形成する前にアンドープ水素化アモルファス
シリコン層を形成してもよい。
【0013】原子間距離と格子定数差に起因する界面の
欠陥を低減するために、変調ドープ層(キャリア供給
層)を下地元素と同一元素のシリコンを用い、アモルフ
ァスシリコン(Eg1.7eV)と単結晶シリコン
(1.1eV)のバンドギャップ差を利用して2次元キ
ャリアガスを形成する。アモルファス化しても、基本的
にはシリコンsp3 混成軌道構造である短距離秩序は維
持されているため、欠陥の少ない良質の界面を得ること
ができる。
【0014】しかし、アモルファス化による、アモルフ
ァスシリコン層中のダングリングボンドがキャリアをト
ラップする問題がある。通常、Siのように配位数が4
を有する自由度の小さい固体を、アモルファス状態で維
持するには、ダングリングボンドが必要であることが知
られている。この相異なる要求を満足させるためにアモ
ルファスシリコン層に水素を導入する。これによりアモ
ルファスシリコン層のダングリングボンド密度を大幅に
減少できるだけでなく、アモルファス状態を保持でき、
アモルファスとしてのバンドギャップを有することがで
きる。
【0015】こうして水素化アモルファスシリコン層中
の不純物元素による所望のキャリア濃度の単結晶シリコ
ン層中の2次元電子ガス(あるいは正孔ガス)を得るこ
とができる。
【0016】また、水素をアモルファスシリコン成長前
に、超真空中チャンバー内に導入することで、単結晶シ
リコン層の表面のダングリングボンドが水素により終端
され、界面の欠陥準位密度を減少させることができる。
さらに、シリコン界面に水素が結合していることによ
り、シリコンが純粋にエピタキシャル成長するのを妨
げ、アモルファス成長を起こりやすくする。
【0017】
【発明の実施の形態】本発明の第1の実施の形態につい
て図1を参照して説明する。
【0018】まず図1(a)に示すように、P-型単結
晶シリコン基板1の表面部にソース・ドレイン領域とな
る一対のN+型領域2−1,2−2をイオン注入法を利
用して形成する。次に図1(b)に示すように、全面に
酸化シリコン膜3を形成し、ホトリソグラフィー法によ
り、一対のN+型領域2−1,2−2で挟まれた部分に
例えば断面コの字状の凹部4を形成する。次に、凹部底
面をフッ酸などで処理して清浄化した後、超高真空装置
内のチャンバーに入れ、圧力10-7Pa程度以下、温度
600〜650℃の温度にし、Si26ガスを使用した
減圧CVD法により、図1(c)に示すように、厚さ1
00nm〜500nm程度の高純度単結晶シリコン層5
をエピタキシャル成長させる。次に、Si26ガスの供
給を停止した後、温度を300℃に下げ、水素ガスを導
入することによって高純度単結晶シリコン層5表面のダ
ングリングボンドを終端する。次に、温度を300℃の
ままにして、SiH4ガス、水素ガス及びPH3ガス(ド
ーパントガス)を使用したプラズマCVD法により、1
0%程度の水素を含む厚さ50nm〜100nmのN型
水素化アモルファスシリコン層6を形成する。濃度約1
0%の水素のうち6%程度がSi−Hの結合に関与す
る。この結合により、ダングリングボンド密度を大きく
低減させるだけでなく、原子あたりの平均配位数を低減
させるため、アモファス状態を維持するのに有効に作
用する。N型アモルファスシリコン層6の表面は、酸化
シリコン膜3の表面とほぼ一致させる。このようにし
て、超高真空装置のチャンバー内において外気にふれさ
せることなく高純度単結晶シリコン層5とN型水素化ア
モルファスシリコン層を連続的に形成する。
【0019】次に、低温プラズマ酸化などにより、図1
(d)に示すように、ゲート酸化膜7を形成し、ポリシ
リコン層8及びWSix 層9の積層膜でなるゲート電極
9を形成し、酸化シリコン膜3にコンタクト用の開口を
設け、ソース・ドレイン電極10−1,10−2を形成
する。
【0020】図2に本発明の第1の実施の形態のディプ
レッション型トランジスタのバンド図を示す。
【0021】単結晶シリコンのバンドギャップEgsは
1.1eVであり、水素化アモルファスシリコンのバン
ドギャップEgaは1.7eVであるので、水素化アモ
ルファスシリコン層6aにドープを行うとバンド不連続
の効果により、単結晶シリコン層6aに量子井戸を形成
することができる。この量子井戸に電子が溜まり、2次
元方向の運動しか許されない2次元電子ガス11が形成
される。つまり、ドナー元素とキャリアとして用いる電
子の存在場所が異なる(変調ドーピング)ため、電子が
ドナー元素によるイオン散乱の影響を受けない。よっ
て、高純度単結晶シリコン層5を電子蓄積層、N型水素
化アモルファスシリコン層6aを電子供給層とすること
により、この2次元電子ガスをトランジスタのチャネル
に利用することにより、電子の移動度を大幅に向上させ
ることが可能となる。
【0022】界面での欠陥密度及び水素化アモルファス
層中でのダングリングボンド密度が低いことが重要であ
る。アモルファス化すると単結晶における長距離秩序は
崩れるが、短距離秩序は保持している。つまりシリコン
の基本構造であるsp3 混成軌道はアモルファス化して
も変わらない。よって、単結晶シリコンとアモルファス
シリコン層の界面においては、格子定数と原子間距離の
不整合により欠陥が入りにくい。さらに、アモルファス
シリコンを成長させる際に、水素を供給して水素化アモ
ルファスシリコンとするために、アモルファス中のダン
グリングボンドを低減できる。
【0023】図3は本発明の第2の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
【0024】N型水素化アモルファスシリコン層6b
に、アルミニウム膜又は金膜でなり0.6〜0.7eV
の障壁高さのショットキー接合をなすゲート電極12を
設けたものである。
【0025】第1の実施の形態のMOS型ではゲート電
圧を高くするとゲート絶縁膜と電子供給層の界面にもチ
ャネル(表面チャネル)が形成されてしまい好ましくな
い特性を示す恐れがあるのを避けることができる利点が
ある。製造方法としては第1の実施の形態に準じる。す
なわち、N型水素化アモルファスシリコン層6bの表面
が酸化シリコン膜3の下面より若干上にくる程度に形成
すればよい。
【0026】図4は本発明の第3の実施の形態の変調ド
ープ電界効果型トランジスタの主要部を示す断面図であ
る。
【0027】高純度単結晶シリコン層5とN型水素化ア
モルファスシリコン層6cとの間にアンドープ水素化ア
モルファスシリコン層でなる厚さ数nmのスペーサ13
を挿入してあるので変調ドーピング効果が一層確実にな
る。
【0028】図1(d)の高移動度トランジスタ構造に
おいて、ドーピング元素とトランジスタのチャネルを分
離しているため、不純物散乱による影響は大きく低減で
きるが、ドーピング元素によるクーロン力の影響がチャ
ネル中のキャリアにも及んでいる可能性がある。また、
ドーピング元素のチャネルへの拡散等が考えられる。ス
ペーサ13はこのクーロン力の影響やドーピング元素の
拡散を防止する。水素化アモルファスシリコンを成長さ
せる初期は、ドーピング材料を添加しないアンドープ水
素化アモルファスシリコン層を数nm程度成長させ、そ
れからドープした水素化アモルファスシリコン層を成長
させればよい。
【0029】このスペーサは、図3に示したショットキ
ー・ゲートのトランジスタに適用してもよい。
【0030】以上、N型ディプレッション型を例にあげ
て説明したが、N型エンハンスメント型を実現すること
もできる。その場合、ドープト水素化アモルファスシリ
コン層の不純物濃度をディプレッション型より低くすれ
ばよいのである。更に、MOSゲート構造の場合には、
ゲート絶縁膜とドープト水素化アモルファスシリコン膜
(6a又は6c)との間に数nm程度のアンドープ水素
化アモルファスシリコン膜を挿入すると一層よい。そう
すると、ゲート絶縁膜との界面に表面チャネルが形成さ
れるのを防止することができる。この手法は第1の実施
の形態にも適用できる。又、p型トランジスタを実現す
ることもできるとは改めて説明するまでもなく当業者に
は明らかであろう。
【0031】
【発明の効果】以上説明したように本発明は、高純度単
結晶シリコン層でなるキャリア蓄積層とこれよりバンド
ギャップの大きなドープト水素化アモルファスシリコン
層でなるキャリア供給層とを有しているので、キャリア
蓄積層の格子定数とキャリア供給層の原子間距離(短距
離秩序)との差による界面の欠陥密度が少なく、キャリ
ア濃度の高い高移動度トランジスタ(変調ドープ電界効
果トランジスタ)を単結晶シリコン基板に形成できる。
そして、このトランジスタは、超高真空装置を利用して
単結晶シリコン基板に高純度単結晶シリコン層をエピタ
キシャル成長し水素で表面のダングリングボンドを終端
させた後ドープト水素化アモルファスシリコン層を形成
することによって形成できる。基本的にはシリコン以外
の特別な材料を使用しないので、従来のシリコンLSI
と同一基板上に集積することも可能となり、シリコンL
SIの高速化に寄与する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態について説明するた
めの(a)〜(d)に分図して示す工程順断面図であ
る。
【図2】第1の実施の形態のNチャネルディプレッショ
ン型トランジスタのエネルギーバンド図である。
【図3】本発明の第2の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。
【図4】本発明の第3の実施の形態の変調ドープ電界効
果型トランジスタを示す断面図である。
【図5】GaAs系の変調ドープ電界効果型トランジス
タを示す断面図である。
【図6】従来のシリコン系の変調ドープ電界効果型トラ
ンジスタを示す断面図である。
【符号の説明】
1 P- 型単結晶シリコン基板 2−1,2−2 N+ 型領域 3 酸化シリコン膜 4 凹部 5 高純度単結晶シリコン層 6,6a,6b,6c N型水素化アモルファスシリ
コン層 7 ゲート絶縁膜 8 ポリシリコン層 9 WSix 層 10−1,10−2 ソース・ドレイン電極 11 二次元電子ガス 12 ゲート電極 20 半絶縁性GaAs基板 21 アンドープGaAs層 22 N型Alx Ga1-x As層 23,23a ゲート電極 24−1,24−2 ソース・ドレイン電極 25 高純度単結晶シリコン層 26 アモルファスSiC層

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 高純度単結晶シリコン層でなるキャリア
    蓄積層と、該キャリア蓄積層上に該キャリア蓄積層より
    バンドギャップの大きなドープト水素化アモルファスシ
    リコン層でなるキャリア供給層とを有することを特徴と
    する変調ドープ電界効果型トランジスタ。
  2. 【請求項2】 前記キャリア蓄積層と前記キャリア供給
    層との間にアンドープ水素化アモルファスシリコン層で
    なるスペーサが挿入されている請求項1記載の変調ドー
    プ電界効果型トランジスタ。
  3. 【請求項3】 前記キャリア供給層上にゲート絶縁膜を
    介してゲート電極が設けられている請求項1又は2記載
    の変調ドープ電界効果型トランジスタ。
  4. 【請求項4】 前記キャリア供給層にショットキー接合
    をなすゲート電極が設けられている請求項1又は2記載
    の変調ドープ電界効果型トランジスタ。
  5. 【請求項5】 第1導電型単結晶シリコン基板の表面部
    にソース・ドレイン領域となる一対の第2導電型領域を
    形成し、全面に絶縁膜を形成したのちリソグラフィー法
    により前記一対の第2導電型領域で挟まれた前記第1導
    電型単結晶シリコン基板の表面部に凹部を形成する工程
    と、超高真空装置内で減圧CVD法により前記凹部にキ
    ャリア蓄積層として高純度単結晶シリコン層をエピタキ
    シャル成長させ水素ガスにさらして前記高純度単結晶シ
    リコン層表面のダングリングボンドを終端させた後、外
    気にさらすことなく前記超高真空装置内でキャリア供給
    層としてドープト水素化アモルファスシリコン層を前記
    高純度単結晶シリコン層上に形成する工程とを有するこ
    とを特徴とする変調ドープ電界効果型トランジスタの製
    造方法。
  6. 【請求項6】 前記ドープト水素化アモルファスシリコ
    ン層を形成する前に前記高純度単結晶シリコン層上に
    ンドープ水素化アモルファスシリコン層でなるスペーサ
    を形成する請求項5記載の変調ドープ電界効果型トラン
    ジスタの製造方法。
JP8014070A 1996-01-30 1996-01-30 変調ドープ電界効果型トランジスタ及びその製造方法 Expired - Fee Related JP2830817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8014070A JP2830817B2 (ja) 1996-01-30 1996-01-30 変調ドープ電界効果型トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8014070A JP2830817B2 (ja) 1996-01-30 1996-01-30 変調ドープ電界効果型トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09213950A JPH09213950A (ja) 1997-08-15
JP2830817B2 true JP2830817B2 (ja) 1998-12-02

Family

ID=11850851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8014070A Expired - Fee Related JP2830817B2 (ja) 1996-01-30 1996-01-30 変調ドープ電界効果型トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2830817B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4950599B2 (ja) * 2006-09-01 2012-06-13 株式会社東芝 半導体装置の製造方法
CN113707775B (zh) * 2019-03-06 2022-06-03 博尔博公司 异质结构以及采用异质结构的发光器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523019B2 (ja) * 1989-06-30 1996-08-07 株式会社半導体エネルギー研究所 電界効果型半導体装置

Also Published As

Publication number Publication date
JPH09213950A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US11031399B2 (en) Semiconductor device and manufacturing method of the same
US6885041B2 (en) Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
US6225196B1 (en) High electron mobility transistor and method of fabricating the same
JP4034387B2 (ja) 集積cmos回路装置及びその製造方法
KR100647173B1 (ko) 혁신적인 전계 효과 트랜지스터와 제조방법
JP3376211B2 (ja) 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
US6410947B1 (en) Semiconductor device and process of production of same
US20020109135A1 (en) MOS field-effect transistor comprising layered structure including Si layer and SiGe layer OR SiGeC layer as channel regions
US20140091398A1 (en) Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device
US5923070A (en) Semiconductor device having an element inclusion region for reducing stress caused by lattice mismatch
US7316959B2 (en) Semiconductor device and method for fabricating the same
TW200416892A (en) Semiconductor device and manufacturing method for the same
JP2830817B2 (ja) 変調ドープ電界効果型トランジスタ及びその製造方法
US8575595B2 (en) P-type semiconductor devices
JP3169066B2 (ja) 電界効果トランジスタおよびその製造方法
JP2010177297A (ja) 半導体装置およびその製造方法
JPH04280682A (ja) 半導体装置及びその製造方法
CN116344342A (zh) 一种提高p-GaN HEMT电流能力及工艺稳定性的方法
TW200400633A (en) Transistor with group III/IV emitter
WO1989001235A1 (en) High effective barrier height transistor and method of making same
JPH11177082A (ja) Mis型電界効果トランジスタおよびその製造方法
JPH0951101A (ja) 半導体装置およびその製造方法
JPH10107257A (ja) 電界効果トランジスタ
JPH03292740A (ja) バイポーラトランジスタ及びその製造方法
Hori et al. A novel isolation technology utilizing Si selective epitaxial growth

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

LAPS Cancellation because of no payment of annual fees