JP2830797B2 - 半導体素子及び回路基板 - Google Patents

半導体素子及び回路基板

Info

Publication number
JP2830797B2
JP2830797B2 JP7240368A JP24036895A JP2830797B2 JP 2830797 B2 JP2830797 B2 JP 2830797B2 JP 7240368 A JP7240368 A JP 7240368A JP 24036895 A JP24036895 A JP 24036895A JP 2830797 B2 JP2830797 B2 JP 2830797B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
flexible circuit
output
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7240368A
Other languages
English (en)
Other versions
JPH0864685A (ja
Inventor
甲午 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7240368A priority Critical patent/JP2830797B2/ja
Publication of JPH0864685A publication Critical patent/JPH0864685A/ja
Application granted granted Critical
Publication of JP2830797B2 publication Critical patent/JP2830797B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶パネルを駆動
したりファクシミリ等のラインセンサーを駆動したりす
るのに用いられるような半導体素子(以下、ICとい
う)、そして、このような半導体素子を搭載した回路基
板に関する。
【0002】
【従来の技術】従来より液晶パネルを駆動するドライバ
ーICは、ポリイミドやポリエチレンテレフタレート等
のフレキシブル回路基板へTAB実装したものを液晶パ
ネルの外周辺に多数配置された電極端子へ、TAB実装
した部品のパターンピッチが合うように接続したり、あ
るいはドライバーICを直接液晶パネルのガラス上へ直
接搭載する事により液晶パネルへ駆動信号を入力してい
る。このようなドライバーICは多くの電極パッドを有
しており、電極パッドの多くは出力信号パッドであり8
0ピンから200ピンクラスまであり、この数はさらに
増える傾向にある。他方、入力信号用パッドはせいぜい
10ないし30ピン程度の物が多い。図3は従来の液晶
パネル駆動用ICを示す。また図4は上記ICをポリイ
ミドテープよりなるフレキシブル回路基板上に実装した
様子を示す。図3および図4において、21はICチッ
プの外形、22はICチップの入力信号パッド、23は
ICチップの出力信号パッド、24はフレキシブル回路
基板、25はフレキシブル回路基板上の回路パターン、
26は出力パッドに出力信号を出力する信号をつくるセ
ルを示す。図3中、液晶パネル駆動用ICにおいて、I
C自体を駆動するための入力信号を入力パッドは上辺の
中央部に集約されて配されている。そして、液晶パネル
を駆動する出力信号をつくるセルはICの中に一列に配
されている。
【0003】
【発明が解決しようとする課題】しかし、従来の半導体
素子は図3および図4より明らかなように幾多の問題点
を有するものであった。
【0004】まず、従来の半導体素子では、ICチップ
の出力信号パッドと出力パッドに出力信号を出力する信
号をつくるセルが一列に整然と並んでいるが、上記セル
は半導体素子を構成するトランジスタ、コンデンサ、抵
抗等の各種素子で形成されるが、上記素子は1個のセル
内に効率のよい並べ方が電気回路の構成によって決ま
る。従って一個のセルのピッチはおのずと最小値が決っ
てしまう。特に出力インピーダンスを低減させたり、大
きなコンデンサを入れたりする場合はセルのピッチの最
小値が大きくなってしまう。このように、一個のセルの
ピッチが大きくなってしまうと、セルを一列に並べた場
合、ICの長辺サイズがとてつもなく大きくなってしま
うものであった。
【0005】さらに従来の半導体装置においては、IC
の長辺サイズが大きくなりすぎるので、これを回路基板
に搭載する場合、ICの長辺方向に広い実装スペースが
必要であり、また、フレキシブル回路基板にこれを実装
しようとするとボンディングツールが細長すぎてツール
表面の温度分布が不均一になり、ボンディング作業性が
低減したり、歩留まりが低減したり、あるいは接続信頼
性が低減したりするものであった。
【0006】さらに従来の半導体素子においては、IC
の長辺サイズが大きくなってしまった場合、これを実装
するフレキシブル回路基板は一般的にはリール状のフレ
キシブル回路基板に巻取っ手実装する事になるが、上記
半導体素子をリールに巻取るとき半導体素子が細長すぎ
るとリールの巻取りによってボンディングする銅箔状の
フィンガーが切れてしまうものであった。
【0007】そこで、本発明は従来のこのような欠点
を解決し半導体素子の長尺化を防ぎ、さらに、このよ
うな半導体素子を回路基板に搭載する際の作業性の低
減、歩留まりの低減、信頼性の低減を防ぐことを課題と
する。
【0008】
【課題を解決するための手段】本発明は、複数の出力パ
ッドが長辺方向に形成されてなり、前記複数の出力パッ
ドに出力信号を出力する複数の信号形成セルが2列に配
置されてなり、隣り合う前記出力パッドは互いに異なる
列に配置された信号形成セルと結線により結ばれている
ことを特徴とする。
【0009】
【発明の実施の形態】以下に、本発明の実施例を図面を
用いて説明する。図1は本発明による液晶パネル駆動用
ICの能動面の平面図を示す。また図2は図1のICを
フレキシブル回路基板に搭載した半導体部品を示すもの
である。図1〜図2において、1は液晶パネル駆動用の
ICチップすなわち半導体素子、2は上記半導体素子の
出力信号のパッドをしめし、8は半導体素子の入力信号
系のパッド、3は出力パッドに出力信号を出力する信号
をつくるセル、4は上記出力パッド2とセル3を結ぶ半
導体素子内の結線を示し、6はフレキシブル回路基板を
示し、また7はフレキシブル回路基板の配線パターンを
しめす。
【0010】まず図1において、液晶パネル駆動用のI
Cチップはかなりアスペクト比の大きい長方形をしてい
る。出力信号用のパッドはICチップの長辺の一辺に沿
って一列に配されている。他方入力信号パッドはICの
チップの長辺の他の一辺に一列に配されている。また、
出力パッドに出力信号を出力する信号をつくるセル3は
半導体素子内に2列に整然と並べられている。そして、
2列のセル3は列毎に互い違いに順番に出力パッド2と
結線されている。
【0011】上記セル3は半導体素子を構成するトラン
ジスタ、コンデンサ、抵抗等の各種素子で形成される
が、上記素子は1個のセル内に効率のよい並べ方が電気
回路の構成によって決まる。従って一個のセルのピッチ
はおのずと最小値が決ってしまう。特に出力インピーダ
ンスを低減させたり、大きなコンデンサを入れたりする
場合はセルのピッチの最小値が大きくなってしまう。し
かし、本発明による半導体素子の場合、このようなセル
が2列に配されているため、1個のセルピッチが大きく
なっても、出力パッドのピッチをそう大きくしなくても
すむため、ICの長辺サイズをあまり大きくしなくても
済む。
【0012】このようにICの長辺サイズをあまり大き
くしなくてすむと、フレキシブル回路基板にこれを実装
しようとするき、ボンディングツールがあまり細長すぎ
ることがなく、従ってツール表面の温度分布が均一にな
り、ボンディング作業性が向上し、歩留まりが向上し、
あるいは接続信頼性が向上したりするものであった。さ
らに本発明による半導体素子においては、ICの長辺サ
イズがあまり大きくならないため、これを実装するフレ
キシブル回路基板は一般的にはリール状のフレキシブル
回路基板に巻取っ手実装する事になるが、上記半導体素
子をリールに巻取るとき半導体素子が細長すぎるとリー
ルの巻取りによってボンディングする銅箔状のフィンガ
ーが切れてしまうことも無くなるものである。
【0013】さらに本発明による半導体素子は、ICチ
ップの極端な長尺化を防ぐため1枚のICウエハからの
ICチップの取り個数を増大させ、ICのコストを実質
的に低減させる効果がある。図2は本発明による半導体
素子をフレキシブル回路基板に実装した様子をしめす。
【0014】
【発明の効果】本発明は、以上述べたように、前記複数
の出力パッドに出力信号を出力する複数の信号形成セル
が2列に配置されてなり、隣り合う前記出力パッドは互
いに異なる列に配置された信号形成セルと結線により結
ばれていることにより、半導体素子の極端な長尺化を防
ぎ、またこの半導体素子を回路基板に搭載する際の作業
性、歩留まり、信頼性を向上することができるという効
果を有するものである。
【図面の簡単な説明】
【図1】 本発明の実施例における液晶パネル駆動用I
Cの能動面平面図。
【図2】 本発明の実施例における液晶パネル駆動用I
Cをフレキシブル回路基板に搭載した半導体部品を示す
図。
【図3】 従来の液晶パネル駆動用ICの能動面平面
図。
【図4】 従来の液晶パネル駆動用ICをフレキシブル
回路基板に搭載した半導体部品を示す図。
【符号の説明】
1 液晶パネル駆動用のICチップ 2 ICチップの出力信号のパッド 3 出力パッドに出力信号を出力するセル 4 出力パッドとセルを結ぶ結線 6 フレキシブル回路基板 7 フレキシブル回路基板の配線パターン 8 ICチップの入力信号パッド 21 従来の液晶パネル駆動用のICチップ 22 ICチップの入力信号パッド 23 ICチップの出力信号パッド 24 フレキシブル回路基板 25 フレキシブル回路基板の出力信号パターン 26 出力パッドに出力信号を出力するセル

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の出力パッドが長辺方向に形成されて
    なり、前記複数の出力パッドに出力信号を出力する複数
    の信号形成セルが2列に配置されてなり、隣り合う前記
    出力パッドは互いに異なる列に配置された信号形成セル
    と結線により結ばれていることを特徴とする半導体素
    子。
  2. 【請求項2】請求項1記載の半導体素子を搭載すること
    を特徴とする回路基板。
  3. 【請求項3】前記回路基板は、フレキシブル回路基板で
    あることを特徴とする請求項2記載の回路基板。
  4. 【請求項4】前記半導体素子は、TAB実装により前記
    回路基板に搭載されることを特徴とする請求項2記載の
    回路基板。
  5. 【請求項5】前記回路基板はフレキシブル回路基板であ
    り、前記半導体素子は、TAB実装により前記回路基板
    に搭載されることを特徴とする請求項2記載の回路基
    板。
JP7240368A 1995-09-19 1995-09-19 半導体素子及び回路基板 Expired - Lifetime JP2830797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7240368A JP2830797B2 (ja) 1995-09-19 1995-09-19 半導体素子及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240368A JP2830797B2 (ja) 1995-09-19 1995-09-19 半導体素子及び回路基板

Publications (2)

Publication Number Publication Date
JPH0864685A JPH0864685A (ja) 1996-03-08
JP2830797B2 true JP2830797B2 (ja) 1998-12-02

Family

ID=17058460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240368A Expired - Lifetime JP2830797B2 (ja) 1995-09-19 1995-09-19 半導体素子及び回路基板

Country Status (1)

Country Link
JP (1) JP2830797B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10241086B4 (de) 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
US7948725B2 (en) 2001-09-06 2011-05-24 Fuji Electric Systems Co., Ltd. Composite integrated semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02300680A (ja) * 1989-05-16 1990-12-12 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
JPH0864685A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
US10304867B2 (en) Semiconductor device and a method of manufacturing the same
EP0567209B1 (en) Liquid crystal panel module and tape carrier package
JP3643640B2 (ja) 表示装置及びこれに使用されるicチップ
EP0680082B1 (en) Structure for mounting semiconductor device and liquid crystal display device
JP4094656B2 (ja) 半導体装置
KR19990025678A (ko) 인쇄회로기판 구조 및 이를 이용한 엘씨디 모듈
KR19990012387A (ko) 액정표시패널의 탭패드부 구조 및 그 제조방법
JP2830797B2 (ja) 半導体素子及び回路基板
JPH0481332B2 (ja)
US5654730A (en) Liquid crystal display device
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JPH05303109A (ja) 液晶表示装置
US5598030A (en) Semiconductor device having multilevel tab leads
JPH05326622A (ja) 液晶表示駆動用集積回路装置
JPH0528036U (ja) 半導体素子
JP3298345B2 (ja) 半導体装置
US20240192560A1 (en) Driving circuit and display device
JP2665275B2 (ja) 半導体装置
JP3019497B2 (ja) 半導体装置とその製造方法
JP4585564B2 (ja) 半導体装置
JP3025357B2 (ja) 半導体装置
JP2005122210A (ja) 表示装置及びこれに使用されるicチップ
JPH0712107B2 (ja) プレーナディスプレイ装置
JPH10209201A (ja) テープキャリアパッケージ
JPH0695542B2 (ja) テ−プキヤリア素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

EXPY Cancellation because of completion of term