JP2830584B2 - 定電圧ダイオード - Google Patents

定電圧ダイオード

Info

Publication number
JP2830584B2
JP2830584B2 JP4040315A JP4031592A JP2830584B2 JP 2830584 B2 JP2830584 B2 JP 2830584B2 JP 4040315 A JP4040315 A JP 4040315A JP 4031592 A JP4031592 A JP 4031592A JP 2830584 B2 JP2830584 B2 JP 2830584B2
Authority
JP
Japan
Prior art keywords
impurity region
conductivity type
type impurity
semiconductor substrate
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4040315A
Other languages
English (en)
Other versions
JPH05218456A (ja
Inventor
功 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4040315A priority Critical patent/JP2830584B2/ja
Publication of JPH05218456A publication Critical patent/JPH05218456A/ja
Application granted granted Critical
Publication of JP2830584B2 publication Critical patent/JP2830584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は定電圧ダイオードに関
し、特にペレットの構造に関する。
【０００２】
【従来の技術】従来の定電圧ダイオードは図３に示すよ
うにリードフレーム９上にマウント材８でＮ型半導体基
板１が固定されており、Ｎ型半導体基板１にＰ型不純物
領域２を設けてＰＮ接合５を形成し、表電極７で外部と
電気的接続をとっていた。
【０００３】かかる構成の定電圧ダイオードをサージ吸
収用に使用した場合、リードフレーム９の側に正電圧を
印加し、表電極１側に負電圧を印加すると、ＰＮ接合５
がツェナー電圧でブレイクダウンし、ＰＮ接合５が発熱
する。さらに過大なサージが加わると発熱が急上昇し、
ＰＮ接合５が破壊に至る。
【０００４】
【発明が解決しようとする課題】この従来の定電圧ダイ
オードでは過大なサージが印加された場合、ＰＮ接合５
で発生した熱はＰＮ接合５周辺の熱放散が良いため、図
４のｂに示すように中央部に集中し、ＰＮ接合５のブレ
イクダウンが不均一となり、電流集中により中央部が破
壊に至るという問題点がある。
【０００５】
【問題を解決するための手段】本願発明の第１の要旨
は、第１導電型の半導体基板に設けられた定電圧ダイオ
ードにおいて、前記第１導電型の半導体基板の１主面の
所定領域に第１の第２導電型不純物領域が形成され、前
記第１の第２導電型不純物領域の周囲の前記１主面およ
び前記第１の第２導電型不純物領域に接触し前記第１の
第２導電型不純物領域より不純物濃度の高い第２の第２
導電型不純物領域が形成されていること、第２の要旨
は、第１導電型の半導体基板の１主面土に第１の第２導
電型不純物領域が形成され、前記第１の第２導電型不純
物領域の中央部の前記半導体基板内に、前記第１の第２
導電型不純物領域より不純物濃度の低い第２の第２導電
型不純物領域が形成されていることである。
【０００６】
【発明の作用】上記構成の定電圧ダイオードでは、過大
なサージが印加されると、中央部の耐圧が高いので、一
様にブレイクダウンする。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１実施例を示すペレットの
断面図である。
【０００８】リードフレーム９上にマウント材８でＮ型
半導体基板１が固定され、酸化膜６が形成されている。
拡散によりＮ型半導体基板１に第１Ｐ型不純物領域２と
第１Ｐ型不純物領域２より不純物濃度の低い第２Ｐ型不
純物領域３を設けている。したがって半導体基板１と第
２Ｐ型不純物領域３との接合５のブレイクダウン耐圧は
基板１と第１Ｐ型不純物領域２との接合４のブレイクダ
ウン耐圧より高くなっている。表電極７により外部と電
気的接続を行っている。
【０００９】図２は本発明の第２実施例のペレットを示
す断面図である。第２実施例ではＰＮ接合１２をＮ型半
導体基板１とＰ型多結晶シリコン膜１０で形成してい
る。この実施例ではＰ型多結晶シリコン膜１０より不純
物濃度の低いＰ型不純物領域１１を設け、中央部に接合
１２より耐圧の高い接合１３の領域を形成している。ガ
ードリング１４の接合は接合１２，接合１３をおもにブ
レイクダウンさせるためで、ガードリング接合耐圧は接
合１２及び接合１３より十分に高い。
【００１０】以上より、過大なサージがＰＮ接合に加わ
った場合でも中央部のＰＮ接合の耐圧が高いため、中央
部には電流が集中せず、周辺のＰＮ接合にストレスが分
散され、図４のａに示すようにペレット中央部の局部的
な発熱も抑えられる。したがって、サージに対し高耐量
が期待できる。
【００１１】
【発明の効果】以上説明したように本発明は、基板とＰ
Ｎ接合を形成する反対の導電型の不純物領域の中央に、
反対の導電型の不純物領域より不純物濃度の低い領域を
設け、基板とＰＮ接合を形成することにより、サージ印
加によるペレット中央への電流集中を防ぎ、高耐量な定
電圧ダイオードが実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す断面図である。
【図２】本発明の第２実施例を示す断面図である。
【図３】従来例の断面図である。
【図４】ペレットの表面温度分布例を示すグラフであ
る。
【符号の説明】
１ Ｎ型半導体基板 ２ Ｐ型不純物領域Ｉ ３ Ｐ型不純物領域ＩＩ ４ 接合Ｉ ５ 接合ＩＩ ６ 酸化膜 ７ 表電極 ８ マウント材 ９ リードフレーム １０ Ｐ型多結晶シリコン １１ Ｐ型不純物領域 １２ 接合Ｉ １３ 接合ＩＩ １４ ガードリング

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板に設けられた定
    電圧ダイオードにおいて、前記第１導電型の半導体基板
    の１主面の所定領域に第１の第２導電型不純物領域が形
    成され、前記第１の第２導電型不純物領域の周囲の前記
    １主面および前記第１の第２導電型不純物領域に接触し
    前記第１の第２導電型不純物領域より不純物濃度の高い
    第２の第２導電型不純物領域が形成されていることを特
    徴とする定電圧ダイオード。
  2. 【請求項２】 第１導電型の半導体基板の１主面上に第
    １の第２導電型不純物領域が形成され、前記第１の第２
    導電型不純物領域の中央部の前記半導体基板内に、前記
    第１の第２導電型不純物領域より不純物濃度の低い第２
    の第２導電型不純物領域が形成されていることを特徴と
    する定電圧ダイオード。
JP4040315A 1992-01-30 1992-01-30 定電圧ダイオード Expired - Fee Related JP2830584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4040315A JP2830584B2 (ja) 1992-01-30 1992-01-30 定電圧ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040315A JP2830584B2 (ja) 1992-01-30 1992-01-30 定電圧ダイオード

Publications (2)

Publication Number Publication Date
JPH05218456A JPH05218456A (ja) 1993-08-27
JP2830584B2 true JP2830584B2 (ja) 1998-12-02

Family

ID=12577185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040315A Expired - Fee Related JP2830584B2 (ja) 1992-01-30 1992-01-30 定電圧ダイオード

Country Status (1)

Country Link
JP (1) JP2830584B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法

Also Published As

Publication number Publication date
JPH05218456A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
KR860000712B1 (ko) 집적회로 보호장치
JP3342918B2 (ja) 集積回路における静電的放電に対してパッドを保護するためのダイオード構造
US4963970A (en) Vertical MOSFET device having protector
JP3074736B2 (ja) 半導体装置
US4543593A (en) Semiconductor protective device
JPS6157711B2 (ja)
US5684323A (en) Protection circuit for semiconductor device
JPH03224263A (ja) Ｃｍｏｓ集積回路の静電放電保護構造
JP3404036B2 (ja) Ｐｉｓｏ静電的放電保護デバイス
KR102038525B1 (ko) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
JPH0795565B2 (ja) 相補型ｍｉｓ集積回路の静電気保護装置
US6248639B1 (en) Electrostatic discharge protection circuit and transistor
JP2830584B2 (ja) 定電圧ダイオード
JP4123318B2 (ja) 静電放電保護回路を有する半導体素子
JP4795613B2 (ja) 半導体装置
JP4029549B2 (ja) 半導体装置
JPH027191B2 (ja)
JP2901275B2 (ja) 半導体集積回路装置
JPH03184369A (ja) 半導体装置
WO2001020683A1 (fr) Dispositif a semiconducteur
JP3128958B2 (ja) 半導体集積回路
JPS6327865B2 (ja)
JP2760984B2 (ja) 絶縁ゲート型サイリスタ
US20200035783A1 (en) Semiconductor device
JPH0342680Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees