JP2826686B2 - Pattern generator - Google Patents
Pattern generatorInfo
- Publication number
- JP2826686B2 JP2826686B2 JP4014767A JP1476792A JP2826686B2 JP 2826686 B2 JP2826686 B2 JP 2826686B2 JP 4014767 A JP4014767 A JP 4014767A JP 1476792 A JP1476792 A JP 1476792A JP 2826686 B2 JP2826686 B2 JP 2826686B2
- Authority
- JP
- Japan
- Prior art keywords
- line width
- wiring
- current consumption
- terminal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路の配線
の適切な線幅を算出して自動配線を行い、半導体集積回
路のレイアウト図を作成するパターン生成装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern generating apparatus which calculates an appropriate line width of a wiring of a semiconductor integrated circuit, performs automatic wiring, and creates a layout diagram of the semiconductor integrated circuit.
【０００２】[0002]
【従来の技術】半導体集積回路チップ（以下、ICチップ
と略記する）の配線に用いられる金属としてはAlが代表
的であるが、従来では、Al配線の線幅を設計者が決定し
ていた。以下に、Al線幅を決定する従来の方法を説明す
る。なお、図１は従来の方法によって設計者が決定した
配線幅で作成されたICチップのレイアウトの一部を示す
平面図である。図中、12，13及び14はそれぞれ回路ブロ
ック（以下、セルという）であって、セル12，13及び14
は電源線（以下、 VDD線という）30とグランド線（以
下、 GND線という）31とによって結線されている。ま
た、32，33及び34はそれぞれセル12，13及び14の VDD端
子、35，36及び37はそれぞれセル12，13及び14のGND 端
子であって、38及び39はセル13及び14へのVDD線30の分
岐点、40及び41はセル13及び14への GND線31の分岐点を
示す。2. Description of the Related Art Al is a typical metal used for wiring of a semiconductor integrated circuit chip (hereinafter abbreviated as an IC chip), but conventionally, the line width of an Al wiring is determined by a designer. . Hereinafter, a conventional method for determining the Al line width will be described. FIG. 1 is a plan view showing a part of a layout of an IC chip created with a wiring width determined by a designer by a conventional method. In the figure, 12, 13, and 14 are circuit blocks (hereinafter, referred to as cells), respectively, and cells 12, 13, and 14 are shown.
Are connected by a power supply line (hereinafter, referred to as a VDD line) 30 and a ground line (hereinafter, referred to as a GND line) 31. 32, 33 and 34 are the VDD terminals of cells 12, 13 and 14, respectively, 35, 36 and 37 are the GND terminals of cells 12, 13 and 14, respectively, and 38 and 39 are the terminals to cells 13 and 14. The branch points of the VDD line 30, 40 and 41 indicate the branch points of the GND line 31 to the cells 13 and 14, respectively.
【０００３】設計者は、例えば各セル12，13，14の動作
時における平均消費電流値を、各セル12， 13 ，14の消
費電流の一定値として、それぞれａ，ｂ，ｃと見積も
る。見積もった平均消費電流値とAl線の膜厚及び許容最
大電流密度とから各 VDD端子32，33，34の必要線幅をそ
れぞれＡ，Ｂ，Ｃと算出する。次に、各 VDD端子32，3
3，34の結線関係を考慮し、下流のセルの消費電流を上
乗せした電流値に基づいて各分岐点における VDD線30の
線幅を決定する。即ち、分岐点38では VDD線30がVDD端
子32及び33へ分岐しているので、分岐点38における VDD
線30の線幅は（Ａ＋Ｂ）となる。同様に、分岐点39にお
ける VDD線30の線幅は（Ａ＋Ｂ＋Ｃ）となる。 GND線31
の線幅も同様の方法で求める。The designer estimates, for example, a, b, and c as average current consumption values during the operation of the cells 12, 13, and 14 as constant values of the current consumption of the cells 12, 13, and 14, respectively. The required line widths of the V DD terminals 32, 33, and 34 are calculated as A, B, and C, respectively, from the estimated average current consumption value, the thickness of the Al wire, and the allowable maximum current density. Next, each V DD terminal 32, 3
The line width of the VDD line 30 at each branch point is determined based on the current value obtained by adding the current consumption of the downstream cells, taking into account the connection relationships of 3, 34. That is, since V DD line 30 at the branch point 38 is branched to V DD terminal 32 and 33, V DD at the branch point 38
The line width of the line 30 is (A + B). Similarly, the line width of the VDD line 30 at the branch point 39 is (A + B + C). GND line 31
Is determined in the same manner.
【０００４】[0004]
【発明が解決しようとする課題】ところで、集積回路の
消費電流値はその動作時間の経過に伴って刻々と変化す
るものであって、例えば下流に接続されているセルが上
流のセルと同時に動作しない動作モードの場合、どの分
岐点における配線幅も下流の分岐先のセルでの消費電流
を上乗せして画一的に算出する従来のような方法では、
線幅が必要以上に太い分岐点が存在するのでチップサイ
ズが大型化するという問題がある。By the way, the current consumption of an integrated circuit changes every moment as its operation time elapses. For example, a cell connected downstream is operated simultaneously with an upstream cell. In the case of a non-operational mode, the conventional method of uniformly calculating the wiring width at any branch point by adding the current consumption at the downstream branch destination cell,
Since there is a branch point having a line width that is larger than necessary, there is a problem that the chip size is increased.
【０００５】また、誤って集積回路の消費電流を少なく
見積もった場合、金属線に許容最大電流密度を超える電
流が流れ、エレクトロマイグレーションによって金属線
が断線する可能性がある。If the current consumption of the integrated circuit is erroneously estimated, a current exceeding the allowable maximum current density flows through the metal line, and the metal line may be broken by electromigration.
【０００６】さらに、ICチップの高集積化, 回路機能の
複雑化に伴って大規模化, 複雑化する回路設計におい
て、ますます最適な線幅での設計が必要となるが、設計
者の見積りに頼る従来の方法では線幅算出に要する時間
が増加するばかりで、限られた設計納期内に最適な線幅
を算出することが難しい。[0006] Furthermore, in the circuit design that is becoming larger and more complicated with the increasing integration of IC chips and the complexity of circuit functions, it is necessary to design with an increasingly optimum line width. In the conventional method that relies on the above, only the time required for calculating the line width increases, and it is difficult to calculate an optimum line width within a limited design deadline.
【０００７】本発明はこのような問題点を解決するため
になされたものであって、集積回路の動作時間の経過に
応じた各セルの消費電流に基づいて配線幅を決定するこ
とにより必要十分な配線幅を自動的に求めるパターン生
成装置の提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is necessary and sufficient to determine the wiring width based on the current consumption of each cell according to the elapse of the operation time of the integrated circuit. It is an object of the present invention to provide a pattern generating apparatus for automatically obtaining a proper wiring width.
【０００８】[0008]
【課題を解決するための手段】本発明のパターン生成装
置は、集積回路の回路動作の経過に即した動作モード，
動作時間等ごとの各セルの消費電流に基づき、各セルの
動作タイミングに応じた必要十分な配線幅を決定するこ
とを特徴とする。According to the present invention, there is provided a pattern generating apparatus comprising: an operation mode corresponding to the course of circuit operation of an integrated circuit;
It is characterized in that a necessary and sufficient wiring width corresponding to the operation timing of each cell is determined based on the current consumption of each cell for each operation time or the like.
【０００９】[0009]
【作用】本発明のパターン生成装置は、集積回路を構成
する各セルの消費電流を、この集積回路の動作モード，
動作時間等ごとに算出し、このセルごとの消費電流から
求まる各セルの各端子を流れる電流値と配線に用いる導
体の膜厚，許容最大電流密度等の電気的特性に関わるデ
ータとに基づいて各端子に必要な配線幅を算出し、動作
時間の所定時間単位ごとの各セルの消費電流と各端子に
必要な配線幅と電流の流れにおける始端，終端，上流，
下流等の各端子の位置関係のデータとに基づいて、端子
の結線関係及び動作モード，動作時間等ごとの各セルの
消費電流に即した配線の必要線幅を算出し、この必要線
幅を配線に用いる導体の加工可能な最小線幅以上の値に
補正して配線幅を決定し、線幅決定部により決定された
配線幅に基づくデータを装置外部へ出力するとともに決
定された配線幅でパターンを生成する。The pattern generation device of the present invention determines the current consumption of each cell constituting the integrated circuit by the operation mode of the integrated circuit,
It is calculated for each operation time, etc., and is based on the current value flowing through each terminal of each cell, which is obtained from the current consumption of each cell, and data relating to electrical characteristics such as the film thickness of the conductor used for wiring and the maximum allowable current density. The wiring width required for each terminal is calculated, and the current consumption of each cell for each predetermined time unit of the operation time, the wiring width required for each terminal, and the start, end, and upstream of the current flow.
Based on the data of the positional relationship of each terminal such as downstream, the required line width of the wiring is calculated in accordance with the connection relationship of the terminals and the current consumption of each cell for each operation mode, operation time, and the like. The wiring width is determined by correcting it to a value equal to or greater than the minimum processable line width of the conductor used for wiring, and data based on the wiring width determined by the line width determining unit is output to the outside of the device and the determined wiring width is used. Generate a pattern.
【００１０】[0010]
【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図２は本発明の配線パターン生成装置の
構成を示すブロック図である。図中１は集積回路の動作
モード又は動作時間ごとの各セルの消費電流値を算出す
る消費電流算出部である。消費電流記憶部２は、消費電
流算出部１が算出した各セルの消費電流値から求まる各
セルの端子ごとの消費電流値を記憶する。プロセスパラ
メータ格納部３は、Al線の膜厚、許容最大電流密度等の
電気的特性に関わるデータ及び加工可能な最小線幅を格
納している。前記端子配線幅算出部である必要線幅算出
前処理部４は、消費電流記憶部２及びプロセスパラメー
タ格納部３に記憶されているデータを用いて各端子に必
要な金属線幅を算出する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing embodiments thereof. FIG. 2 is a block diagram showing the configuration of the wiring pattern generation device of the present invention. In the figure, reference numeral 1 denotes a current consumption calculator for calculating a current consumption value of each cell for each operation mode or operation time of the integrated circuit. The current consumption storage unit 2 stores a current consumption value for each terminal of each cell obtained from the current consumption value of each cell calculated by the current consumption calculation unit 1. The process parameter storage unit 3 stores data relating to electrical characteristics such as the film thickness of the Al line and the maximum allowable current density, and the minimum processable line width. The required line width calculation pre-processing unit 4, which is the terminal line width calculation unit, calculates the metal line width required for each terminal using the data stored in the current consumption storage unit 2 and the process parameter storage unit 3.
【００１１】位置・形状記憶部５は各端子の分岐状態を
示す結線形状及び電源供給側である上流の端子，最下流
の電源消費最終端の端子等の電流の流れにおける端子の
位置関係を記憶している。必要線幅算出部６は消費電流
算出部１，必要線幅算出前処理部４及び位置・形状記憶
部５のデータを用いて、集積回路の動作モード又は動作
時間ごとの各セルの消費電流及び端子の接続関係を考慮
した必要線幅を算出する。線幅決定部７は必要線幅算出
部６が算出した線幅データをプロセスパラメータ格納部
３に格納されている最小線幅データ以上の値に補正して
金属線幅を決定する。グラフィック表示部10は、線幅決
定部７により線幅が決定された配線の画像及び線幅の数
値を表示する。パターン生成部11は線幅決定部７が決定
した線幅データを用いて配線パターンを生成する。The position / shape storage unit 5 stores a connection shape indicating a branching state of each terminal, and a positional relationship of terminals in a current flow such as an upstream terminal on the power supply side, a terminal at the most downstream power consumption terminal, and the like. doing. The required line width calculation unit 6 uses the data of the current consumption calculation unit 1, the necessary line width calculation preprocessing unit 4, and the position / shape storage unit 5 to calculate the current consumption of each cell for each operation mode or operation time of the integrated circuit. The required line width is calculated in consideration of the connection relation of the terminals. The line width determination unit 7 determines the metal line width by correcting the line width data calculated by the necessary line width calculation unit 6 to a value equal to or greater than the minimum line width data stored in the process parameter storage unit 3. The graphic display unit 10 displays an image of the wiring whose line width is determined by the line width determining unit 7 and a numerical value of the line width. The pattern generation unit 11 generates a wiring pattern using the line width data determined by the line width determination unit 7.
【００１２】また、線幅比較部９は、人手により配線幅
が見積もられた実際の線幅データ８と線幅決定部７が決
定した金属線幅とを比較し、比較の結果、線幅に過不足
があった場合、その過不足があった部分の画像及び線幅
の数値をグラフィック表示部10に表示する。The line width comparing unit 9 compares the actual line width data 8 whose wiring width is manually estimated with the metal line width determined by the line width determining unit 7, and as a result of the comparison, the line width If there is an excess or deficiency, the image of the excess or deficiency and the numerical value of the line width are displayed on the graphic display unit 10.
【００１３】以上のような構成のパターン生成装置によ
り VDD線の配線幅を決定する動作について説明する。な
お、図３は本発明のパターン生成装置により生成された
ICチップのパターンの一部を示す平面図である。図中、
12，13及び14はそれぞれセルであって、セル12，13及び
14は VDD線15と GND線16とによって結線されている。1
7，18及び19はセル12，13及び14の VDD端子、20，21及
び22はセル12，13及び14の GND端子、23及び24はセル13
及び14への VDD線15の分岐点、25及び26はセル13及び14
への GND線16の分岐点を示す。The operation of determining the width of the VDD line by the pattern generating apparatus having the above configuration will be described. Note that FIG. 3 is generated by the pattern generating apparatus of the present invention.
FIG. 3 is a plan view showing a part of a pattern of an IC chip. In the figure,
Cells 12, 13, and 14 are cells, respectively, and cells 12, 13, and
14 is connected by a VDD line 15 and a GND line 16. 1
7, 18, and 19 are the VDD terminals of cells 12, 13, and 14, 20, 21, and 22 are the GND terminals of cells 12, 13, and 14, and 23 and 24 are the cells 13
And 25 and 26 are the junctions of V DD line 15 to cells 13 and 14
Shows the branch point of GND line 16 to
【００１４】また、図４は、図３に示すICチップの各セ
ル12，13，14の実動作による消費電流の波形及び動作タ
イミングを示すタイミングチャートである。図におい
て、ａ，ｂ，ｃはそれぞれ各セル12，13，14の動作時に
おける平均電流値である。なお、各セル12，13，14の動
作時の平均電流値ａ，ｂ，ｃにはａ＞ｂ，ａ＞ｃの関係
があるものとする。FIG. 4 is a timing chart showing waveforms of current consumption and operation timings in actual operation of the cells 12, 13, and 14 of the IC chip shown in FIG. In the figure, a, b, and c are average current values during the operation of the cells 12, 13, and 14, respectively. It is assumed that the average current values a, b, and c during the operation of the cells 12, 13, and 14 have a relationship of a> b, a> c.
【００１５】第１段階では、各セル12，13，14の消費電
流を集積回路の動作モード又は動作時間ごとに算出す
る。算出方法としては、回路設計者による算出，回路シ
ミュレーションによる算出又は論理シミュレーションに
よる算出方法が可能である。これにより得られた、図４
に示すごとき動作時間ごとの消費電流の波形を消費電流
算出部１が記憶する。In the first stage, the current consumption of each of the cells 12, 13, 14 is calculated for each operation mode or operation time of the integrated circuit. As a calculation method, a calculation by a circuit designer, a calculation by a circuit simulation, or a calculation method by a logic simulation is possible. FIG. 4 thus obtained.
The current consumption calculator 1 stores the waveform of the current consumption for each operation time as shown in FIG.
【００１６】第２段階では、消費電流算出部１に記憶さ
れている波形データから求まる各セル12，13，14の消費
電流を、 VDD端子17，18，19ごとに消費電流記憶部２に
記憶する。なお、本実施例では、各セル12，13，14の消
費電流値として、図４にａ，ｂ，ｃで示すごとき動作時
の平均電流値を採用する。In the second stage, the current consumption of each of the cells 12, 13 and 14 determined from the waveform data stored in the current consumption calculation unit 1 is stored in the current consumption storage unit 2 for each of the V DD terminals 17, 18 and 19. Remember. In this embodiment, the average current value during operation as shown by a, b, and c in FIG. 4 is adopted as the current consumption value of each of the cells 12, 13, and 14.
【００１７】第３段階では、必要線幅算出前処理部４
が、消費電流記憶部２に VDD端子17，18，19ごとに記憶
されている各セル12，13，14の消費電流値とプロセスパ
ラメータ記憶部３に格納されているAl線の膜厚及び許容
最大電流密度の電気的特性データとを用いて、各 VDD端
子17，18，19に必要な VDD線幅を、（必要線幅）＝（各
端子を流れる電流値）／（Al線の許容最大電流密度）×
（Al線の膜厚）の計算式を用いて算出するとともに算出
結果を記憶する。なお、本実施例では、算出の結果得ら
れた各 VDD端子17，18，19に必要な VDD線幅を各々Ａ，
Ｂ，Ｃとする。In the third stage, the necessary line width calculation preprocessing unit 4
Is the current consumption value of each of the cells 12, 13, and 14 stored in the current consumption storage unit 2 for each of the VDD terminals 17, 18, and 19, the film thickness of the Al wire stored in the process parameter storage unit 3, and Using the electrical characteristic data of the allowable maximum current density, the V DD line width required for each V DD terminal 17, 18, 19 is calculated as (required line width) = (current value flowing through each terminal) / (Al line The maximum allowable current density of the
(Al film thickness) is calculated using a calculation formula, and the calculation result is stored. In this embodiment, each of the resulting V DD line width required for each V DD terminal 17, 18, 19 of the calculation A,
B and C.
【００１８】第４段階では、必要線幅算出部６が、必要
線幅算出前処理部４に記憶されている各 VDD端子17，1
8，19の VDD線幅のデータと、位置・形状記憶部５に記
憶されているこれらの結線関係のデータと、消費電流算
出部１に記憶されているデータとを用いて、各 VDD端子
17，18，19間の結線関係を考慮した VDD線15の必要線幅
を分岐点23，24ごとに算出する。なお、位置・形状記憶
部５には VDD線15が分岐点24において VDD端子19へ分岐
し、分岐点23で VDD端子18に分岐した後、 VDD端子17で
最終端になるというデータが格納されている。In the fourth stage, the required line width calculating section 6 transmits the V DD terminals 17, 1 stored in the necessary line width calculating pre-processing section 4 to each other.
Using the data of the V DD line widths 8 and 19, the data of these connection relations stored in the position / shape storage unit 5, and the data stored in the current consumption calculation unit 1, each V DD line width is used. Terminal
The required line width of the VDD line 15 is calculated for each of the branch points 23 and 24 in consideration of the connection relationship between 17, 18, and 19. The position / shape storage unit 5 states that the V DD line 15 branches to the V DD terminal 19 at the branch point 24, branches to the V DD terminal 18 at the branch point 23, and becomes the final end at the V DD terminal 17. Data is stored.
【００１９】即ち、分岐点23においては VDD端子17，18
が合流しており、 VDD端子17，18に必要な VDD線幅は各
々Ａ，Ｂであって、セル12とセル13とは同時刻には動作
しないというデータから、分岐点23における VDD線幅
は、セル12とセル13とを比較して消費電流値が大きい方
のセル12の線幅であるＡとなる。同様に、分岐点24の V
DD線幅は、セル12，13，14が同時刻に動作しないという
データから消費電流値が最も大きいセル12の線幅である
Ａとなる。That is, at the branch point 23, the V DD terminals 17, 18
From the data that the cells 12 and 13 do not operate at the same time because the V DD line widths required for the V DD terminals 17 and 18 are A and B, respectively. The DD line width is A, which is the line width of the cell 12 having the larger current consumption value as compared with the cell 12 and the cell 13. Similarly, V at branch point 24
The DD line width is A, which is the line width of the cell 12 having the largest current consumption value, from the data that the cells 12, 13, and 14 do not operate at the same time.
【００２０】第５段階では、線幅決定部７が、必要線幅
算出部６で算出された分岐点23，24ごとの VDD線幅のう
ち、プロセスパラメータ格納部３に格納されている加工
可能な最小線幅に満たない VDD幅を適切な値に補正して
VDD線15の線幅を決定する。同様の方法で GND線16につ
いても適切なAl線幅を決定する。グラフィック表示部10
は、線幅決定部７により線幅が決定された配線の画像及
び線幅の数値を表示し、パタン生成部11は、線幅決定部
７により決定されたデータを用いてパターンを生成す
る。In the fifth stage, the line width determining unit 7 processes the processing stored in the process parameter storage unit 3 among the VDD line widths for the branch points 23 and 24 calculated by the required line width calculating unit 6. Correct the V DD width less than the minimum possible line width to an appropriate value.
The line width of the V DD line 15 is determined. An appropriate Al line width is determined for the GND line 16 in the same manner. Graphic display unit 10
Displays the image of the wiring whose line width is determined by the line width determining unit 7 and the numerical value of the line width, and the pattern generating unit 11 generates a pattern using the data determined by the line width determining unit 7.
【００２１】また、以上のような構成のパターン生成装
置を用いて、人手によりAl線幅が決定されたパターンを
検証することも可能である。その場合、線幅比較部９
が、線幅決定部７の線幅データと、人手により見積もら
れた実際の線幅データ８とを比較し、グラフィック表示
部10に、線幅決定部７のデータよりも狭い配線部分と、
反対に広い配線部分とを判別可能に画像表示するととも
に、線幅の数値を表示して設計者の検証を可能とする。Further, it is also possible to verify a pattern in which the Al line width is manually determined by using the pattern generating apparatus having the above configuration. In that case, the line width comparison unit 9
Compares the line width data of the line width determination unit 7 with the actual line width data 8 estimated manually, and displays, on the graphic display unit 10, a wiring portion narrower than the data of the line width determination unit 7,
Conversely, an image is displayed so that a wide wiring portion can be discriminated, and a numerical value of the line width is displayed to enable the designer to verify.
【００２２】以上のようにして、集積回路の動作経過に
おける各時間単位ごとの各セルの消費電流と各セルの端
子の接続関係とを考慮した適切なAl線幅が決定される。As described above, an appropriate Al line width is determined in consideration of the current consumption of each cell and the connection relation of the terminals of each cell in each unit of time during the operation of the integrated circuit.
【００２３】なお、本実施例では、配線の対象としてセ
ルを取り扱ったが、配線の対象はこれに限るものではな
く、本発明のパターン生成装置はトランジスタ間の配線
の適切な線幅の決定、さらにパターン生成及びパターン
検証にも適用可能である。In this embodiment, the cell is handled as a wiring target. However, the wiring target is not limited to this, and the pattern generating apparatus of the present invention determines the appropriate line width of the wiring between the transistors. Further, the present invention can be applied to pattern generation and pattern verification.
【００２４】また、本実施例では、決定した線幅の画像
及びその数値をグラフィック表示部に表示する場合につ
いて説明したが、プリンタ等を用いて装置外部へ出力し
てもよい。In this embodiment, the case where the image of the determined line width and its numerical value are displayed on the graphic display unit has been described. However, the image may be output to the outside of the apparatus using a printer or the like.
【００２５】さらに、本実施例では、各セルの消費電流
値としてその平均値を用いた場合について説明したが、
消費電流値はこれに限るものではない。Further, in this embodiment, the case where the average value is used as the current consumption value of each cell has been described.
The current consumption value is not limited to this.
【００２６】[0026]
【発明の効果】以上のように、本発明のパターン生成装
置は、集積回路の動作モード，動作時間ごと等の動作経
過における時間単位ごとの各セルの消費電流及び各端子
の接続関係を考慮して配線幅を自動的に決定するので、
必要以上に太い配線によってチップサイズが大きくなる
ことを防ぐ一方、必要幅に満たない配線に、許容最大電
流密度を超える電流が流れて発生するエレクトロマイグ
レーションによる配線の断線を防いで集積回路チップの
信頼性を向上させるという優れた効果を奏する。As described above, the pattern generating apparatus of the present invention takes into consideration the current consumption of each cell and the connection relation of each terminal in each unit of time during the operation of the integrated circuit such as the operation mode and the operation time. Automatically determines the wiring width.
While preventing the chip size from becoming too large due to unnecessarily thick wiring, it also prevents the disconnection of wiring due to electromigration that occurs when a current exceeding the maximum allowable current density flows through wiring that does not have the required width, and reduces the reliability of integrated circuit chips. It has an excellent effect of improving the performance.
【図１】従来方法により決定した線幅で作成されたICチ
ップの平面図である。FIG. 1 is a plan view of an IC chip created with a line width determined by a conventional method.
【図２】本発明のパターン生成装置の構成を示すブロッ
ク図である。FIG. 2 is a block diagram illustrating a configuration of a pattern generation device according to the present invention.
【図３】本発明のパターン生成装置により作成されたIC
チップパターンの平面図である。FIG. 3 is an IC created by the pattern generation device of the present invention.
It is a top view of a chip pattern.
【図４】ICチップの各セルの実動作のタイミングを示す
タイミングチャートである。FIG. 4 is a timing chart showing actual operation timing of each cell of the IC chip.
１ 消費電流算出部 ２ 消費電流記憶部 ３ プロセスパラメータ格納部 ４ 必要線幅算出前処理部 ５ 位置・形状記憶部 ６ 必要線幅算出部 ７ 線幅決定部 １０ グラフィック表示部 １１ パターン生成部 １２〜１４ セル １５ VDD線 １６ GND線 １７〜１９ VDD端子 ２０〜２２ GND端子 ２３，２４ 分岐点 ２５，２６ 分岐点DESCRIPTION OF SYMBOLS 1 Current consumption calculation part 2 Current consumption storage part 3 Process parameter storage part 4 Necessary line width calculation preprocessing part 5 Position / shape storage part 6 Necessary line width calculation part 7 Line width determination part 10 Graphic display part 11 Pattern generation part 12- 14 cells 15 V DD line 16 GND line 17-19 V DD terminal 20-22 GND terminal 23,24 Branch point 25,26 Branch point
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−188943（ＪＰ，Ａ) 特開 昭62−120043（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-2-188943 (JP, A) JP-A-62-10043 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/82
Claims (1)
路ブロックの各端子が結線される集積回路のパターンを
生成する装置において、集積回路を構成する各回路ブロ
ックの消費電流を、該集積回路の動作経過の所定時間単
位ごとに算出する消費電流算出部と、算出された消費電
流値から各々の電源端子及びグランド端子毎に流れる電
流値を記憶保持する消費電流記憶部と、消費電流算出部
が算出した消費電流から求まる各回路ブロックの各端子
を流れる電流値と配線に用いる導体の電気的特性に関わ
るデータとに基づいて各端子に必要な配線幅を算出する
端子配線幅算出部と、前記消費電流算出部による算出デ
ータと前記端子配線幅算出部による算出データと電流の
流れにおける各端子の位置関係のデータとに基づいて、
端子の結線関係及び前記所定時間単位ごとの各回路ブロ
ックの消費電流に即した配線の必要線幅を算出する必要
線幅算出部と、必要線幅算出部が算出した必要線幅を前
記導体の加工可能な最小線幅以上の値に補正して配線幅
を決定する線幅決定部と、線幅決定部により決定された
配線幅に基づくデータを装置外部へ出力する手段と、線
幅決定部により決定された配線幅でパターンを生成する
パターン生成部とを備えたことを特徴とするパターン生
成装置。An apparatus for generating a pattern of an integrated circuit in which each terminal of a plurality of circuit blocks is connected by wiring branched into a plurality of stages, wherein the current consumption of each circuit block constituting the integrated circuit is determined by A current consumption calculation unit that calculates for each predetermined time unit of the operation progress, a current consumption storage unit that stores and holds a current value flowing for each power terminal and ground terminal from the calculated current consumption value, and a current consumption calculation unit. A terminal wiring width calculation unit that calculates a wiring width required for each terminal based on a current value flowing through each terminal of each circuit block obtained from the calculated current consumption and data relating to electrical characteristics of a conductor used for wiring, Based on the calculation data by the consumption current calculation unit, the calculation data by the terminal wiring width calculation unit, and the data of the positional relationship of each terminal in the current flow,
A required line width calculator for calculating a required line width of the wiring in accordance with the connection relation of the terminals and the current consumption of each circuit block for each of the predetermined time units; and a required line width calculated by the required line width calculator for the conductor. A line width determining unit that determines a wiring width by correcting the wiring width to a value equal to or greater than the minimum processable line width; a unit that outputs data based on the wiring width determined by the line width determining unit to outside the apparatus; and a line width determining unit. A pattern generation unit that generates a pattern with the wiring width determined by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014767A JP2826686B2 (en) | 1992-01-30 | 1992-01-30 | Pattern generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014767A JP2826686B2 (en) | 1992-01-30 | 1992-01-30 | Pattern generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206276A JPH05206276A (en) | 1993-08-13 |
| JP2826686B2 true JP2826686B2 (en) | 1998-11-18 |
Family
ID=11870226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014767A Expired - Fee Related JP2826686B2 (en) | 1992-01-30 | 1992-01-30 | Pattern generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826686B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737580A (en) * | 1995-04-28 | 1998-04-07 | International Business Machines Corporation | Wiring design tool improvement for avoiding electromigration by determining optimal wire widths |
| JP4548985B2 (en) * | 2001-08-16 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | Circuit analyzer |
| JP4492941B2 (en) * | 2004-06-01 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit, semiconductor integrated circuit design method, and semiconductor integrated circuit design system |
| TWI344625B (en) | 2005-03-08 | 2011-07-01 | Epson Imaging Devices Corp | Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus |
| JP2006287198A (en) * | 2005-03-08 | 2006-10-19 | Sanyo Epson Imaging Devices Corp | Semiconductor circuit, circuit of driving electrooptical device, and electronic apparatus |
| CN103235849B (en) * | 2013-04-18 | 2016-01-20 | 清华大学 | The integrated circuit automatic wiring method that electric current drives and device |
| JP6222346B2 (en) | 2014-03-31 | 2017-11-01 | 株式会社ソシオネクスト | Design support method and design support program |
| JP6472399B2 (en) * | 2016-02-04 | 2019-02-20 | 日立オートモティブシステムズ株式会社 | Semiconductor device and load driving device |
-
1992
- 1992-01-30 JP JP4014767A patent/JP2826686B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206276A (en) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826686B2 (en) | Pattern generator | |
| JP3654190B2 (en) | Wiring design method and wiring design apparatus | |
| US11164806B2 (en) | Temperature calculation based on non-uniform leakage power | |
| US7162707B2 (en) | Scan path timing optimizing apparatus determining connection order of scan path circuits to realize optimum signal timings | |
| JP2001210720A (en) | Layout design method of semiconductor device | |
| JP4851216B2 (en) | Power supply method for testing in semiconductor integrated circuit and CAD system for semiconductor integrated circuit | |
| JPH04186866A (en) | Method of wiring power supply line in semiconductor device and power supply wiring determination device | |
| US20050071797A1 (en) | Automatic layout system, layout model generation system, layout model verification system, and layout model | |
| JP3190514B2 (en) | Layout data generation device and generation method | |
| JP2521041B2 (en) | Wiring method in integrated circuit | |
| JPH02137246A (en) | Power supply wiring and verification thereof | |
| JPH09319775A (en) | Design method and system for semiconductor integrated circuit | |
| JP2933584B2 (en) | Semiconductor integrated circuit device and macro terminal clamp processing method | |
| JPH09198419A (en) | Method ad device for designing semiconductor device | |
| JPH1126590A (en) | Integrated circuit, method and equipment for designing pattern thereof | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| JPH1197541A (en) | Method and system for designing semiconductor integrated circuit and storage medium | |
| JPH11312738A (en) | Automatic wiring laying out method of semiconductor integrated circuit | |
| JPH0744602A (en) | Designing method for semiconductor integrated circuit device | |
| JPS63301544A (en) | Standard cell type semiconductor integrated circuit | |
| JPH05242194A (en) | Delay analytic system | |
| JP2933604B1 (en) | Layout method of semiconductor integrated circuit | |
| CN117973304A (en) | Layout and design method thereof, semiconductor structure, storage medium and electronic equipment | |
| JP2970220B2 (en) | Circuit board noise filter insertion method | |
| JPH0563089A (en) | Lsi designing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |