JP2825048B2 - Semiconductor silicon substrate - Google Patents

Semiconductor silicon substrate

Info

Publication number
JP2825048B2
JP2825048B2 JP23428092A JP23428092A JP2825048B2 JP 2825048 B2 JP2825048 B2 JP 2825048B2 JP 23428092 A JP23428092 A JP 23428092A JP 23428092 A JP23428092 A JP 23428092A JP 2825048 B2 JP2825048 B2 JP 2825048B2
Authority
JP
Japan
Prior art keywords
substrate
chamfer
angle
chamfered
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23428092A
Other languages
Japanese (ja)
Other versions
JPH0661201A (en
Inventor
豊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP23428092A priority Critical patent/JP2825048B2/en
Publication of JPH0661201A publication Critical patent/JPH0661201A/en
Application granted granted Critical
Publication of JP2825048B2 publication Critical patent/JP2825048B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体シリコン基
板、さらに詳しくは、厚さの大きいエピタキシャル層
(例えば100μm前後)を形成せしめるに適した、下
地用の半導体シリコン基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor silicon substrate, and more particularly to a base semiconductor silicon substrate suitable for forming a thick epitaxial layer (for example, about 100 .mu.m).

【0002】[0002]

【従来の技術】半導体シリコン基板(以下単に基板と称
す)においては、基板のハンドリングあるいは位置合わ
せの際における欠けや割れを防止するため、その表裏の
周縁それぞれに面取り部を設けることが行われている。
2. Description of the Related Art In a semiconductor silicon substrate (hereinafter simply referred to as a substrate), chamfers are provided on each of the front and rear peripheral edges in order to prevent chipping or cracking during handling or alignment of the substrate. I have.

【0003】図6にはこの基板1の従来例が示され、基
板1の周縁部の表裏それぞれに面取り部2,3が設けら
れている。この従来の基板1の表裏の面取り部2,3は
図7に示すように一般に表裏対称形に構成されている。
FIG. 6 shows a conventional example of the substrate 1, in which chamfered portions 2 and 3 are provided on the front and back of the peripheral portion of the substrate 1, respectively. As shown in FIG. 7, the chamfered portions 2 and 3 on the front and back of the conventional substrate 1 are generally configured to be symmetrical on the front and back.

【0004】ところで、基板1における面取り角度(基
板1の主面の延長面と面取り部2,3の傾斜面とのなす
角度)の大きさは、基板1の欠けや割れ防止の観点だけ
からではなく、エピタキシャル層形成の際に発生するエ
ッジクラウン4(図8)による弊害防止の観点も加味し
て決定される。
Incidentally, the size of the chamfer angle of the substrate 1 (the angle between the extended surface of the main surface of the substrate 1 and the inclined surfaces of the chamfered portions 2 and 3) is limited only from the viewpoint of preventing the substrate 1 from being chipped or cracked. However, it is determined in consideration of the viewpoint of preventing the harmful effects due to the edge crown 4 (FIG. 8) generated during the formation of the epitaxial layer.

【0005】基板1の周縁部の欠けや割れ防止の観点か
らだけみれば、面取り角度θ1,θ2を45°に近づく
ように大きくすれば良いが、大きくすると、エピタキシ
ャル層形成時においてエッジクラウン4の発生や成長が
促進される。そして、このようなエッジクラウン4が基
板1の表側に形成されると、マスクパターンとのコンタ
クトが悪くなるためにパターン切れ精度が低下してしま
う。一方、エピタキシャル層の層厚が例えば100μm
のような特殊な要求がある場合には、その成長表面のみ
ならず裏面においてもエッジクラウン4の発生がある。
この場合、エピタキシャル成長後の例えばホトリソ工程
等において、その基板1を平らな面に置く必要があると
きに、裏面のエッジクラウン4が基板外周全てにおいて
均一高さになっていないことから、ガタツキを生じた
り、また吸着固定する場合にもエッジクラウン4が邪魔
をして完全には吸着できず、さらには、基板1裏面のフ
ラットネスの悪化によって基板1が傾いて表面のパター
ン切れが悪くなってしまう。したがって、上述のように
層厚の厚いエピタキシャル層を形成するための下地用基
板に面取りを施す場合は、その表裏両面において、エッ
ジクラウンによる弊害が生じないように配慮しなければ
ならない。
From the standpoint of preventing chipping or cracking of the peripheral portion of the substrate 1 only, it is sufficient to increase the chamfer angles θ1 and θ2 so as to approach 45 °. Emergence and growth are promoted. When such an edge crown 4 is formed on the front side of the substrate 1, the contact with the mask pattern is deteriorated, so that the pattern cutting accuracy is reduced. On the other hand, the thickness of the epitaxial layer is, for example, 100 μm
When there is a special requirement as described above, the edge crown 4 is generated not only on the growth surface but also on the back surface.
In this case, when the substrate 1 needs to be placed on a flat surface, for example, in a photolithography process or the like after the epitaxial growth, rattling occurs because the edge crown 4 on the back surface is not at a uniform height over the entire outer periphery of the substrate. In the case of fixing by suction, the edge crown 4 disturbs and cannot be completely sucked, and furthermore, the flatness of the back surface of the substrate 1 deteriorates, and the substrate 1 is tilted, so that the pattern cut on the front surface is deteriorated. . Therefore, when chamfering a base substrate for forming a thick epitaxial layer as described above, care must be taken not to cause any adverse effects due to the edge crown on both the front and back surfaces.

【0006】そこで、従来の基板にあっては、エッジク
ラウン4による弊害防止の点をも加味して、例えば、面
取り角度を11°〜22°程度の大きさに設定してい
た。
Therefore, in the conventional substrate, the chamfering angle is set to, for example, about 11 ° to 22 ° in consideration of the harmful effect of the edge crown 4.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、エッジ
クラウン4の発生や成長は面取り角度だけに依存するも
のでなく、基板1上に形成されるエピタキシャル層の厚
みに依存する。
However, the generation and growth of the edge crown 4 does not depend only on the chamfer angle but on the thickness of the epitaxial layer formed on the substrate 1.

【0008】すなわち、エピタキシャル層の厚みが小さ
いものではエッジクラウン4が発生しないか、あるいは
エッジクラウン4が僅かに成長するだけだが、その厚み
が大きいものでは、エッジクラウン4が大きく成長して
しまうことになる。
That is, when the thickness of the epitaxial layer is small, the edge crown 4 does not occur or the edge crown 4 grows only slightly, but when the thickness is large, the edge crown 4 grows large. become.

【0009】したがって、形成すべきエピタキシャル層
の厚みをも考慮して、面取り角度を決定する必要がある
が、形成すべきエピタキシャル層の厚みが大きい基板1
の面取りを行う場合、1段面取り構造のものにあって
は、面取り角度をさらに小さくするとすれば、基板の原
形に接近するため、欠けや割れの防止機能が低下してし
まう。
Therefore, it is necessary to determine the chamfer angle in consideration of the thickness of the epitaxial layer to be formed.
In the case of the one-stage chamfering structure, if the chamfering angle is further reduced, the chamfering angle approaches the original shape of the substrate, and the function of preventing chipping or cracking is reduced.

【0010】本発明は、かかる点に鑑みなされたもの
で、エッジクラウン発生による弊害の防止と欠けや割れ
の発生の防止とが同時に図れる基板を提供することを目
的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a substrate capable of simultaneously preventing an adverse effect due to the occurrence of an edge crown and preventing occurrence of chipping or cracking.

【0011】[0011]

【課題を解決するための手段】本発明の基板は、表裏の
周縁をそれぞれ面取りした半導体シリコン基板におい
て、表裏の面取りのうち少なくとも一方が2段面取り構
造となっており、内側の面取り部においては、前記基板
の主面の延長面とその傾斜面とのなす面取り角度が3°
〜10°、外側の面取り部においては、前記基板の主面
の延長面とその傾斜面とのなす面取り角度が11°〜4
5°となっているものである。
According to the present invention, there is provided a semiconductor silicon substrate in which the front and rear edges are chamfered, wherein at least one of the front and rear chamfers has a two-step chamfer structure, and the inner chamfer has a chamfered portion. A chamfer angle between an extended surface of the main surface of the substrate and an inclined surface thereof is 3 °.
In the outer chamfered portion, the chamfer angle between the extended surface of the main surface of the substrate and the inclined surface is 11 ° to 4 °.
It is 5 °.

【0012】[0012]

【作用】上記した手段によれば、内側の面取り角度を3
°〜10°と比較的小さくしているので、基板の主面と
内側の面取り部との境界部に発生するエッジクラウンの
発生を防止することができる。
According to the above means, the inner chamfer angle is set to 3
Since the angle is relatively small, that is, 10 ° to 10 °, it is possible to prevent the occurrence of edge crown that occurs at the boundary between the main surface of the substrate and the inner chamfered portion.

【0013】また、内側の面取り部と外側の面取り部と
の境界部は、内側の面取り部の存在によって、基板の主
面よりも低い位置となっているので、ここに発生するエ
ッジクラウンのエピ成長主面からの高さを抑制すること
ができる。その結果、エッジクラウンによる弊害を効果
的に防止することができる。
The boundary between the inner chamfered portion and the outer chamfered portion is lower than the main surface of the substrate due to the presence of the inner chamfered portion. The height from the main growth surface can be suppressed. As a result, adverse effects due to the edge crown can be effectively prevented.

【0014】また、外側の面取り部においては、欠けや
割れ防止機能を優先させて、内側の面取り部とは独立に
その面取り角度を選択するようにすれば、基板の欠けや
割れに対する強度を従来より高めることができる。
Further, in the outer chamfered portion, if the chamfer angle is selected independently of the inner chamfered portion by giving priority to the function of preventing chipping and cracking, the strength of the substrate against chipping and cracking can be reduced. Can be more enhanced.

【0015】[0015]

【実施例】以下、本発明に係る基板の実施例について説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the substrate according to the present invention will be described.

【0016】図1には実施例の基板10の一部が示され
ている。この基板10の表裏には、その周縁に、対称形
状の面取り部11、12が形成されている。この表側面
取り部11は内側面取り部11aおよび外側面取り部1
1bからなり、一方、裏側面取り部12は内側面取り部
12aおよび外側面取り部12bからなっており、面取
り部11,12は全体として表裏対称形となっている。
FIG. 1 shows a part of a substrate 10 of the embodiment. Symmetrical chamfers 11 and 12 are formed on the front and back sides of the substrate 10 at the periphery thereof. The front chamfer 11 includes an inner chamfer 11 a and an outer chamfer 1.
1b, while the back chamfered portion 12 comprises an inner chamfered portion 12a and an outer chamfered portion 12b, and the chamfered portions 11 and 12 are symmetrical as a whole.

【0017】すなわち、面取り部11,12は、内側面
取り部11a,12aの幅同士および外側面取り部11
b,12bの幅同士がそれぞれ等しくなっている。ま
た、表側の内側面取り部11aにおける主面(表面)の
延長部からの面取り角度θ3と、裏側の内側面取り部1
2aにおける主面(裏面)の延長部からの面取り角度θ
4とは同じ角度(3°〜10°)になっている。また、
表裏の外側面取り部11b,12bにおいては、表側の
外側面取り部11bにおける主面(表面)の延長部から
の面取り角度θ5と、裏側の外側面取り部12bにおけ
る主面(裏面)の延長部からの面取り角度θ6とは同じ
角度(11°〜45°)になっている。その結果、面取
り部11と面取り部12とは全体として表裏対称形とな
っている。
That is, the widths of the inner chamfers 11a and 12a and the outer chamfers 11 and 12 are different from each other.
The widths of b and 12b are equal to each other. In addition, the chamfer angle θ3 from the extension of the main surface (front surface) of the front inner chamfer 11a and the inner chamfer 1 on the back side.
Chamfer angle θ from the extension of the main surface (back surface) in 2a
4 has the same angle (3 ° to 10 °). Also,
In the front and back outer chamfers 11b and 12b, the chamfer angle θ5 from the extension of the main surface (front surface) in the front outer chamfer 11b and the extension of the main surface (back) in the back outer chamfer 12b. It is the same angle (11 ° to 45 °) as the chamfer angle θ6. As a result, the chamfered part 11 and the chamfered part 12 are symmetrical as a whole.

【0018】そして、例えば、エピタキシャル層の厚さ
が約100μmの場合には、主面から、内側の面取り部
11a,12aと外側面取り部11b,12bの境界部
までの垂直距離(面取り代)h1,h2が15μm以上
となるようにされている(図2参照)。15μm以上と
すれば、エピ成長主面からエッジクラウンを突出させな
いか、あるいは、突出したとしても、エッジクラウンに
よる弊害が生じない程までにその高さを抑制できるから
である。一方、基板10の周縁部の厚みdはその正規の
厚みDの2/5以上となるようにされている。その厚み
Dが2/5より小さくなると、ハンドリング時における
外部衝撃、あるいはエピ堆積中におけるサセプタのポケ
ットと基板との貼り付き等によって、周縁部に欠けや割
れが生じ易くなるからである。
For example, when the thickness of the epitaxial layer is about 100 μm, the vertical distance (chamfer allowance) h1 from the main surface to the boundary between the inner chamfers 11a, 12a and the outer chamfers 11b, 12b. , H2 are set to 15 μm or more (see FIG. 2). If the thickness is 15 μm or more, the edge crown is not projected from the main surface of the epi growth, or even if it is projected, its height can be suppressed to such an extent that no adverse effect is caused by the edge crown. On the other hand, the thickness d of the peripheral portion of the substrate 10 is set to be 2 or more of the regular thickness D. If the thickness D is smaller than 2/5, the peripheral edge is likely to be chipped or cracked due to an external impact at the time of handling or sticking of the susceptor pocket to the substrate during epi deposition.

【0019】ここで、2段面取り構造とした理由につい
て説明すれば、内側の面取り部11a,12aの面取り
角度θ3,θ4を、従来の1段面取りにおける面取り角
度よりも小さくして、基板10の主面と内側の面取り部
11a,12aとの境界部におけるエッジクラウンの発
生を抑制しつつ、外側の面取り部11b,12bの面取
り角度θ5,θ6を、従来の1段面取りにおける面取り
角度(11°〜22°)と同じかそれよりも大きく取り
(11°〜45°)、周縁部の欠けや割れの発生を防止
するためである。
Here, the reason why the two-step chamfering structure is adopted will be described. The chamfer angles θ3 and θ4 of the inner chamfers 11a and 12a are made smaller than the chamfer angles in the conventional one-step chamfer, and While suppressing the occurrence of edge crowns at the boundary between the main surface and the inner chamfers 11a and 12a, the chamfer angles θ5 and θ6 of the outer chamfers 11b and 12b are changed to the chamfer angles (11 ° 2222 °) or more (11 ° -45 °) to prevent chipping and cracking of the peripheral portion.

【0020】面取り角度θ3,θ4を小さくしてゆく
と、基板10の主面と内側の面取り部11a,12aと
の境界部に発生するエッジクラウンの成長が抑制される
のは経験上容易に見いだされるところであるが、特に、
8°以下になると、面取り工程後に行われるポリッシュ
の工程で、ポリッシュ時のダレが加わり、基板10の主
面と内側面取り部11a,12aとは連続的につながる
ことになり、このダレポリッシュによってクラウンの発
生は皆無となることが試験によって確認されている。
It is easily found from experience that the smaller the chamfer angles θ3 and θ4 are, the more the growth of the edge crown occurring at the boundary between the main surface of the substrate 10 and the inner chamfers 11a and 12a is suppressed. But, in particular,
If the angle is less than 8 °, in the polishing process performed after the chamfering step, sagging during polishing is added, and the main surface of the substrate 10 and the inner chamfered portions 11a and 12a are continuously connected. It has been confirmed by the test that no occurrence of odor occurs.

【0021】また、原因は定かではないが、面取り角度
θ3,θ4が10°の場合のように、ポリッシュを施し
たときに基板10の主面と内側の面取り部11a,12
aとの境界部がさほどはなだらかにならない状態にあっ
ても、2段面取り構造としたときには、図3に示すよう
に、内側の面取り部11a,12aと外側の面取り部1
1b,12bとの境界部にエッジクラウン14が発生
し、基板10の主面と内側の面取り部11a,12aと
の境界部におけるエッジクラウンの発生や成長が抑制さ
れることが試験によって確認されている。
Although the cause is not clear, as in the case where the chamfer angles θ3 and θ4 are 10 °, the main surface of the substrate 10 and the inner chamfers 11a, 12a are polished.
Even when the boundary portion with a is not so smooth, when the two-stage chamfering structure is adopted, as shown in FIG. 3, the inner chamfered portions 11a and 12a and the outer chamfered portion 1 are formed.
It has been confirmed by a test that an edge crown 14 is generated at the boundary between the first and second substrates 1b and 12b, and the generation and growth of the edge crown at the boundary between the main surface of the substrate 10 and the inner chamfers 11a and 12a are suppressed. I have.

【0022】具体的には、縦型(パンケーキ型)のエピ
堆積装置で温度1130℃、成長速度1.5μm/mi
nの条件下で、厚さ120μmのエピタキシャル層を形
成するにあたって、1段面取りで面取り角度が10°の
基板、2段面取りで内側面取り角度が10°、面取り代
(図2のh1,h2)が15μm、そして外側面取り角
度が22°の基板を使用し、エピタキシャル層形成の後
のエッジクラウン14の高さを比較してみた。
Specifically, a vertical (pancake-type) epi-deposition apparatus is used at a temperature of 1130 ° C. and a growth rate of 1.5 μm / mi.
In forming an epitaxial layer having a thickness of 120 μm under the condition of n, a substrate having a chamfer angle of 10 ° in one-step chamfering, an inner surface chamfering angle of 10 ° in a two-step chamfer, and a chamfer margin (h1, h2 in FIG. 2) The height of the edge crown 14 after forming the epitaxial layer was compared using a substrate having a thickness of 15 μm and an outer chamfer angle of 22 °.

【0023】すると、1段面取り構造の基板では、表側
では5μm〜15μm、裏側では15μm〜25μmの
比較的高いエッジクラウンが発生したのに対して、2段
構造の基板では、エピ成長主面からのエッジクラウンの
高さは、表側では0μm〜5μm、裏側では1μm〜6
μmと比較的低いことが確認された。
In the substrate having the single-stage chamfered structure, relatively high edge crowns of 5 μm to 15 μm were generated on the front side and 15 μm to 25 μm on the rear side. The height of the edge crown is 0 μm to 5 μm on the front side and 1 μm to 6 μm on the back side.
It was confirmed that it was relatively low at μm.

【0024】このエッジクラウンの高さはエピ堆積温度
やエピ厚にも依存するので、これらの条件を加味すれば
内側面取り角度が10°の基板でも十分に実用に耐えら
れるものと推測される。よって、本願では、内側面取り
角度の上限を10°としたのである。一方、下限を3°
としたのは現行の加工精度では、3°以下の面取り用冶
具を作成するのが困難であること、仮に冶具が作成でき
たとしても面取り精度が保証できない点を考慮したもの
である。また、この角度を小さくすると、基板主面の有
効面積を狭めることになる。
Since the height of the edge crown also depends on the epi-deposition temperature and the epi-thickness, it is presumed that taking these conditions into consideration, a substrate having an inner chamfer angle of 10 ° can be sufficiently used for practical use. Therefore, in the present application, the upper limit of the inner chamfering angle is set to 10 °. On the other hand, the lower limit is 3 °
The reason is that it is difficult to create a chamfering jig of 3 ° or less with the current processing accuracy, and that even if a jig can be created, the chamfering accuracy cannot be guaranteed. Further, when this angle is reduced, the effective area of the main surface of the substrate is reduced.

【0025】また、外側面取り角度θ5,θ6を11°
〜45°としたのは、従来の1段面取り構造のものと少
なくとも同じ程度に基板に欠けや割れ防止機能を持たせ
ようと考えたからである。ただ、本願の場合には、エッ
ジクラウンの発生の点をあまり考慮することなく、専ら
欠けや割れ防止の観点から、外側面取り角度θ5,θ6
を選択することが可能である。つまり、外側面取り角度
θ5,θ6を45°近くにまですることが可能である。
もっとも、45°以上にした場合には、今度は、内側の
面取り部11a,12aと外側の面取り部11b,12
bとの境界部に発生するエッジクラウン14の成長が著
しくなることがあるが、その場合には、面取り代h1,
h2を大きくとり、エッジクラウン先端がエピタキシャ
ル層主面から突出しないように配慮することが必要とな
る。
The outer chamfer angles θ5 and θ6 are 11 °.
The reason why the angle is set to about 45 ° is that the substrate has a function of preventing chipping or cracking at least to the same extent as that of the conventional one-stage chamfered structure. However, in the case of the present application, the outer chamfer angles θ5 and θ6 are used without much consideration of the point of occurrence of the edge crown and from the viewpoint of preventing chipping or cracking.
It is possible to select That is, it is possible to make the outer chamfer angles θ5 and θ6 close to 45 °.
However, when the angle is set to 45 ° or more, the inner chamfers 11a and 12a and the outer chamfers 11b and 12
In some cases, the growth of the edge crown 14 occurring at the boundary with the edge b becomes remarkable.
It is necessary to make h2 large so that the tip of the edge crown does not protrude from the main surface of the epitaxial layer.

【0026】このように面取り代h1,h2は、形成し
たエピタキシャル層からエッジクラウン先端が突出しな
いように選択すれば良く、この面取り代h1,h2の値
は前記値15μmに限定はされるものでなく、場合によ
っては、15μmよりも小さくも選択できる。
As described above, the chamfering margins h1 and h2 may be selected so that the tip of the edge crown does not protrude from the formed epitaxial layer. The values of the chamfering margins h1 and h2 are limited to the aforementioned value of 15 μm. Alternatively, depending on the case, a size smaller than 15 μm can be selected.

【0027】このように構成された基板によれば、下記
のような効果を得ることができる。
According to the substrate configured as described above, the following effects can be obtained.

【0028】すなわち、前記実施例の基板10によれ
ば、表側の内側面取り部11aの面取り角度θ3を3°
〜10°と小さくしているので、基板10の表面と内側
面取り部11aとの境界部に発生するクラウンの成長を
抑制することができる。
That is, according to the substrate 10 of the above embodiment, the chamfer angle θ3 of the inner chamfer 11a on the front side is set to 3 °.
Since the angle is made as small as 10 ° to 10 °, it is possible to suppress the growth of the crown generated at the boundary between the surface of the substrate 10 and the inner chamfer 11a.

【0029】また、内側面取り部11aと外側面取り部
11bとの境界部は、内側面取り部11aの存在によっ
て、表面よりも低い位置となっているので、ここに発生
するクラウンの表面からの高さを抑制することができ
る。その結果、クラウンによる弊害を防止することがで
きる。
The boundary between the inner chamfered portion 11a and the outer chamfered portion 11b is located at a position lower than the surface due to the presence of the inner chamfered portion 11a. Can be suppressed. As a result, adverse effects due to the crown can be prevented.

【0030】また、外側面取り部11bにおいては、欠
けや割れ防止機能を優先させて、内側面取り部11aと
は独立にその面取り角度を選択するようにすれば、基板
10の欠けや割れに対する強度を従来より高めることが
できる。
Further, in the outer chamfered portion 11b, if the chamfering angle is selected independently of the inner chamfered portion 11a by giving priority to the function of preventing chipping and cracking, the strength of the substrate 10 against chipping and cracking can be reduced. It can be higher than before.

【0031】なお、3段以上の面取り構造とすることも
できるが、その効果は2段面取り構造とした場合とほぼ
同様であると考えられ、その形成の手間を考慮すれば、
2段面取り構造の方が優れていると考える。
Although a chamfered structure with three or more steps can be used, the effect is considered to be almost the same as that of the case with a two-step chamfered structure.
We think that the two-step chamfering structure is better.

【0032】また、図4には本発明の第2実施例の基板
10が示されている。
FIG. 4 shows a substrate 10 according to a second embodiment of the present invention.

【0033】この第2実施例の基板10が第1実施例の
基板と異なるのは、基板10の裏側の面取り部12の形
状が表側の面取り部11とは非対称形となっているこ
と、裏側の面取り部12が1段面取り構造となっている
ことである。
The difference between the substrate 10 of the second embodiment and the substrate of the first embodiment is that the shape of the chamfered portion 12 on the back side of the substrate 10 is asymmetric with the chamfered portion 11 on the front side. Is a one-stage chamfered structure.

【0034】そして、表側の内側面取り部11aにおけ
る主面(表面)の延長部からの面取り角度θ7は3°〜
10°、表側の外側の面取り部11bにおける主面(表
面)の延長部からの面取り角度θ8は11°〜45°と
なっている。一方、裏側の面取り角度θ9は11°〜4
5°となっている。
The chamfer angle θ7 from the extension of the main surface (front surface) of the front inner chamfer 11a is 3 ° to 3 °.
The chamfer angle θ8 from the extension of the main surface (front surface) of the outer chamfered portion 11b on the front side is 11 ° to 45 °. On the other hand, the chamfer angle θ9 on the back side is 11 ° to 4 °.
5 °.

【0035】ここで、裏側の面取り部12を1段面取り
構造としたのは、例えば、シリンダ型(バレル型)のエ
ピ堆積装置を用いてエピタキシャル層を形成する基板1
の場合には、エッジクラウンの発生は表側だけにしか見
られないので、裏側の面取り部12は従来通りの1段面
取り構造で良いと考えたからである。この場合の面取り
部12の面取り角度θ9は特に限定はされないが、欠け
や割れの防止を主眼に考え、できるだけ45°に近づけ
る方が好ましい。
The reason why the back chamfered portion 12 has a one-stage chamfered structure is that, for example, the substrate 1 on which an epitaxial layer is formed using a cylinder type (barrel type) epi deposition apparatus.
In this case, since the occurrence of the edge crown is observed only on the front side, the chamfered portion 12 on the back side is considered to be a conventional one-stage chamfered structure. In this case, the chamfer angle θ9 of the chamfered portion 12 is not particularly limited, but it is preferable that the angle be as close to 45 ° as possible, mainly for preventing chipping and cracking.

【0036】また、図5には本発明の第3実施例の基板
10が示されている。
FIG. 5 shows a substrate 10 according to a third embodiment of the present invention.

【0037】この第3実施例の基板10が第1実施例の
基板と異なるのは、基板10の裏側の面取り部12の形
状が表側の面取り部11とは非対称形となっているこ
と、表側の面取り部11が1段面取り構造となっている
ことである。
The substrate 10 of the third embodiment is different from the substrate of the first embodiment in that the shape of the chamfered portion 12 on the back side of the substrate 10 is asymmetrical to the chamfered portion 11 on the front side. Is a one-stage chamfered structure.

【0038】そして、表側の面取り部11における主面
(表面)の延長部からの面取り角度θ10は11°〜4
5°、一方、裏側の内側面取り部12aにおける主面
(表面)の延長部からの面取り角度θ11は3°〜10
°、外側面取り部12bにおける主面(表面)の延長部
からの面取り角度θ12は11°〜45°となってい
る。
The chamfer angle θ10 of the front chamfer 11 from the extension of the main surface (surface) is 11 ° to 4 °.
5 °, on the other hand, the chamfer angle θ11 from the extension of the main surface (front surface) of the inner chamfered portion 12a on the back side is 3 ° to 10 °.
°, the chamfer angle θ12 from the extension of the main surface (surface) of the outer chamfered portion 12b is 11 ° to 45 °.

【0039】ここで、裏側の面取り部12だけを2段面
取り構造としたのは、例えば、縦型(パンケーキ型)の
エピ堆積装置を用いてエピタキシャル層を形成する基板
10の場合には、発生するエッジクラウンは裏側の方が
高いので、表側のエッジクラウンがさほど問題とはなら
ない場合には、裏側の方だけが2段面取り構造であれば
良いと考えたからである。
Here, the reason why only the rear chamfered portion 12 has the two-stage chamfered structure is that, for example, in the case of the substrate 10 on which an epitaxial layer is formed using a vertical (pancake type) epi deposition apparatus, This is because the generated edge crown is higher on the back side, and if the front side edge crown is not so problematic, it is considered that only the back side should have a two-step chamfer structure.

【0040】その他の点については第1実施例の基板1
0の場合と同様である。
In other respects, the substrate 1 of the first embodiment
It is similar to the case of 0.

【0041】以上本発明の実施例の基板10について説
明したが、本発明は、かかる実施例に限定されず、その
要旨を逸脱しない範囲において種々の変形が可能である
ことはいうまでもない。
Although the substrate 10 according to the embodiment of the present invention has been described above, the present invention is not limited to the embodiment, and it goes without saying that various modifications can be made without departing from the gist of the present invention.

【0042】[0042]

【発明の効果】本発明に係る基板は、表裏の周縁をそれ
ぞれ面取りした半導体シリコン基板において、表裏の面
取りのうち少なくとも一方が2段面取り構造となってお
り、内側の面取り部においては、前記基板の主面の延長
面とその傾斜面とのなす面取り角度が3°〜10°、外
側の面取り部においては、前記基板の主面の延長面とそ
の傾斜面とのなす面取り角度が11°〜45°になって
いるので、エッジクラウン発生による弊害の防止、欠け
や割れの発生の防止が効果的に図れることになる。
According to the substrate according to the present invention, in a semiconductor silicon substrate in which the front and rear edges are chamfered, at least one of the front and rear chamfers has a two-step chamfer structure, and the inner chamfer portion has the substrate chamfer. The chamfer angle between the extended surface of the main surface and the inclined surface is 3 ° to 10 °, and the chamfer angle between the extended surface of the main surface of the substrate and the inclined surface is 11 ° to Since the angle is 45 °, it is possible to effectively prevent the adverse effects caused by the generation of the edge crown and to prevent the occurrence of chipping or cracking.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例の基板の一部を示す側面図である。FIG. 1 is a side view showing a part of a substrate according to a first embodiment.

【図2】第1実施例の基板の一部を示す側面図である。FIG. 2 is a side view showing a part of the substrate of the first embodiment.

【図3】第1実施例の基板におけるエッジクラウンの発
生状態を示す一部側面図である。
FIG. 3 is a partial side view showing a state of occurrence of an edge crown in the substrate of the first embodiment.

【図4】第2実施例の基板の一部を示す側面図である。FIG. 4 is a side view showing a part of the substrate of the second embodiment.

【図5】第3実施例の基板の一部を示す側面図である。FIG. 5 is a side view showing a part of a substrate according to a third embodiment.

【図6】従来の基板を示す側面図である。FIG. 6 is a side view showing a conventional substrate.

【図7】従来の基板の一部を示す側面図である。FIG. 7 is a side view showing a part of a conventional substrate.

【図8】従来の基板におけるエッジクラウンの発生状態
を示す一部側面図である。
FIG. 8 is a partial side view showing a state of occurrence of an edge crown in a conventional substrate.

【符号の説明】[Explanation of symbols]

10 基板 11,12 面取り部 10 substrate 11,12 chamfer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/304 H01L 21/02──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/304 H01L 21/02

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 表裏の周縁をそれぞれ面取りした半導体
シリコン基板において、表裏の面取りのうち少なくとも
一方が2段面取り構造となっており、内側の面取り部に
おいては、前記基板の主面の延長面とその傾斜面とのな
す面取り角度が3°〜10°、外側の面取り部において
は、前記基板の主面の延長面とその傾斜面とのなす面取
り角度が11°〜45°になっていることを特徴とする
半導体シリコン基板。
1. A semiconductor silicon substrate having chamfered front and back edges, wherein at least one of the front and back chamfers has a two-step chamfer structure, and an inner chamfer has an extended surface of the main surface of the substrate. The chamfer angle between the inclined surface and the outer chamfered portion is 3 ° to 10 °, and the chamfered angle between the extended surface of the main surface of the substrate and the inclined surface is 11 ° to 45 °. A semiconductor silicon substrate characterized by the above-mentioned.
JP23428092A 1992-08-10 1992-08-10 Semiconductor silicon substrate Expired - Lifetime JP2825048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23428092A JP2825048B2 (en) 1992-08-10 1992-08-10 Semiconductor silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23428092A JP2825048B2 (en) 1992-08-10 1992-08-10 Semiconductor silicon substrate

Publications (2)

Publication Number Publication Date
JPH0661201A JPH0661201A (en) 1994-03-04
JP2825048B2 true JP2825048B2 (en) 1998-11-18

Family

ID=16968505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23428092A Expired - Lifetime JP2825048B2 (en) 1992-08-10 1992-08-10 Semiconductor silicon substrate

Country Status (1)

Country Link
JP (1) JP2825048B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368799B2 (en) 1997-05-22 2003-01-20 住友電気工業株式会社 III-V compound semiconductor wafer and method of manufacturing the same
JP4162892B2 (en) * 2002-01-11 2008-10-08 日鉱金属株式会社 Semiconductor wafer and manufacturing method thereof
JP4531694B2 (en) * 2002-07-17 2010-08-25 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for expanding the area of a useful layer of material that is transferred to a support
FR2842649B1 (en) 2002-07-17 2005-06-24 Soitec Silicon On Insulator METHOD OF INCREASING THE AREA OF A USEFUL LAYER OF MATERIAL REFLECTED ON A SUPPORT
FR2842646B1 (en) 2002-07-17 2005-06-24 Soitec Silicon On Insulator METHOD OF INCREASING THE AREA OF A USEFUL LAYER OF MATERIAL REFLECTED ON A SUPPORT
AU2003246719A1 (en) * 2002-07-17 2004-04-30 S.O.I.Tec Silicon Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
US7102206B2 (en) 2003-01-20 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP2005129676A (en) 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Soi substrate, silicon substrate therefor and its manufacturing method
US7838387B2 (en) 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
JP5472073B2 (en) * 2010-12-16 2014-04-16 信越半導体株式会社 Semiconductor wafer and manufacturing method thereof
KR102152710B1 (en) * 2013-12-27 2020-09-07 엘지전자 주식회사 Substrate for growing semiconductor
JP6515866B2 (en) * 2016-05-09 2019-05-22 信越半導体株式会社 Evaluation method of epitaxial wafer
JP6750592B2 (en) * 2017-08-15 2020-09-02 信越半導体株式会社 Method and apparatus for evaluating edge shape of silicon wafer, silicon wafer, and method for selecting and manufacturing the same
KR101992778B1 (en) 2017-11-01 2019-06-25 에스케이실트론 주식회사 Wafer and method for analyzing shape of the same
KR102457699B1 (en) * 2020-07-16 2022-10-24 에스케이실트론 주식회사 Wafer and method for analyzing shape of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066761A1 (en) * 2010-11-15 2012-05-24 Sumco Corporation Method of producing epitaxial wafer and the epitaxial wafer
JP2012109310A (en) * 2010-11-15 2012-06-07 Sumco Corp Method for manufacturing epitaxial wafer, and epitaxial wafer

Also Published As

Publication number Publication date
JPH0661201A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
JP2825048B2 (en) Semiconductor silicon substrate
JPH02275613A (en) Semiconductor silicon wafer and its manufacture
JPH0624200B2 (en) Semiconductor device substrate processing method
JP2012156246A (en) Semiconductor wafer and semiconductor device wafer
JP2002257237A (en) Piston ring
JP2658135B2 (en) Semiconductor substrate
JP2015076549A (en) Semiconductor substrate and manufacturing method of the same
JPS61152358A (en) Grinding method for semiconductor wafer
JPS6058579B2 (en) Method of manufacturing semiconductor wafers
JP2009071044A (en) Semiconductor device, and manufacturing method thereof
JP2004281550A (en) Semiconductor wafer and method of chamfering the same
JPS59227117A (en) Semiconductor device
JPS60171281A (en) Glazed ceramic substrate
JPH04230052A (en) Semiconductor substrate and manufacture thereof
JPH0562951A (en) Support substrate for adhesion type soi substrate use
JP4370824B2 (en) Compound semiconductor wafer processing method
JP4392072B2 (en) Substrate support device
JPS5932136Y2 (en) semiconductor equipment
JPH0246716A (en) Silicon wafer
JP2539892Y2 (en) Cutting tools
JP2001196333A (en) Semiconductor wafer with off-angle
JP3500169B2 (en) Method for manufacturing semiconductor device
JP2004200527A (en) Method for processing semiconductor wafer
JPH01196850A (en) Dicing of semiconductor wafer
JP2002334855A (en) Method of manufacturing semiconductor device