JP2824527B2 - 多重信号伝送に於ける短絡検知ユニット及びこれを用いた多重信号伝送システム - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多重信号伝送の改良に係り、更に詳しくは
信号線の短絡が生じたときに、信号線を開成するように
したことに特徴を有したものに関する。

［従来の技術］ 近時、火災などを未然に防止するための防災システム
が広く設置されるようになっており、このような防災シ
ステムでは、一台の多重信号受信機に接続された幹線に
複数の中継器を接続し、この中継器に防災センサーなど
の端末機器を接続して、多重信号によって火災などの情
報を受信機側に伝送する構成とされている。

このような構成の防災システムでは、端末機器側で多
重信号線が断線したような場合には、受信機からのポー
リングに対して返信信号が戻らないために、該当した端
末機器あるいは中継器の不良が受信機側で判別可能であ
るが、多重信号線が短絡したような場合には、全ての端
末機器及び中継器の動作に支障が生ずる。また、このよ
うなシステムでは、多重信号線に雑音などが重畳された
場合に、誤った制御が行なわれることになる。

従って、近時この対策として、第９図に示すようなシ
ステムが使用されている。

図において、100は多重信号受信機、101は多重信号受
信機100から延設された幹線、102・・は幹線101の信号
を電気的に絶縁分離して中継器に伝送する幹線増幅器、
103は防災センサーなどの端末機器（不図示）を接続し
た中継器、104は幹線増幅器102で絶縁分離された中継器
102側に電源を供給する電源回路、105は中継器盤であ
る。

このシステムでは、幹線101には、主同期信号ライ
ン、副同期信号ライン、制御信号ライン、返信信号ライ
ン、電源ライン及び共通ラインが含まれており、これら
の各ラインによって伝送される副同期信号CP1、主同期
信号CP2、制御信号DP、返信信号RD、電源VCC及び共通ラ
インGNDが幹線増幅器102・・に渡り接続されている。

第10図は、この幹線増幅器102の内部回路図であり、
幹線101から伝送される副同期信号CP1、主同期信号CP2
及び制御信号DPは各々、端子CP1、端子CP2及び端子DPに
接続され、フォトカプラPC1、PC2及びPC3によって電気
的に絶縁分離されて増幅回路AMP1、AMP2及びAMP3で増幅
されて、中継器103側に接続される端子CP1′、CP2′及
びCP3′に絶縁分離された副同期信号CP1、主同期信号CP
2及び制御信号DPを出力している。また、中継器103側か
ら出力される返信信号RDは幹線増幅器102の端子RD′に
加えられ、フォトカプラPC4で絶縁分離されて増幅器AMP
4で増幅されて端子RDから幹線101に送出されている。
尚、幹線増幅器102の中継器103側の電源VCC′は電源回
路104から供給されている。

また、このシステムでは第11図の（ａ），（ｂ）に示
すように、幹線101の主同期信号ライン及び副同期信号
ラインを通じてパルスが重ならないようになっている主
同期信号CP2及び副同期信号CP1が常時伝送されて常に位
相の監視が行なわれており、これらの主及び副同期信号
ラインに雑音などが重畳して主同期信号CP2と副同期信
号CP1とが同相で出力された場合には、制御動作を停止
する構成とされている。また、多重信号受信機100側か
ら伝送される制御信号DPは、（ｃ）に示すように主同期
信号CP2と同相のパルス信号で、信号がないときにはＬ
レベルで、最大８個のＨレベルのパルス信号で構成さ
れ、中継器103からの返信信号RDは、（ｄ）に示すよう
に主同期信号CP2と同相で、制御信号の伝送終了後引き
続いて最大８個のパルス信号として伝送され、信号のな
いときにはＨレベルで信号のあるときにはＬレベルとな
る。

つまり、このような構成であれば、中継器103側で例
えば制御信号線が共通線GNDと短絡した場合には、中継
器103に制御信号DPが伝送されなくなるので、中継器103
を介して端末機器からの返信信号が戻らなくなり、多重
信号受信機100で直ちに端末機器あるいは信号線の異常
が判別可能であり、しかも制御信号線DPの短絡によって
他の中継器103側の信号の伝送に支障を来すことが防止
されることになり、更に、雑音による誤動作も防止して
いるので、多重信号伝送システムの信頼性を向上させて
いる。

しかしながら、このような構成の多重信号伝送システ
ムでは、返信信号線を通じて伝送される返信信号RDは、
信号のないときにＨレベルであり、信号を出力するとき
にＬレベルとなるので、中継器103側で返信信号線が共
通線GNDと短絡すると、返信信号線が接地レベルとな
り、幹線増幅器102を介して幹線101の返信信号ラインを
接地レベルにするため、他の中継器103から伝送される
返信信号RDが識別不可能となってしまうため、改善が望
まれている。

［発明が解決しようとする課題］ 上記問題点を解決するために提案される本発明は、返
信信号線の短絡が発生した場合に、返信信号線を開成す
ることによって、他の中継器の信号伝送の妨害をなくし
た短絡検知ユニットを提供することを目的としており、 同時に提案される本発明は、この短絡検知ユニットを
使用して信頼性の向上した多重信号伝送システムを提供
することを目的としている。

［課題を解決するための手段］ 上記目的を達成するために提案される請求項１に記載
の本発明の短絡検知ユニットは、上記幹線増幅器から出
力される所定周期のクロックパルスである主同期信号、
上記主同期信号と同じ周期であって上記主同期信号のパ
ルスのない位相にパルスを有するクロックパルスである
副同期信号、及び、上記主同期信号と同期的に現れるパ
ルスを有する制御信号を各々上記中継器に伝送する主同
期信号線、副同期信号線及び制御信号線と、上記中継器
から出力され、常時は、つまり、返信のないときは、Ｈ
レベルであって上記主同期信号と同期的に現れるＬレベ
ルの有効パルスを有する返信信号を上記幹線増幅器に伝
送する返信信号線と、電源電圧を供給する電源線及び共
通線と、上記返信信号線の電圧レベルが、予め定められ
た所定の期間継続してＬレベルである場合に短絡検知信
号を出力する短絡検知回路と、該短絡検知回路の短絡検
知信号を受けて上記返信信号線を開成保持する返信信号
開成回路とを備えた構成とされており、 請求項２に記載の本発明は、上記短絡検知ユニットの
短絡検知回路が、返信信号線の電圧レベルがＬレベルの
ときに起動されて計時を開始し、該返信信号線の電圧レ
ベルがＨレベルに復帰したときにリセットされる計時回
路と、該計時回路の計時値が予め定められた値を越えた
場合に短絡検知信号を出力する計時判別回路とによって
構成されており、 請求項３に記載の本発明は、上記短絡検知ユニットの
短絡検知回路が、返信信号線の電圧レベルがＬレベルの
ときに起動されて上記主同期信号の計数を開始し、該返
信信号線の電圧レベルがＨレベルに復帰したときにリセ
ットされる計時回路と、該計時回路の計時値が予め定め
られた値を越えた場合に短絡検知信号を出力する計時判
別回路とによって構成されており、 また、請求項４に記載の本発明は、上記短絡検知ユニ
ットの短絡検知回路が、上記主同期信号をクロックパル
スとして上記返信信号線の電圧レベルをサンプリングす
るシフトレジスタ回路と、該シフトレジスタ回路のレジ
スタの内、予め定められた連続したレジスタの出力信号
が全てＬレベルになった場合に短絡検知信号を出力する
論理積回路とによって構成されている。

請求項５に記載の本発明の多重信号伝送システムは、
多重信号受信器と中継器との間に幹線増幅器を配し、該
多重信号受信機と該中継器とを電気的に絶縁分離した構
成とされた多重信号伝送システムにおいて、上記請求項
１に記載の短絡検知ユニットを、上記幹線増幅器と中継
器との間に更に介装させた構成とされており、 請求項６に記載の本発明は、上記多重信号伝送システ
ムにおいて、短絡検知ユニットの短絡検知回路が、返信
信号線の電圧レベルがＬレベルのときに起動されて計時
を開始し、該返信信号線の電圧レベルがＨレベルに復帰
したときにリセットされる計時回路と、該計時回路の計
時値が予め定められた値を越えた場合に短絡検知信号を
出力する計時判別回路とによって構成されており、 請求項７に記載の本発明は、上記多重信号伝送システ
ムにおいて、短絡検知ユニットの短絡検知回路が、返信
信号線の電圧レベルがＬレベルのときに起動されて上記
主同期信号の計数を開始し、該返信信号線の電圧レベル
がＨレベルに復帰したときにリセットされる計数回路
と、該計時回路の計数値が予め定められた値を越えた場
合に短絡検知信号を出力する計時判別回路とによって構
成されており、 また、請求項８に記載の本発明は、上記多重信号伝送
システムにおいて、短絡検知ユニットの短絡検知回路
が、上記主同期信号をクロックパルスとして上記返信信
号線の電圧レベルをサンプリングするシフトレジスタ回
路と、該シフトレジスタ回路のレジスタの内、予め定め
られた連続したレジスタの出力信号が全てＬレベルにな
った場合に短絡検知信号を出力する論理積回路とによっ
て構成されている。

［作用］ 請求項１に記載の本発明の短絡検知ユニットでは、幹
線増幅器から出力される主同期信号、副同期信号及び制
御信号は主同期信号線、副同期信号線及び制御信号線を
介して中継器に伝送され、中継器から出力される返信信
号は返信信号線を介して幹線増幅器に伝送される。そし
て、返信信号線が短絡などによって所定の時間継続して
Ｌレベルになったときには、この状態を短絡検知回路で
検知し、返信信号開成回路に短絡検知信号を出力して返
信信号線を開成保持する。

請求項５に記載の本発明の多重信号伝送システムで
は、多重信号受信機から幹線増幅器を介して伝送される
主同期信号、副同期信号及び制御信号は主同期信号線、
副同期信号線及び制御信号線を通じ短絡検知ユニットを
介して中継器に伝送され、中継器から出力される返信信
号は返信信号線を通じ短絡検知ユニットを介して幹線増
幅器に伝送され、幹線増幅器から幹線を介して多重信号
受信機に伝送される。そして、返信信号線が短絡などに
よって所定の時間継続してＬレベルになったときには、
この状態を短絡検知ユニットの短絡検知回路で検知し、
返信信号開成回路に短絡検知信号を出力して返信信号線
を開成保持する。

請求項２または６に記載の本発明では、返信信号線が
Ｌレベルになると短絡検知回路の計時回路によって計時
を開始し、計時値が予め定められた値を越えると計時判
別回路によって判別されて短絡検知信号を返信信号開成
回路に出力する。

請求項３または７に記載の本発明では、返信信号線が
Ｌレベルになると短絡検知回路の計数回路によって主同
期信号の計数を開始し、計数値が予め定められた値を越
えると計数判別回路によって判別されて短絡検知信号を
返信信号開成回路に出力する。

また、請求項４または８に記載の本発明では、短絡検
知回路のシフトレジスタに主同期信号が入力される毎に
返信信号線の信号レベルをレジスタにサンプリングする
とともにレジスタ内容のシフトを行い、予め定められた
連続したレジスタが全てＬレベルになった場合には、論
理積回路によって判別して短絡検知信号を返信信号開成
回路に出力する。

［実施例］ 以下に、図面を参照して本発明の実施例を説明する。

第１図は、請求項１に記載した本発明の短絡検知ユニ
ットの構成を示した説明図である。図において、５は短
絡検知ユニット本体であり、幹線増幅器側及び中継器側
（不図示）に接続されて、各々副同期信号CP1、主同期
信号CP2、制御信号DP、返信信号RD、電源VCC及び共通電
位GNDを伝送するための端子CP1,CP2,DP,RD,VCC及びGND
を設けており、これらの端子間は各々副同期信号線l1、
主同期信号線l2、制御信号線l3、返信信号線l4、電源線
l5及び共通線l6で接続されている。

また、返信信号線l4は短絡検知回路50に接続され、返
信信号開成回路51は返信信号線l4に常閉接点51aを設け
た構成とされている。

この短絡検知ユニットの動作を説明すると、各信号線
l1〜l6が短絡を生じていないときは、常閉接点51aは閉
成しており、幹線増幅器と中継器とがこれらの各信号線
l1〜l6によって接続されて信号の伝送が行なわれる。

しかし、返信信号線l4で短絡が発生し、この短絡期間
が短絡検知回路50で定められた所定の期間（本実施例で
は主同期信号CP2が９回伝送される期間）を越えたとき
には、短絡検知回路50から返信信号開成回路51に短絡検
知信号を出力し、常閉接点51aが開成保持されて返信信
号線l4が切離される。

従って、返信信号線l4に短絡が発生しても幹線増幅器
に接続された返信信号線l4の電圧レベルは開放状態とな
るので、他の幹線増幅器に接続された中継器の返信信号
の伝送に支障を来すことが防止される。

第２図は、請求項５に記載した多重信号伝送システム
の構成を示した図であり、第９図に示した多重信号伝送
システムの幹線増幅器と中継器との間に、上記請求項１
に記載の短絡検知ユニット５を介装させた構成とされて
いる。

図において、１は防災受信機、ｌは副同期信号ライ
ン、副同期信号ライン、制御信号ライン、返信信号ライ
ン、電源ライン及び共通ラインを含んで成る幹線、２は
幹線増幅器、３は幹線増幅器２を介して中継器側に電源
を供給する電源回路、４は中継器、５は短絡検知ユニッ
トである。また、６は上記幹線増幅器２、電源回路３、
中継器４及び短絡検知ユニット５を取り付ける中継器盤
である。

このような構成の防災システムでは、短絡検知ユニッ
ト５に対して中継器４側で返信信号線l4の短絡が発生し
た場合に、短絡検知ユニット５によって返信信号線l4が
開成されるので、他の中継器４・・の信号伝送に支障を
来すことが防止される。尚、返信信号線l4の短絡が短絡
検知ユニット５よりも幹線増幅器２側で発生した場合に
は、上記短絡検知ユニット５による効果はないが、実際
には幹線増幅器２と短絡検知ユニット５との間の配線が
短いことと、中継器４に接続された防災センサー（不図
示）などの端末機器の配線による短絡事故が多いため、
効果を奏することになる。

次に、第３図は請求項２または６に記載の本発明の構
成を示すブロック図であり、短絡検知回路50は計時回路
50aと計時判別回路50bとで構成されている。

この短絡検知回路50では、計時回路50aで返信信号線l
4の電圧レベルを常時監視しており、この電圧レベルが
Ｌレベルになれば計時を開始する。そして、返信信号線
l4の短絡が継続し、計時値が計時判別回路50bで予め定
められた時間（本実施例では、主同期信号CP2が９個出
力されるのに要する時間）を越えると、計時判別回路50
bから短絡検知信号を返信信号開成回路51に出力して、
返信信号線l4の開成保持を行なう構成としている。

また、第４図は請求項３または７に記載の本発明の構
成を示すブロック図であり、短絡検知回路50は計数回路
50cと計数判別回路50dとで構成されている。

この短絡検知回路50では、計数回路50cで返信信号線l
4の電圧レベルを常時監視しており、この電圧レベルが
Ｌレベルになれば主同期信号線l2から伝送される主同期
信号CP2の計数を開始する。そして、返信信号線l4の短
絡が継続し、計数値が計数判別回路50dで予め定められ
た値（本実施例では、主同期信号CP2の出力数が９）を
越えると、計数判別回路50dから短絡検知信号を返信信
号開成回路51に出力して、返信信号線l4の開成保持を行
なう構成としている。

次に、第５図は請求項４または８に記載した本発明の
構成を示すブロック図であり、上記請求項１に記載した
短絡検知ユニット５とは短絡検知回路50が異なり、他の
構成については同一であるので、同一符号を付して説明
を省略する。

この構成では、シフトレジスタ回路50eで、主同期信
号線l2から伝送される主同期信号CP2をクロックパルス
として、返信信号線l4の電圧レベルを常時サンプリング
している。そして、予め定められた連続したレジスタの
出力信号がすべてＬレベルになった場合には、論理積回
路50fから短絡検知信号を返信信号開成回路51に出力し
て、返信信号線l4の開成保持を行なっている。

第６図は、本構成の短絡検知ユニット５を更に詳細に
示した回路図であり、短絡検知回路50のシフトレジスタ
回路50eは８段のレジスタを有した２つの同一のシフト
レジスタSR1,SR2（図では説明の便宜上シフトレジスタS
R1の８段のレジスタに各々Q1からQ8の符号を付し、シフ
トレジスタSR2の８段のレジスタに各々Q9からQ16の符号
を付している）と、インバータNOT1,NOT2,NOT3で構成さ
れている。このシフトレジスタSR1のレジスタQ8の出力
がシフトレジスタSR2のデータ入力端子Ｄに接続され、
各々のクロック端子CLには主同期信号CP2が加えられ
て、全体として16段のレジスタを有したシフトレジスタ
として動作している。

また、論理積回路50fは４入力の論理積IC（以下AND1
〜AND5と記載）で構成されている。

更に、返信信号開成回路51は常閉接点51aと、セット
リセットリレー51bと、短絡表示灯51cとリレー動作表示
灯51dと、常開接点51eと、セットリセットリレー51bを
セット駆動するトランジスタTRと、セットリセットリレ
ー51bをリセットするリセットスイッチ51fとを備えて構
成されている。尚、副同期信号線l1、主同期信号線l2、
制御信号線l3、返信信号線l4の各々と電源線VCCとの間
に設けられているダイオードＤ・・は各信号線の電圧レ
ベルが電源電圧VCC以上に増加した場合にクランプする
働きをしており、各端子に誤って信号線が接続された場
合や外部からの雑音が誘導された場合の保護を行なう。

このような構成の短絡検知ユニット５の動作を第７図
及び第８図のタイミングチャートを参照して説明する。
尚、説明の便宜上シフトレジスタSR2のレジスタQ10〜Q1
6まではAND3及びAND4に接続せず、AND3とAND4の未接続
の入力端子は全てＨレベルに接続してあるものとし、シ
フトレジスタSR1とSR2で９段のレジスタを構成するもの
として説明する。

この回路では、主同期信号線l2によって伝送される主
同期信号CP2は、インバータNOT2,NOT3を通じてシフトレ
ジスタSR1,SR2のクロック端子CLに常時入力されてお
り、返信信号線l2の電圧レベルがインバータNOT1で反転
されてシフトレジスタSR1のデータ端子Ｄに常時入力さ
れている（第７図（ａ），（ｂ）参照）。

そして、信号線の短絡が発生していないときは、第７
図（ｃ）に示すように制御信号DPが送出された後に、
（ｄ）で示すように返信信号RDが最大８個のパルスで返
信される。この返信信号RDは主同期信号CP2と同相であ
るので、各レジスタはこれらのデータをサンプリング
し、最後の８パルス目が出力されるときにはレジスタQ1
〜Q8には返信信号のデータ内容が保持されることにな
る。

そして、返信信号RDの出力が終了すると、レジスタQ1
から順番にＬレベルに戻っていく。従って、返信信号線
l4の短絡が発生していないときには、８個を越えるレジ
スタが同時にＨレベルを出力することは生じない（第７
図（ｅ）〜（ｎ）参照）。従って、論理積回路50fのAND
5の出力がＨレベルになることはないので、返信信号開
成回路51のセットリセットリレーは駆動されず、常閉接
点51aは閉成状態を維持する。

ところが、例えば第８図（ｄ）に示すように、返信信
号RDが２個のパルスを伝送した時点で返信信号線l4の短
絡が発生した場合には、シフトレジスタSR1に入力され
るデータは短絡発生後は常時Ｌレベルとなるので、主同
期信号CP2を９パルス目になってもＬレベルがサンプリ
ングされ、レジスタQ1〜Q9までがすべてＨレベルとな
る。従って、AND1,AND2及びAND3の出力がＨレベルとな
り、AND5を通じて返信信号開成回路51のトランジスタTR
を駆動してセットリセットリレー51bがセット状態とな
るとともに、短絡表示灯51cが点灯する。

これによって常閉接点51aが開成されて返信信号線l4
が開成されるとともに、常開接点51eが閉成してリレー
動作表示灯51dが点灯する。従って、これらの短絡表示
灯51cおよびリレー動作表示灯51dの表示によって返信信
号線l4の短絡の発生の有無を直ちに知ることが可能であ
る。そして、返信信号線l4の短絡を補修した後にリセッ
ト釦51fを操作することにより、セットリセットリレー5
1bをリセット状態に復帰させて常閉接点を閉じる。

尚、上記実施例では、シフトレジスタのQ10〜Q16のレ
ジスタとAND3,AND4との接続を行なわずに、９段のレジ
スタによる構成で説明したが、個のような構成に限ら
ず、第６図に示すように16段のシフトレジスタ構成によ
り、16回の返信信号RDのサンプリングによって返信信号
線l4の開成を行なうことも可能である。更に、本実施例
では、短絡表示灯51cおよびリレー動作表示灯51eを短絡
検知ユニットに設けた構成としているが、短絡検知信号
を移報出力することにより、集中管理することも可能で
ある。

また、上記説明では本発明の短絡検知ユニットを防災
システムに適用した例で説明しているが、このような例
に限らず、同様の信号線を有した多重信号伝送システム
に適用可能なことは言うまでもない。

［発明の効果］ 請求項１に記載の本発明によれば、ノイズなどの影響
を受けにくい上に、一つの中継器側で信号線の短絡が発
生しても他の中継器の動作に支障を及ぼすことを防止で
きる短絡検知ユニットを提供できる。

請求項５に記載の本発明によれば、請求項１に記載し
た短絡検知ユニットを使用することによって、信頼性の
向上した多重信号伝送システムを提供できる。

また、請求項２〜４、６〜８に記載の本発明によれ
ば、短絡検知回路を簡単な構成によって実現可能であ
り、上記請求項１、５と同様の効果を得ることができ
る。

【図面の簡単な説明】

第１図は請求項１に記載の本発明の短絡検知ユニットの
構成図、第２図は請求項１に記載の短絡検知ユニットを
組み込んだ請求項２に記載の本発明のシステム構成図、
第３図は請求項３に記載の本発明の短絡検知回路の構成
図、第４図は請求項４に記載の本発明の短絡検知回路の
構成図、第５図は請求項５に記載の本発明の短絡検知ユ
ニットの構成図、第６図はその回路図、第７図及び第８
図はその動作を説明するタイミングチャート、第９図は
従来の多重信号伝送システムの構成図、第10図はその幹
線増幅器の回路図、第11図はその伝送信号を説明するタ
イミングチャートである。 ［符号の説明］ １……多重信号受信機 ２……幹線増幅器 ４……中継器 CP2……主同期信号 CP1……副同期信号 DP……制御信号 l2……主同期信号線 l1……副同期信号線 l3……制御信号線 RD……返信信号 l4……返信信号線 l5……電源線 l6……共通線 50……短絡検知回路 51……返信信号開成回路 ５……短絡検知ユニット 50a……計時回路 50b……計時判別回路 50c……計数回路 50d……計数判別回路 50e……シフトレジスタ回路 50f……論理積回路

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】多重信号受信機に、主同期信号ライン、副
   同期信号ライン、制御信号ライン、返信信号ライン、電
   源ライン及び共通ラインを介して接続された幹線増幅器
   と、該幹線増幅器に対応した中継器との間に介装され、 上記幹線増幅器から出力される所定周期のクロックパル
   スである主同期信号、上記主同期信号と同じ周期であっ
   て上記主同期信号のパルスのない位相にパルスを有する
   クロックパルスである副同期信号、及び、上記主同期信
   号と同期的に現れるパルスを有する制御信号を各々上記
   中継器に伝送する主同期信号線、副同期信号線及び制御
   信号線と、 上記中継器から出力され、常時はＨレベルであって上記
   主同期信号と同期的に現れるＬレベルの有効パルスを有
   する返信信号を上記幹線増幅器に伝送する返信信号線
   と、 電源電圧を供給する電源線及び共通線と、 上記返信信号線の電圧レベルが、予め定められた所定の
   期間継続してＬレベルである場合に短絡検知信号を出力
   する短絡検知回路と、 該短絡検知回路の短絡検知信号を受けて上記返信信号線
   を開成保持する返信信号開成回路とを備えたことを特徴
   とする、多重信号伝送に於ける短絡検知ユニット。
2. 【請求項２】上記短絡検知ユニットの短絡検知回路が、
   上記返信信号線の電圧レベルがＬレベルになったときに
   起動されて計時を開始し、該返信信号線の電圧レベルが
   Ｈレベルに復帰したときにリセットされる計時回路と、 該計時回路の計時値が予め定められた値を越えた場合に
   短絡検知信号を出力する計時判別回路とによって構成さ
   れたことを特徴とする、請求項１に記載の短絡検知ユニ
   ット。
3. 【請求項３】上記短絡検知ユニットの短絡検知回路が、
   上記返信信号線の電圧レベルがＬレベルになったときに
   起動されて上記主同期信号の計数を開始し、該返信信号
   線の電圧レベルがＨに復帰したときにリセットされる計
   数回路と、 該計数回路の計数値が予め定められた値を越えた場合に
   短絡検知信号を出力する計数判別回路とによって構成さ
   れたことを特徴とする、請求項１に記載の短絡検知ユニ
   ット。
4. 【請求項４】上記短絡検知ユニットの短絡検知回路が、
   上記主同期信号をクロックパルスとして上記返信信号線
   の電圧レベルをサンプリングするシフトレジスタ回路
   と、 該シフトレジスタ回路のレジスタの内、予め定められた
   連続したレジスタの出力信号が全てＬレベルになったと
   きに短絡検知信号を出力する論理積回路とによって構成
   されたことを特徴とする、請求項１に記載の短絡検知ユ
   ニット。
5. 【請求項５】多重信号受信器と中継器との間に幹線増幅
   器を配し、該多重信号受信機と該中継器とを電気的に絶
   縁分離した構成とされた多重信号伝送システムにおい
   て、 上記幹線増幅器から出力される所定周期のクロックパル
   スである主同期信号、上記主同期信号と同じ周期であっ
   て上記主同期信号のパルスのない位相にパルスを有する
   クロックパルスである副同期信号、及び、上記主同期信
   号と同期的に現れるパルスを有する制御信号を各々上記
   中継器に伝送する主同期信号線、副同期信号線及び制御
   信号線と、 上記中継器から出力され、常時はＨレベルであって上記
   主同期信号と同期的に現れるＬレベルの有効パルスを有
   する返信信号を上記幹線増幅器に伝送する返信信号線
   と、 電源電圧を供給する電源線及び共通線と、 上記返信信号線の電圧レベルが、予め定められた所定の
   期間継続してＬレベルである場合に、短絡検知信号を出
   力する短絡検知回路と、 該短絡検知回路の短絡検知信号を受けて上記返信信号線
   を開成保持する返信信号開成回路とを備えて成る短絡検
   知ユニットを、上記幹線増幅器と上記中継器との間に更
   に介装させたことを特徴とする、多重信号伝送システ
   ム。
6. 【請求項６】上記短絡検知ユニットの短絡検知回路が、
   上記返信信号線の電圧レベルがＬレベルになったときに
   起動されて計時を開始し、該返信信号線の電圧レベルが
   Ｈレベルに復帰したときにリセットされる計時回路と、 該計時回路の計時値が予め定められた値を越えた場合に
   短絡検知信号を出力する計時判別回路とによって構成さ
   れたことを特徴とする、請求項５に記載の多重信号伝送
   システム。
7. 【請求項７】上記短絡検知ユニットの短絡検知回路が、
   上記返信信号線の電圧レベルがＬレベルになったときに
   起動されて上記主同期信号の計数を開始し、該返信信号
   線の電圧レベルがＨレベルに復帰したときにリセットさ
   れる計数回路と、 該計数回路の計数値が予め定められた値を越えた場合に
   短絡検知信号を出力する計数判別回路とによって構成さ
   れたことを特徴とする、請求項５に記載の多重信号伝送
   システム。
8. 【請求項８】上記短絡検知ユニットの短絡検知回路が、
   上記主同期信号をクロックパルスとして上記返信信号線
   の電圧レベルをサンプリングするシフトレジスタ回路
   と、 該シフトレジスタ回路のレジスタの内、予め定められた
   連続したレジスタの出力信号が全てＬレベルになったと
   きに短絡検知信号を出力する論理積回路とによって構成
   されたことを特徴とする、請求項５に記載の多重信号伝
   送システム。