JP2823859B2 - レーザ駆動回路 - Google Patents
レーザ駆動回路Info
- Publication number
- JP2823859B2 JP2823859B2 JP3083788A JP3083788A JP2823859B2 JP 2823859 B2 JP2823859 B2 JP 2823859B2 JP 3083788 A JP3083788 A JP 3083788A JP 3083788 A JP3083788 A JP 3083788A JP 2823859 B2 JP2823859 B2 JP 2823859B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- semiconductor laser
- transistor
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Laser Beam Printer (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像情報に応じてレーザビームを感光体
に照射して画像を形成するレーザビームプリンタに係
り、特に半導体レーザを駆動する装置に関するものであ
る。
に照射して画像を形成するレーザビームプリンタに係
り、特に半導体レーザを駆動する装置に関するものであ
る。
従来、この種のレーザビームプリンタにおいては、入
力される画像情報に応じて変調されたレーザビームを感
光体に露光走査することにより静電潜像を形成し、これ
をトナーと呼ばれる磁性現像剤で顕像化して記録材とな
る転写紙に転写して画像出力が得られるように構成され
ている。
力される画像情報に応じて変調されたレーザビームを感
光体に露光走査することにより静電潜像を形成し、これ
をトナーと呼ばれる磁性現像剤で顕像化して記録材とな
る転写紙に転写して画像出力が得られるように構成され
ている。
上記レーザビームプリンタの露光手段としては、半導
体レーザが使用され、その発光光量をモニタして光量を
一定に制御している。
体レーザが使用され、その発光光量をモニタして光量を
一定に制御している。
第７図は従来のレーザ駆動装置の一例を説明する回路
ブロック図であり、11は光量検知部で、例えばフォトダ
イオード等で構成される光検知素子が収容され、半導体
レーザLDのバックビームを検知し、検知光量に応じたア
ンログ信号を光電変換して出力する。12はアンプで、検
知光量に応じたアンログ信号を増幅し、光量制御を司る
CPU13に出力する。CPU13は例えば日本電気社製のμPD78
11HG等で構成され、A/Dコンバータを内臓している。14
はスイッチング回路で、抵抗器R1〜R6およびトランジス
タTr1,Tr2,Tr4等で構成され、トランジスタTr4のベース
に抵抗器R11を介して入力される画像信号VIDEOまたはト
ランジスタTr5を介して送出される強制点灯信号LONによ
りスイッチングされ、半導体レーザLDを点滅または強制
点灯させる。
ブロック図であり、11は光量検知部で、例えばフォトダ
イオード等で構成される光検知素子が収容され、半導体
レーザLDのバックビームを検知し、検知光量に応じたア
ンログ信号を光電変換して出力する。12はアンプで、検
知光量に応じたアンログ信号を増幅し、光量制御を司る
CPU13に出力する。CPU13は例えば日本電気社製のμPD78
11HG等で構成され、A/Dコンバータを内臓している。14
はスイッチング回路で、抵抗器R1〜R6およびトランジス
タTr1,Tr2,Tr4等で構成され、トランジスタTr4のベース
に抵抗器R11を介して入力される画像信号VIDEOまたはト
ランジスタTr5を介して送出される強制点灯信号LONによ
りスイッチングされ、半導体レーザLDを点滅または強制
点灯させる。
15は定電流回路は、オペアンプIC1,トランジスタTr3,
抵抗器R7〜R10,R12等から構成され、例えば４ビットのD
/Aコンバータ17から出力される電圧信号に応じて半導体
レーザLDに印加される駆動電流を制御する。
抵抗器R7〜R10,R12等から構成され、例えば４ビットのD
/Aコンバータ17から出力される電圧信号に応じて半導体
レーザLDに印加される駆動電流を制御する。
16は外部コントローラで、画像信号VIDEOのホストと
して機能する。
して機能する。
通常の画像形成時には、強制点灯信号LONはオフ状態
で外部コントローラ16から出力される画像信号VIDEOに
応じてスイッチング回路14のトランジスタTr1がオン／
オフして定電流回路15からの駆動電流によりレーザビー
ムを照射する。
で外部コントローラ16から出力される画像信号VIDEOに
応じてスイッチング回路14のトランジスタTr1がオン／
オフして定電流回路15からの駆動電流によりレーザビー
ムを照射する。
一方、非画像形成ときには、強制点灯信号LONがオン
して、半導体レーザLDを発光させる。このとき、光量検
知部11により光量がモニタされ、アンプ12により増幅さ
れた光量信号がA/D変換されながらCPU13に取り込まれ、
あらかじめ記憶された光量制御値と比較し、その差が
「０」となるような電流制御データをD/Aコンバータ17
に出力する。
して、半導体レーザLDを発光させる。このとき、光量検
知部11により光量がモニタされ、アンプ12により増幅さ
れた光量信号がA/D変換されながらCPU13に取り込まれ、
あらかじめ記憶された光量制御値と比較し、その差が
「０」となるような電流制御データをD/Aコンバータ17
に出力する。
これに従って駆動電流が加減され、所定光量に収束す
るように、電流制御が実行されている。
るように、電流制御が実行されている。
ところが、D/Aコンバータ17による電流制御の精度を
上げようとすると、ビット数を増加させなければならな
いが、D/Aコンバータ17のビット数増大に比例して、D/A
コンバータ装置のコストが上昇するため、装置のトータ
ルコストを大幅に増大させてしまう問題点があった。
上げようとすると、ビット数を増加させなければならな
いが、D/Aコンバータ17のビット数増大に比例して、D/A
コンバータ装置のコストが上昇するため、装置のトータ
ルコストを大幅に増大させてしまう問題点があった。
また、所定ビット数のD/Aコンバータ装置を２系統配
し、半導体レーザLDの駆動電流を制御する駆動装置もあ
るが、各系統が極性の異なる電源を使用するため、電源
ON/OFF時に半導体レーザLDにサージ電流が突入して半導
体レーザLDを破壊してしまう重大な問題点があった。
し、半導体レーザLDの駆動電流を制御する駆動装置もあ
るが、各系統が極性の異なる電源を使用するため、電源
ON/OFF時に半導体レーザLDにサージ電流が突入して半導
体レーザLDを破壊してしまう重大な問題点があった。
この発明は、上記の問題点を解決するためになされた
もので、少ないビット数のD/Aコンバータからの各入力
でバイアス電流と発光電流とを独立した定電流回路で精
度よく半導体レーザを駆動でき、安価な回路コストで半
導体レーザの光量を制御でき、また、電源のON/OFF時に
発生する正または負電源の不確定状態発生時の半導体レ
ーザのサージ電流突入をベース接地のトランジスタが防
止するので、半導体レーザ破壊を未然に防止でき、さら
に、少ないビット数で半導体レーザの発光光量を高精
度、かつ安全に制御して、発光光量をあらかじめ設定さ
れた光量目標値となるように制御できる安価な装置を得
ることを目的とする。
もので、少ないビット数のD/Aコンバータからの各入力
でバイアス電流と発光電流とを独立した定電流回路で精
度よく半導体レーザを駆動でき、安価な回路コストで半
導体レーザの光量を制御でき、また、電源のON/OFF時に
発生する正または負電源の不確定状態発生時の半導体レ
ーザのサージ電流突入をベース接地のトランジスタが防
止するので、半導体レーザ破壊を未然に防止でき、さら
に、少ないビット数で半導体レーザの発光光量を高精
度、かつ安全に制御して、発光光量をあらかじめ設定さ
れた光量目標値となるように制御できる安価な装置を得
ることを目的とする。
この発明に係るレーザ駆動装置は、半導体レーザと、
前記半導体レーザを点滅または強制点灯させるスイッチ
ング回路と、前記スイッチング回路に接続される定電流
回路と、前記定電流回路に接続されるD/Aコンバータ
と、前記D/Aコンバータに接続されるCPUとを有し、前記
CPUからの入力により前記D/Aコンバータを駆動し、前記
D/Aコンバータからの出力電位により前記定電流回路を
駆動し、前記半導体レーザに印加される駆動電流を制御
するレーザ駆動装置において、前記CPUに接続され前記C
PUからの入力をD/A変換する前記D/Aコンバータとは別の
D/Aコンバータと、前記別のD/Aコンバータと前記半導体
レーザに接続されるベース接地のトランジスタとの間に
介在して、前記別のD/Aコンバータの出力に基づいて前
記半導体レーザに印加されるバイアス電流を制御する両
極性の電源により動作可能な別の定電流回路とを設けた
ものである。
前記半導体レーザを点滅または強制点灯させるスイッチ
ング回路と、前記スイッチング回路に接続される定電流
回路と、前記定電流回路に接続されるD/Aコンバータ
と、前記D/Aコンバータに接続されるCPUとを有し、前記
CPUからの入力により前記D/Aコンバータを駆動し、前記
D/Aコンバータからの出力電位により前記定電流回路を
駆動し、前記半導体レーザに印加される駆動電流を制御
するレーザ駆動装置において、前記CPUに接続され前記C
PUからの入力をD/A変換する前記D/Aコンバータとは別の
D/Aコンバータと、前記別のD/Aコンバータと前記半導体
レーザに接続されるベース接地のトランジスタとの間に
介在して、前記別のD/Aコンバータの出力に基づいて前
記半導体レーザに印加されるバイアス電流を制御する両
極性の電源により動作可能な別の定電流回路とを設けた
ものである。
この発明においては、スイッチング回路に関係しない
D/Aコンバータに一方が接続され、他方がベース接地さ
れるトランジスタを介して半導体レーザに接続される定
電流回路が半導体レーザ駆動時に一定のバイアス電流を
印加し、電源のオフ状態下に発生するサージ電流の半導
体レーザへの突入をベース接地されたトランジスタによ
り阻止する。
D/Aコンバータに一方が接続され、他方がベース接地さ
れるトランジスタを介して半導体レーザに接続される定
電流回路が半導体レーザ駆動時に一定のバイアス電流を
印加し、電源のオフ状態下に発生するサージ電流の半導
体レーザへの突入をベース接地されたトランジスタによ
り阻止する。
一方、レーザ駆動時には上記とは別の定電流回路が所
定のビットのD/Aコンバータを介して入力される光量制
御信号に応じて半導体レーザに印加する発光電流を高精
度に制御し、発光光量を一定に制御する。
定のビットのD/Aコンバータを介して入力される光量制
御信号に応じて半導体レーザに印加する発光電流を高精
度に制御し、発光光量を一定に制御する。
第１図はこの発明の一実施例を示すレーザ駆動装置の
構成を説明する回路ブロック図であり、第７図と同一の
ものには同じ符合を付してある。
構成を説明する回路ブロック図であり、第７図と同一の
ものには同じ符合を付してある。
この図においては、１は例えば日本電気社製のμPD78
11HG等で構成されるCPUで、A/Dコンバータを内蔵してお
り、所定ビット数のD/Aコンバータ２への入力BXおよびD
/Aコンバータ17への入力DXを制御することにより、定電
流回路15の駆動および定電流回路３の駆動を制御して、
半導体レーザLDの発光電流IDとバイアス電流IBを制御す
る。
11HG等で構成されるCPUで、A/Dコンバータを内蔵してお
り、所定ビット数のD/Aコンバータ２への入力BXおよびD
/Aコンバータ17への入力DXを制御することにより、定電
流回路15の駆動および定電流回路３の駆動を制御して、
半導体レーザLDの発光電流IDとバイアス電流IBを制御す
る。
定電流回路３は、抵抗器RR1〜RR5,トランジスタTr11
から構成され、トランジスタTr11のエミッタ側に負極性
の電源−Ｂ（−5V）が抵抗器RR4を介して接続され、コ
レクタ側がトランジスタ４（NPN型）のエミッタ側に接
続されている。なお、トランジスタ４はベース接地さ
れ、コレクタ側が半導体レーザLDに接続されている。ま
た、半導体レーザLDには正極性の電源＋Ｂ（＋5V）に接
続されている。
から構成され、トランジスタTr11のエミッタ側に負極性
の電源−Ｂ（−5V）が抵抗器RR4を介して接続され、コ
レクタ側がトランジスタ４（NPN型）のエミッタ側に接
続されている。なお、トランジスタ４はベース接地さ
れ、コレクタ側が半導体レーザLDに接続されている。ま
た、半導体レーザLDには正極性の電源＋Ｂ（＋5V）に接
続されている。
第２図は、第１図に示した半導体レーザLDの発光光量
特性を示す特性図であり、縦軸は発光光量Ｐを示し、横
軸は駆動電流Ｉを示す。
特性を示す特性図であり、縦軸は発光光量Ｐを示し、横
軸は駆動電流Ｉを示す。
この図から分かるように、半導体レーザLDは所定のし
きい値電流Ithを越えないと発光せず、実際にはバイア
ス電流IBおよび発光電流IDよの加算電流により発光す
る。また、発光光量Ｐは発光電流IDの増加に追従して光
量がリニアに変動する。
きい値電流Ithを越えないと発光せず、実際にはバイア
ス電流IBおよび発光電流IDよの加算電流により発光す
る。また、発光光量Ｐは発光電流IDの増加に追従して光
量がリニアに変動する。
電源＋B,−Ｂがオン状態となると、CPU1は強制点灯信
号LONをオンしてトランジスタTr1をオンさせて、半導体
レーザLDに正電位が印加され、定電流回路３のトランジ
スタTr11のエミッタ側には負電位が印加される。そし
て、CPU1からD/Aコンバータ２に入力される入力BXによ
り出力電位VBが変位して、バイアス電流IBがしきい値電
流Ithに近い値となるように制御する。
号LONをオンしてトランジスタTr1をオンさせて、半導体
レーザLDに正電位が印加され、定電流回路３のトランジ
スタTr11のエミッタ側には負電位が印加される。そし
て、CPU1からD/Aコンバータ２に入力される入力BXによ
り出力電位VBが変位して、バイアス電流IBがしきい値電
流Ithに近い値となるように制御する。
一方、発光電流IDを制御する定電流回路15は、光量検
知部11から検知された光量信号をモニタしたCPU1からの
入力DXにより駆動するD/Aコンバータ17からの出力電位V
Dにより駆動し、半導体レーザLDの発光光量Ｐがあらか
じめ設定される光量目標値POとなるように発光電流IDを
制御する。
知部11から検知された光量信号をモニタしたCPU1からの
入力DXにより駆動するD/Aコンバータ17からの出力電位V
Dにより駆動し、半導体レーザLDの発光光量Ｐがあらか
じめ設定される光量目標値POとなるように発光電流IDを
制御する。
これにより、従来のような一つの定電流回路で駆動電
流Ｉを制御するのに比して、CPU1からの入力DXのみで半
導体レーザLDの発光光量Ｐを所定ビット数のD/Aコンバ
ータ17で光量目標値POに制御できる。
流Ｉを制御するのに比して、CPU1からの入力DXのみで半
導体レーザLDの発光光量Ｐを所定ビット数のD/Aコンバ
ータ17で光量目標値POに制御できる。
また、スイッチングするトランジスタTr1は発光電流I
Dのみによって駆動されるので、電流容量が減少し、小
容量の安価なトランジスタでスイッチング回路14を構成
できる。
Dのみによって駆動されるので、電流容量が減少し、小
容量の安価なトランジスタでスイッチング回路14を構成
できる。
一方、定電流回路３と半導体レーザLDとをベース接地
のトランジスタ４を介して接続すると、両極性の電源＋
B,−Ｂにより動作する定電流回路３は、電極−Ｂの電源
が無くなった場合、例えば電源ON時に電源＋Ｂが先に立
ち上がった場合や、電源OFF特に電源−Ｂが先に立ち下
がった場合には、トランジスタTr11にサージ電流が突入
し、特に半導体レーザLDの破壊電流値を越えるサージ電
流が流れる場合が起こり得る。
のトランジスタ４を介して接続すると、両極性の電源＋
B,−Ｂにより動作する定電流回路３は、電極−Ｂの電源
が無くなった場合、例えば電源ON時に電源＋Ｂが先に立
ち上がった場合や、電源OFF特に電源−Ｂが先に立ち下
がった場合には、トランジスタTr11にサージ電流が突入
し、特に半導体レーザLDの破壊電流値を越えるサージ電
流が流れる場合が起こり得る。
そこで、トランジスタTr11と半導体レーザLDとの間に
ベース接地されるトランジスタ４を直列に介在せしめる
ことにより、電源−Ｂ系が不確定の場合には、トランジ
スタTr11とベース電位差がなく、NPN型で構成されるト
ランジスタ４はOFF状態となり、半導体レーザLDへのサ
ージ電流突入が阻止される。
ベース接地されるトランジスタ４を直列に介在せしめる
ことにより、電源−Ｂ系が不確定の場合には、トランジ
スタTr11とベース電位差がなく、NPN型で構成されるト
ランジスタ４はOFF状態となり、半導体レーザLDへのサ
ージ電流突入が阻止される。
また、電源−Ｂ系の負電圧が正常の場合には、トラン
ジスタ４のエミッタ電位はベース電位に比べて十分低い
電圧でON状態となり、定電流回路３で決定されるバイア
ス電流IBが半導体レーザLDに印加されることとなる。
ジスタ４のエミッタ電位はベース電位に比べて十分低い
電圧でON状態となり、定電流回路３で決定されるバイア
ス電流IBが半導体レーザLDに印加されることとなる。
なお、上記実施例においては、NPN型のトランジスタ
４をベース設置して電源−Ｂ系不確定状態下で、半導体
レーザLDへのサージ電流突入を阻止する場合について説
明したが、第３図に示すように抵抗器RAを介してトラン
ジスタ４を設置する構成または第４図に示すように、抵
抗器RB,RCにより両極性の電源＋B,−Ｂの電位を分割
し、上述したように電源−Ｂ系不確定状態下でエミッタ
電位とベース電位との差がなくなるとともに、電源−Ｂ
系確定時下においてはエミッタ電位よりもベース電位が
十分低くなるように抵抗器RB,RCの抵抗値を選択すれ
ば、上記同様の効果が期待できる。
４をベース設置して電源−Ｂ系不確定状態下で、半導体
レーザLDへのサージ電流突入を阻止する場合について説
明したが、第３図に示すように抵抗器RAを介してトラン
ジスタ４を設置する構成または第４図に示すように、抵
抗器RB,RCにより両極性の電源＋B,−Ｂの電位を分割
し、上述したように電源−Ｂ系不確定状態下でエミッタ
電位とベース電位との差がなくなるとともに、電源−Ｂ
系確定時下においてはエミッタ電位よりもベース電位が
十分低くなるように抵抗器RB,RCの抵抗値を選択すれ
ば、上記同様の効果が期待できる。
また、トランジスタ４がPNP型で構成される場合に
は、上記想定と相反する状態が発生することが予想され
る。すなわち、電源＋Ｂ系不確定状態下で半導体レーザ
LDへのサージ電流が印加される。
は、上記想定と相反する状態が発生することが予想され
る。すなわち、電源＋Ｂ系不確定状態下で半導体レーザ
LDへのサージ電流が印加される。
そこで、第５図に示すようなPNP型のトランジスタ４
を使用する場合には、電源＋Ｂ系不確定状態下でエミッ
タ電位とベース電位との差をなくしてトランジスタ４を
OFFし、電源＋Ｂ系確定状態下においては、エミッタ電
位はベース電位より十分高くなった状態でONさせれば良
い。
を使用する場合には、電源＋Ｂ系不確定状態下でエミッ
タ電位とベース電位との差をなくしてトランジスタ４を
OFFし、電源＋Ｂ系確定状態下においては、エミッタ電
位はベース電位より十分高くなった状態でONさせれば良
い。
さらに、第５図の変形例として、抵抗器RDを介してPN
P型のトランジスタ４のベースを設置させても同様に効
果が期待できる。（第６図参照）。
P型のトランジスタ４のベースを設置させても同様に効
果が期待できる。（第６図参照）。
以上説明したようにこの発明は、半導体レーザと、前
記半導体レーザを点滅または強制点灯させるスイッチン
グ回路と、前記スイッチング回路に接続される定電流回
路と、前記定電流回路に接続されるD/Aコンバータと、
前記D/Aコンバータに接続されるCPUとを有し、前記CPU
からの入力により前記D/Aコンバータを駆動し、前記D/A
コンバータからの出力電位により前記定電流回路を駆動
し、前記半導体レーザに印加される駆動電流を制御する
レーザ駆動装置において、前記CPUに接続され前記CPUか
らの入力をD/A変換する前記D/Aコンバータとは別のD/A
コンバータと、前記別のD/Aコンバータと前記半導体レ
ーザに接続されるベース接地のトランジスタとの間に介
在して、前記別のD/Aコンバータの出力に基づいて前記
半導体レーザに印加されるバイアス電流を制御する両極
性の電源により動作可能な別の定電流回路と、を設けた
ので、少ないビット数のD/Aコンバータからの各入力で
バイアス電流と発光電流とを独立した定電流回路で精度
よく半導体レーザを駆動でき、安価な回路コストで半導
体レーザの光量を制御できる。
記半導体レーザを点滅または強制点灯させるスイッチン
グ回路と、前記スイッチング回路に接続される定電流回
路と、前記定電流回路に接続されるD/Aコンバータと、
前記D/Aコンバータに接続されるCPUとを有し、前記CPU
からの入力により前記D/Aコンバータを駆動し、前記D/A
コンバータからの出力電位により前記定電流回路を駆動
し、前記半導体レーザに印加される駆動電流を制御する
レーザ駆動装置において、前記CPUに接続され前記CPUか
らの入力をD/A変換する前記D/Aコンバータとは別のD/A
コンバータと、前記別のD/Aコンバータと前記半導体レ
ーザに接続されるベース接地のトランジスタとの間に介
在して、前記別のD/Aコンバータの出力に基づいて前記
半導体レーザに印加されるバイアス電流を制御する両極
性の電源により動作可能な別の定電流回路と、を設けた
ので、少ないビット数のD/Aコンバータからの各入力で
バイアス電流と発光電流とを独立した定電流回路で精度
よく半導体レーザを駆動でき、安価な回路コストで半導
体レーザの光量を制御できる。
また、電源のON/OFF時に発生する正または負電源の不
確定状態発生時の半導体レーザへのサージ電流突入をベ
ース接地のトランジスタが防止するので、半導体レーザ
破壊を未然に防止できる。
確定状態発生時の半導体レーザへのサージ電流突入をベ
ース接地のトランジスタが防止するので、半導体レーザ
破壊を未然に防止できる。
さらに、少ないビット数で半導体レーザの発光光量を
高精度、かつ安全に制御して、発光光量をあらかじめ設
定された光量目標地となるように制御できるなどの効果
を奏する。
高精度、かつ安全に制御して、発光光量をあらかじめ設
定された光量目標地となるように制御できるなどの効果
を奏する。
【図面の簡単な説明】 第１図はこの発明の一実施例を示すレーザ駆動装置の構
成を説明する回路ブロック図、第２図は、第１図に示し
た半導体レーザの発光光量特性を示す特性図、第３図〜
第６図はこの発明の他の実施例を示すレーザ駆動装置の
構成を説明する回路ブロック図、第７図は従来のレーザ
駆動装置の構成を説明する回路ブロック図である。 図中、１はCPU、２はD/Aコンバータ、3,15は定電流回
路、４はトランジスタ、LDは半導体レーザ、＋B,−Ｂは
電源である。
成を説明する回路ブロック図、第２図は、第１図に示し
た半導体レーザの発光光量特性を示す特性図、第３図〜
第６図はこの発明の他の実施例を示すレーザ駆動装置の
構成を説明する回路ブロック図、第７図は従来のレーザ
駆動装置の構成を説明する回路ブロック図である。 図中、１はCPU、２はD/Aコンバータ、3,15は定電流回
路、４はトランジスタ、LDは半導体レーザ、＋B,−Ｂは
電源である。
Claims (1)
- 【請求項１】半導体レーザと、前記半導体レーザを点滅
または強制点灯させるスイッチング回路と、前記スイッ
チング回路に接続される定電流回路と、前記定電流回路
に接続されるD/Aコンバータと、前記D/Aコンバータに接
続されるCPUとを有し、前記CPUからの入力により前記D/
Aコンバータを駆動し、前記D/Aコンバータからの出力電
位により前記定電流回路を駆動し、前記半導体レーザに
印加される駆動電流を制御するレーザ駆動装置におい
て、 前記CPUに接続され前記CPUからの入力をD/A変換する前
記D/Aコンバータとは別のD/Aコンバータと、 前記別のD/Aコンバータと前記半導体レーザに接続され
るベース接地のトランジスタとの間に介在して、前記別
のD/Aコンバータの出力に基づいて前記半導体レーザに
印加されるバイアス電流を制御する両極性の電源により
動作可能な別の定電流回路と、 を設けたことを特徴とするレーザ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083788A JP2823859B2 (ja) | 1988-02-15 | 1988-02-15 | レーザ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083788A JP2823859B2 (ja) | 1988-02-15 | 1988-02-15 | レーザ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01206680A JPH01206680A (ja) | 1989-08-18 |
| JP2823859B2 true JP2823859B2 (ja) | 1998-11-11 |
Family
ID=12314811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083788A Expired - Fee Related JP2823859B2 (ja) | 1988-02-15 | 1988-02-15 | レーザ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823859B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102999076A (zh) * | 2012-11-22 | 2013-03-27 | 江苏飞格光电有限公司 | 用于ld驱动的数控直流恒流源 |
-
1988
- 1988-02-15 JP JP3083788A patent/JP2823859B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01206680A (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4856011A (en) | Semiconductor laser control circuit | |
| JP2575614B2 (ja) | 光出力安定化装置 | |
| US5115147A (en) | Driver for light emitting device for providing a stable beam output | |
| EP0405952B1 (en) | Semiconductor laser driving circuit | |
| KR950007489B1 (ko) | 반도체레이저소자 구동회로 | |
| JP2823859B2 (ja) | レーザ駆動回路 | |
| US5119360A (en) | Controlling a laser used with an optical disk apparatus | |
| US20060255238A1 (en) | Apparatus and method of controlling emission of laser beam | |
| US5153871A (en) | Controlling a laser used with an optical disk apparatus | |
| JP2563250B2 (ja) | 半導体レ−ザ駆動回路 | |
| JP2531117B2 (ja) | 高速ａｐｃ回路 | |
| US6674269B1 (en) | Light emitting diode driver and image forming device including the same | |
| US4862466A (en) | Laser emitting apparatus with temperature intensity control | |
| JP2000269590A (ja) | 光送信回路 | |
| JPH0731370Y2 (ja) | レ−ザ−ダイオ−ド駆動回路 | |
| JPH0626975Y2 (ja) | レ−ザ−ダイオ−ド駆動回路 | |
| JP3149592B2 (ja) | 半導体レーザ駆動装置 | |
| JPH04255284A (ja) | レーザダイオードの駆動制御装置 | |
| JPH08321760A (ja) | バイアス電流制御回路 | |
| JPH0722562U (ja) | 半導体レーザ制御回路 | |
| KR940004103Y1 (ko) | 일정 광량 출력 제어회로 | |
| JPH0623079Y2 (ja) | データリンク駆動回路 | |
| JPS6262572A (ja) | 半導体レ−ザ駆動回路 | |
| JPH0541568Y2 (ja) | ||
| JPH0756521Y2 (ja) | デジタル信号送信装置の誤動作防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |