JP2823024B2 - 電子回路パッケージ - Google Patents
電子回路パッケージInfo
- Publication number
- JP2823024B2 JP2823024B2 JP2257156A JP25715690A JP2823024B2 JP 2823024 B2 JP2823024 B2 JP 2823024B2 JP 2257156 A JP2257156 A JP 2257156A JP 25715690 A JP25715690 A JP 25715690A JP 2823024 B2 JP2823024 B2 JP 2823024B2
- Authority
- JP
- Japan
- Prior art keywords
- guide
- pins
- pin
- substrate
- guide block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔概 要〕 電子回路パッケージに関し、 基板に対してピングリッドアレイが簡易・簡便にそし
て高精度に位置決めされ得る電子回路パッケージを提供
することを目的とし、 接続ピンが多数立設されたピングリッドアレイを少なく
とも１つ基板上に実装し接続ピンを基板の対応する接続
パッド上にはんだ付けして成る電子回路パッケージにお
いて、少なくとも２個のガイドピンをピングリッドアレ
イに設け、実装時にガイドピンが係入し得る穴を具えた
対応するガイドブロックを基板に設け、ガイドピンが変
形してガイドブロック穴内に入り込む確率が所定量とな
るようにガイドピン間とガイドブロック間の寸法差を所
定値となし或いはガイドピンに対するガイドブロック穴
内径を適正な最小値となすよう構成する。
て高精度に位置決めされ得る電子回路パッケージを提供
することを目的とし、 接続ピンが多数立設されたピングリッドアレイを少なく
とも１つ基板上に実装し接続ピンを基板の対応する接続
パッド上にはんだ付けして成る電子回路パッケージにお
いて、少なくとも２個のガイドピンをピングリッドアレ
イに設け、実装時にガイドピンが係入し得る穴を具えた
対応するガイドブロックを基板に設け、ガイドピンが変
形してガイドブロック穴内に入り込む確率が所定量とな
るようにガイドピン間とガイドブロック間の寸法差を所
定値となし或いはガイドピンに対するガイドブロック穴
内径を適正な最小値となすよう構成する。
本発明は、接続ピンが多数立設されたピングリッドア
レイを少なくとも１つ基板上に実装し接続ピンを基板の
対応する接続パッド上にはんだ付けして成る電子回路パ
ッケージに関する。
レイを少なくとも１つ基板上に実装し接続ピンを基板の
対応する接続パッド上にはんだ付けして成る電子回路パ
ッケージに関する。
ピングリッドアレイ（以下、PGA）を基板、例えばセ
ラミック基板に実装してはんだ付けする場合、PGAを高
精度に位置決めすることが不可欠である。これは画像認
識装置等の特別な設備を用いることにより実現可能であ
るが、コスト及び処理時間等の面で問題がある、あるい
はPGA実装時にこれを機械的に位置決め案内するような
手段を電子回路パッケージに待たせることによって実現
可能である。
ラミック基板に実装してはんだ付けする場合、PGAを高
精度に位置決めすることが不可欠である。これは画像認
識装置等の特別な設備を用いることにより実現可能であ
るが、コスト及び処理時間等の面で問題がある、あるい
はPGA実装時にこれを機械的に位置決め案内するような
手段を電子回路パッケージに待たせることによって実現
可能である。
すなわち、例えばPGAにガイドピンを設けると共に、
基板にはガイドピン挿入案内用のガイドブロックを設
け、ガイドブロックへのガイドピン挿入がスムーズに行
われるような寸法関係とすればよい。これにより、PGA
の多数の接続ピンを基板上の対応接続パッド上にある程
度精度良く位置させることができる。
基板にはガイドピン挿入案内用のガイドブロックを設
け、ガイドブロックへのガイドピン挿入がスムーズに行
われるような寸法関係とすればよい。これにより、PGA
の多数の接続ピンを基板上の対応接続パッド上にある程
度精度良く位置させることができる。
しかるに、ガイドピンの位置公差等があるために接続
ピンの位置的なバラツキが大きく、このためそのはんだ
付けの信頼性を高めるために基板の接続パッド径を必要
以上に大きくしなければならないという不都合がある。
そしてこの不都合は、これからの高密度実装化や多端子
（ピン）化を阻害する要因となり得る。
ピンの位置的なバラツキが大きく、このためそのはんだ
付けの信頼性を高めるために基板の接続パッド径を必要
以上に大きくしなければならないという不都合がある。
そしてこの不都合は、これからの高密度実装化や多端子
（ピン）化を阻害する要因となり得る。
そこで、ガイドピンとガイドブロックとから成る位置
決め方式自体は形式上異ならないが、それらの関連する
寸法を適正化することにより、接続ピンの位置的なバラ
ツキを著しく減少させることができ、従って基板の接続
パッド径を小さくでき、これにより将来的な高密度実装
化等にも充分対応し得る電子回路パッケージを提供する
ことを課題とする。
決め方式自体は形式上異ならないが、それらの関連する
寸法を適正化することにより、接続ピンの位置的なバラ
ツキを著しく減少させることができ、従って基板の接続
パッド径を小さくでき、これにより将来的な高密度実装
化等にも充分対応し得る電子回路パッケージを提供する
ことを課題とする。
上記課題を解決するために本発明は、接続ピンが多数
立設されたピングリッドアレイを少なくとも１つ基板上
に実装し接続ピンを基板の対応する接続パッド上にはん
だ付けして成る電子回路パッケージにおいて、少なくと
も２個のガイドピンをピングリッドアレイに設け、実装
時にガイドピンが係入し得る穴を具えた対応するガイド
ブロックを基板に設け、ガイドピンが変形してガイドブ
ロック穴内に入り込む確率が所定量となるようにガイド
ピン間とがガイドブロック間の寸法差を所定値となし或
いはガイドピンに対するガイドブロック穴内径を適正な
最小値となすことを構成上の特徴とする。
立設されたピングリッドアレイを少なくとも１つ基板上
に実装し接続ピンを基板の対応する接続パッド上にはん
だ付けして成る電子回路パッケージにおいて、少なくと
も２個のガイドピンをピングリッドアレイに設け、実装
時にガイドピンが係入し得る穴を具えた対応するガイド
ブロックを基板に設け、ガイドピンが変形してガイドブ
ロック穴内に入り込む確率が所定量となるようにガイド
ピン間とがガイドブロック間の寸法差を所定値となし或
いはガイドピンに対するガイドブロック穴内径を適正な
最小値となすことを構成上の特徴とする。
ピングリッドアレイのガイドピンが変形して基板のガ
イドブロック穴内に入り込む確立が所定量となるように
ガイドピン間とガイブロック間の寸法差を所定値となし
たため、ピングリッドアレイの接続ピンは基板の対応す
る接続パッド上に精度良く位置するようになるため、接
続パッド径を小さくできる。ガイドピンに対するガイド
ブロック穴内径を適正な最小値となすことによっても同
様に接続ピンを精度良く位置決めでき、接続パッド径を
小さくできる。
イドブロック穴内に入り込む確立が所定量となるように
ガイドピン間とガイブロック間の寸法差を所定値となし
たため、ピングリッドアレイの接続ピンは基板の対応す
る接続パッド上に精度良く位置するようになるため、接
続パッド径を小さくできる。ガイドピンに対するガイド
ブロック穴内径を適正な最小値となすことによっても同
様に接続ピンを精度良く位置決めでき、接続パッド径を
小さくできる。
以下、本発明の実施例を詳細に説明する。
第１図を参照するに、PGA1に規則正しく格子状に配置
された接続ピン２の外側対角位置にガイドピン３が例え
ば２本設けられる。このガイドピン３は変形させること
を前提としているため、塑性変形し易いニケッル合金等
で形成される。
された接続ピン２の外側対角位置にガイドピン３が例え
ば２本設けられる。このガイドピン３は変形させること
を前提としているため、塑性変形し易いニケッル合金等
で形成される。
他方、ガイドピン３に対応する基板５側の所定位置に
は、ガイドピン３を案内する挿入穴（内径D1）を具えた
ガイドブロック４がはんだ付けされる。
は、ガイドピン３を案内する挿入穴（内径D1）を具えた
ガイドブロック４がはんだ付けされる。
ガイドブロック４の穴の入口部及び出口部は第２図の
如く共にテーパ形状とされる。この入口径DTは、後述す
る式（26）をσで表記した DT＞６σ３−６σ１＋ｄ から求められる。DTはPGAの挿入性を向上するために、
可能な限り大きいいこが好ましい。出口部（下部）のテ
ーパ穴形状は、接続時のはんだ上昇等を考慮したもので
ある。
如く共にテーパ形状とされる。この入口径DTは、後述す
る式（26）をσで表記した DT＞６σ３−６σ１＋ｄ から求められる。DTはPGAの挿入性を向上するために、
可能な限り大きいいこが好ましい。出口部（下部）のテ
ーパ穴形状は、接続時のはんだ上昇等を考慮したもので
ある。
以上の構成から基本的になるガイドピン３及びガイド
ブロック４の相対位置関係及び嵌合関係等につき、第３
図に示す２次元モデルに基づいて更に詳細に説明する。
ブロック４の相対位置関係及び嵌合関係等につき、第３
図に示す２次元モデルに基づいて更に詳細に説明する。
先ず、ガイドピン3a,3b、ガイドブロック4a,4b、及び
接続ピン２について各要素が任意の位置Xnにいる場合の
不良確率を求めるに際し、表１に示す如く各要素が存在
する位置Xnが、−３σｎ≦Xn≦３σｎの範囲内で存在
し、同位置に存在する確率は正規分布していると仮定す
る（但し、99.7％信頼区間にすべての要素が存在してい
るものとする）。
接続ピン２について各要素が任意の位置Xnにいる場合の
不良確率を求めるに際し、表１に示す如く各要素が存在
する位置Xnが、−３σｎ≦Xn≦３σｎの範囲内で存在
し、同位置に存在する確率は正規分布していると仮定す
る（但し、99.7％信頼区間にすべての要素が存在してい
るものとする）。
そして、ガイドピン3a,3bの外径ｄとガイドブロック4
a,4bの内径との差あるいは余裕をＳ（＝D1−ｄ）とし、
ガイドピン3a,3b間及びガイドブロック4a,4b間の設計距
離を、それぞれ、L1,L2とすると、 PGA1のガイドピン３（3a,3b）をガイドブロック４（4
a,4b）に挿入できるのは、次の，の２つの場合に限
られる（座標上においてガイドピン3b及びガイドブロッ
ク4bは、ガイドピン3a及びガイドブロック4aに対して正
（＋）方向に位置し、ΔＬ＝L2−L1とする）。
a,4bの内径との差あるいは余裕をＳ（＝D1−ｄ）とし、
ガイドピン3a,3b間及びガイドブロック4a,4b間の設計距
離を、それぞれ、L1,L2とすると、 PGA1のガイドピン３（3a,3b）をガイドブロック４（4
a,4b）に挿入できるのは、次の，の２つの場合に限
られる（座標上においてガイドピン3b及びガイドブロッ
ク4bは、ガイドピン3a及びガイドブロック4aに対して正
（＋）方向に位置し、ΔＬ＝L2−L1とする）。
ΔＬ−X3＋X4≧−X1＋X2≧ΔＬ−X3＋X4−Ｓ ……（１） ΔＬ−X3＋X4＞−X1＋X2＞ΔＬ−X3＋X4＋Ｓ ……（２） これ以外の場合、正常のままでは挿入できないことに
なり、従って例えば力を加えガイドピン３（3a,3b）を
変形させて挿入するものとすると、次の２つの場合に分
けることができる。
なり、従って例えば力を加えガイドピン３（3a,3b）を
変形させて挿入するものとすると、次の２つの場合に分
けることができる。
ΔＬ−X3＋X4−Ｓ＞−X1＋X2 ……（３） ΔＬ−X3＋X4＋Ｓ＞−X1＋X2 ……（４） 上記の場合において（第４図（ａ））ガイドピン3
a、ガイドブロック4aのみに着目すると、PGA1位置X0が
存在する範囲は、 正方向の最大値X0MAX.1＝X3−X1＋（Ｓ−ΔＬ）/2 ……（5a） 負方向の最小値X0MIN.1＝X3−X1＋（Ｓ＋ΔＬ）/2 ……（5b） ガイドピン3b、ガイドブロック4bのみに着目すると、
PGA1の位置X0が存在する範囲は、 正方向の最大値X0MAX.2＝X4−X2＋（Ｓ−ΔＬ）/2 ……（5c） 負方向の最小値X0MIX.2＝X4−X2−（Ｓ−ΔＬ）/2 ……（5d） という式で表わされる。
a、ガイドブロック4aのみに着目すると、PGA1位置X0が
存在する範囲は、 正方向の最大値X0MAX.1＝X3−X1＋（Ｓ−ΔＬ）/2 ……（5a） 負方向の最小値X0MIN.1＝X3−X1＋（Ｓ＋ΔＬ）/2 ……（5b） ガイドピン3b、ガイドブロック4bのみに着目すると、
PGA1の位置X0が存在する範囲は、 正方向の最大値X0MAX.2＝X4−X2＋（Ｓ−ΔＬ）/2 ……（5c） 負方向の最小値X0MIX.2＝X4−X2−（Ｓ−ΔＬ）/2 ……（5d） という式で表わされる。
従ってX0の存在範囲は、（１）式を変形すると、 ΔＬ−X3＋X4≧−X1＋X2 または、X4＋X2＋（Ｓ＋ΔＬ）/2≧X3−X1＋（Ｓ−Δ
Ｌ）/2 あるいは、X4−X2−（Ｓ＋ΔＬ）/2≧X3−X1−（Ｓ＋Δ
Ｌ）/2 であるから、 X4−X2−（Ｓ−ΔＬ）/2≦X0≦X3−X1＋（Ｓ−ΔＬ）
/2 ……（６） となる。
Ｌ）/2 あるいは、X4−X2−（Ｓ＋ΔＬ）/2≧X3−X1−（Ｓ＋Δ
Ｌ）/2 であるから、 X4−X2−（Ｓ−ΔＬ）/2≦X0≦X3−X1＋（Ｓ−ΔＬ）
/2 ……（６） となる。
同様に上記の場合におけるX0の存在範囲は、 X3−X1−（Ｓ＋ΔＬ）/2≦X0≦X4−X2−（Ｓ＋ΔＬ）
/2 ……（７） となる（第４図（ｂ））。
/2 ……（７） となる（第４図（ｂ））。
次に、上記又はの場合、すなわちガイドブロック
４にガイドピン３が変形して挿入される場合を考える。
ガイドピン３（3a,3b）の変形量が０とすると、上記
（６），（７）式の結果より、 ΔＬ−X3＋X4−Ｓ＝−X1＋X2のとき、 X0＝X3−X1＋（Ｓ−ΔＬ）/2 ＝X4−X2−（Ｓ−ΔＬ）/2 ……（８） ΔＬ−X3＋X4＋Ｓ＝−X1＋X2のとき、 X0＝X3−X1−（Ｓ＋ΔＬ）/2 ＝X4−X2＋（Ｓ＋ΔＬ）/2 ……（９） で示される。つまり、の場合はガイドピン3a,3bの
変形量をΔX1,ΔX2とすると、 PGA1の存在する範囲（位置）X0は、 の場合は、 X0＝X3−（X1＋ΔX1）＋（Ｓ−ΔＬ）/2又は、 ＝X4−（X2＋ΔX2）−（Ｓ−ΔＬ）/2……（10） の場合は、 X0＝X3−（X1＋ΔX1）−（Ｓ＋ΔＬ）/2又は、 ＝X4−（X2＋ΔX2）＋（Ｓ＋ΔＬ）/2……（11） となる。
４にガイドピン３が変形して挿入される場合を考える。
ガイドピン３（3a,3b）の変形量が０とすると、上記
（６），（７）式の結果より、 ΔＬ−X3＋X4−Ｓ＝−X1＋X2のとき、 X0＝X3−X1＋（Ｓ−ΔＬ）/2 ＝X4−X2−（Ｓ−ΔＬ）/2 ……（８） ΔＬ−X3＋X4＋Ｓ＝−X1＋X2のとき、 X0＝X3−X1−（Ｓ＋ΔＬ）/2 ＝X4−X2＋（Ｓ＋ΔＬ）/2 ……（９） で示される。つまり、の場合はガイドピン3a,3bの
変形量をΔX1,ΔX2とすると、 PGA1の存在する範囲（位置）X0は、 の場合は、 X0＝X3−（X1＋ΔX1）＋（Ｓ−ΔＬ）/2又は、 ＝X4−（X2＋ΔX2）−（Ｓ−ΔＬ）/2……（10） の場合は、 X0＝X3−（X1＋ΔX1）−（Ｓ＋ΔＬ）/2又は、 ＝X4−（X2＋ΔX2）＋（Ｓ＋ΔＬ）/2……（11） となる。
ここで、変形量ΔX0は以下で示される。
の場合 ΔX0＝ΔX1＋ΔX2 ＝ΔＬ−X3＋X4−Ｓ＋X1＋−X2 ……（12） の場合 ΔX0＝ΔX1＋ΔX2 ＝ΔＬ−X3＋X4＋Ｓ＋X1＋−X2 ……（13） 変形に必要な荷重を上部から付加した場合にこの荷重
が適正であれば、双方のガイドピン3a,3bが同一方向に
変形することはない、すなわち、PGAの移動範囲は、ど
ちらかのガイドピンのみが変形した場合が移動限界とな
ると考えられる。
が適正であれば、双方のガイドピン3a,3bが同一方向に
変形することはない、すなわち、PGAの移動範囲は、ど
ちらかのガイドピンのみが変形した場合が移動限界とな
ると考えられる。
従って、PGAの存在範囲X0は、 の場合ではガイドピン3aのみが変形したときが最大
値、ガイドピン3bが変形したときが最小値となるから、 X3−X1＋（Ｓ−ΔＬ）/2＜X0＜X4−X2−（Ｓ−ΔＬ）
/2 ……（14c） の場合ではガイドピン3aのみが変形したときが最小
値、ガイドピン3bが変形したときが最大値となるから、 X4−X2＋（Ｓ＋ΔＬ）/2＜X0＜X3−X1＋（Ｓ＋ΔＬ）
/2 ……（14d） となる。
値、ガイドピン3bが変形したときが最小値となるから、 X3−X1＋（Ｓ−ΔＬ）/2＜X0＜X4−X2−（Ｓ−ΔＬ）
/2 ……（14c） の場合ではガイドピン3aのみが変形したときが最小
値、ガイドピン3bが変形したときが最大値となるから、 X4−X2＋（Ｓ＋ΔＬ）/2＜X0＜X3−X1＋（Ｓ＋ΔＬ）
/2 ……（14d） となる。
以上の結果より、PGA1の存在範囲X0は次式で次される
ことになる。
ことになる。
接続ピン２と基板の接続パッド６の距離L0は、上記の
X0を使って次式で表される。
X0を使って次式で表される。
また、ここで、接続ピン２が接続パッド６よりはみ出
す場合は、接続パッド径をＤとすると、 のときである。
す場合は、接続パッド径をＤとすると、 のときである。
ところで、各要素Xnが、同位置に存在する確率は、Pn
は、 で示される。（正規分布関数より）。
は、 で示される。（正規分布関数より）。
そして、前記のようにある範囲内でPGA1の位置が分布
するから、それぞれの機会数を１とし（全て同じ確率で
分布すると考える）、L0が存在する範囲内のＮ割がパッ
ド外にはみ出すとすると、それぞれの要素がX1,X2,X3,X
4,X5の位置にいる場合の不良率P0は、 で示されるので、任意のピンがパッド外へはみ出す確率
（不良率）S0は、 となりPGA1のピン数がＭ本である場合、PGA全体の不良
率Ｒは、 で求められる。但し、厳密にはＲ＝１−（0.997−S0）
Ｍである。
するから、それぞれの機会数を１とし（全て同じ確率で
分布すると考える）、L0が存在する範囲内のＮ割がパッ
ド外にはみ出すとすると、それぞれの要素がX1,X2,X3,X
4,X5の位置にいる場合の不良率P0は、 で示されるので、任意のピンがパッド外へはみ出す確率
（不良率）S0は、 となりPGA1のピン数がＭ本である場合、PGA全体の不良
率Ｒは、 で求められる。但し、厳密にはＲ＝１−（0.997−S0）
Ｍである。
以上説明したガイドピン３とガイドブロック４との相
対位置及び嵌合関係等を代表し得る様々の式を利用し
て、以下、本実施例の特徴的な部分を説明する。
対位置及び嵌合関係等を代表し得る様々の式を利用し
て、以下、本実施例の特徴的な部分を説明する。
従来、上述したようにPGAの実装のためにそのガイド
ピンの案内用のガイドブロックを設けようとする場合、
部品精度等を加味して、ピン挿入がスムーズに行われ得
るようにその穴寸法（内径）を設定する、換言すれば、
上述した又はの場合のみを想定し、又はの場合
が起きないあるいは起き得ないようにするのが一般的で
ある。
ピンの案内用のガイドブロックを設けようとする場合、
部品精度等を加味して、ピン挿入がスムーズに行われ得
るようにその穴寸法（内径）を設定する、換言すれば、
上述した又はの場合のみを想定し、又はの場合
が起きないあるいは起き得ないようにするのが一般的で
ある。
ここで、この従来方式に従い、PGAに２本のガイドピ
ンを設け、これに対応して基板側に２個のガイドブロッ
クを設ける場合に、次のように ガイドピン精度 |X1|≦３σ１ ガイドブロック精度|X3|≦３σ３ 接続ピン精度 |X5|≦３σ５（σ３＝σ１） であると仮定すると、PGAの接続ピンが基板の接続パッ
ドの中心より移動しうる最大値Ｘ0.MAXは、上述した式
（15）においてΔＬ＝０とし、σで表記することによ
り、 Ｘ0.MAX＝３σ１＋３σ３＋３σ５＋S/2 ……（22） となる。そして、ガイドブロック４にガイドピン３を挿
入するために必要とする穴径D1接続パッド径Ｄはそれぞ
れ、 D1＝２×（３σ１＋３σ３）＋ｄ ……（23） D ＝２×（３σ１＋３σ３＋３σ５）＋D1 ＝12σ１＋12σ３＋６σ５＋ｄ ……（24） となる。この場合、パッド径Ｄが次の式 Ｄ＞６σ１＋６σ３＋６σ５＋Ｓ＋ｄ ……（25） を満たすとき不良率が０になる。
ンを設け、これに対応して基板側に２個のガイドブロッ
クを設ける場合に、次のように ガイドピン精度 |X1|≦３σ１ ガイドブロック精度|X3|≦３σ３ 接続ピン精度 |X5|≦３σ５（σ３＝σ１） であると仮定すると、PGAの接続ピンが基板の接続パッ
ドの中心より移動しうる最大値Ｘ0.MAXは、上述した式
（15）においてΔＬ＝０とし、σで表記することによ
り、 Ｘ0.MAX＝３σ１＋３σ３＋３σ５＋S/2 ……（22） となる。そして、ガイドブロック４にガイドピン３を挿
入するために必要とする穴径D1接続パッド径Ｄはそれぞ
れ、 D1＝２×（３σ１＋３σ３）＋ｄ ……（23） D ＝２×（３σ１＋３σ３＋３σ５）＋D1 ＝12σ１＋12σ３＋６σ５＋ｄ ……（24） となる。この場合、パッド径Ｄが次の式 Ｄ＞６σ１＋６σ３＋６σ５＋Ｓ＋ｄ ……（25） を満たすとき不良率が０になる。
他方、本実施例の如く又はの場合を想定すると
き、上記移動最大値は、 Ｘ0.MAX＝３σ１＋３σ３＋３σ５−S/2 ……（26） となる。そして、この場合、パッド径Ｄが次の式 Ｄ＞６σ１＋６σ３＋６σ５−Ｓ＋ｄ ……（27） を満たすとき不良率が０になる。
き、上記移動最大値は、 Ｘ0.MAX＝３σ１＋３σ３＋３σ５−S/2 ……（26） となる。そして、この場合、パッド径Ｄが次の式 Ｄ＞６σ１＋６σ３＋６σ５−Ｓ＋ｄ ……（27） を満たすとき不良率が０になる。
ここで、式（24）と（27）とを比較すると、従来方式
の場合の方が（24）式−（27）式、すなわち （６σ１＋６σ３＋Ｓ） ……（28） の分だけ、大きな（必要以上の）パッド径を確保しなけ
ればならないことになる。
の場合の方が（24）式−（27）式、すなわち （６σ１＋６σ３＋Ｓ） ……（28） の分だけ、大きな（必要以上の）パッド径を確保しなけ
ればならないことになる。
あるいは、又はの場合におけるズレ（上記移動量）
は、又はの場合におけるそれよりもＳ（ガイドブロ
ック穴内径の余裕）だけ大きい。
は、又はの場合におけるそれよりもＳ（ガイドブロ
ック穴内径の余裕）だけ大きい。
以下、更にわかり易いように具体的な数値を代入し、
両方式において如何なる大きさのパッド径が必要になる
か比較すると、ピン径ｄ、ガイドブロック精度、及び精
度がそれぞれφ0.15mm,±0.03mm、及び±0.04mmのと
き、上記従来方式にあってはガイドブロック内径はφ0.
29mm、必要な最小パッド径はφ0.51mmとなる。
両方式において如何なる大きさのパッド径が必要になる
か比較すると、ピン径ｄ、ガイドブロック精度、及び精
度がそれぞれφ0.15mm,±0.03mm、及び±0.04mmのと
き、上記従来方式にあってはガイドブロック内径はφ0.
29mm、必要な最小パッド径はφ0.51mmとなる。
これに対して、本実施例方式にあっては、ガイドブロ
ック内径φ0.18mm、必要な最小パッド径はφ0.34mmとな
り、このときの位置ズレ不良率Ｒは第５図に示す如く0.
13×10-2（％/PGA）という極めて低い値を示す。
ック内径φ0.18mm、必要な最小パッド径はφ0.34mmとな
り、このときの位置ズレ不良率Ｒは第５図に示す如く0.
13×10-2（％/PGA）という極めて低い値を示す。
この本実施例方式にあっては、第５図、及び干渉率
（ガイドピンを変形してガイドブロックに挿入する率）
Ｂとガイドブロック内径D1との関係を示す第６図から、
パッド径がφ0.34mmである場合における各ガイドブロッ
ク内径D1とその不良率Ｒ及び干渉率Ｂ等を抜き出すと、
次の表が得られる。
（ガイドピンを変形してガイドブロックに挿入する率）
Ｂとガイドブロック内径D1との関係を示す第６図から、
パッド径がφ0.34mmである場合における各ガイドブロッ
ク内径D1とその不良率Ｒ及び干渉率Ｂ等を抜き出すと、
次の表が得られる。
この表２から、本実施例方式のようにガイドピンを変
形させて挿入することを前提として、ガイドブロックの
内径を設定する場合の不良率が極めて小さいことが良く
理解されよう。また、ガイドブロック内径が小さい程、
例えばφ0.18の場合の不良率Ｒがφ0.29の場合のそれの
約1/60000になる如く、不良率Ｒが低下する。
形させて挿入することを前提として、ガイドブロックの
内径を設定する場合の不良率が極めて小さいことが良く
理解されよう。また、ガイドブロック内径が小さい程、
例えばφ0.18の場合の不良率Ｒがφ0.29の場合のそれの
約1/60000になる如く、不良率Ｒが低下する。
以上、本実施例の特徴的な部分を総括的に言えば、従
前の発想とは全く異なり、ガイドピン及びガイドブロッ
クの関連する寸法を、ガイドピン挿入時にそれが変形し
ながら挿入されるような事象が５〜30％の確立で起き得
るような値としたことにある。これにより、PGAを加圧
するために比較的大きな力が必要となる反面、位置決め
精度が飛躍的に向上し、基板の接続パッド径は極めて小
さくて済むようになるという利点が得られる。
前の発想とは全く異なり、ガイドピン及びガイドブロッ
クの関連する寸法を、ガイドピン挿入時にそれが変形し
ながら挿入されるような事象が５〜30％の確立で起き得
るような値としたことにある。これにより、PGAを加圧
するために比較的大きな力が必要となる反面、位置決め
精度が飛躍的に向上し、基板の接続パッド径は極めて小
さくて済むようになるという利点が得られる。
なお、設計上、ガイドピン間の距離L1とガイドブロッ
ク間の距離L2とを一致させない（L1≠L2あるいはΔＬ≠
０）場合、例えば外側にオフセットしているような場
合、上記の場合が減少し、の場合が増加する一方、
の場合が増加し、が減少するので、これらを考慮し
ΔＬを適性化すれば不良率が低下する。すなわち各要素
の位置分布は正規分布するから、確率の多い部分が上記
の場合に属するように適性化する。このときのテーパ
入口径Drは、 DT＞ΔＬ＋６σ３＋６σ１＋ｄ ΔＬ≒２×（Ｓ−σ１−σ３） で示される。第７図は、パッド径を0.34mm、ガイドブロ
ックの内径をφ0.19mmとした場合における、ΔＬを変化
させたときの不良率を示す。
ク間の距離L2とを一致させない（L1≠L2あるいはΔＬ≠
０）場合、例えば外側にオフセットしているような場
合、上記の場合が減少し、の場合が増加する一方、
の場合が増加し、が減少するので、これらを考慮し
ΔＬを適性化すれば不良率が低下する。すなわち各要素
の位置分布は正規分布するから、確率の多い部分が上記
の場合に属するように適性化する。このときのテーパ
入口径Drは、 DT＞ΔＬ＋６σ３＋６σ１＋ｄ ΔＬ≒２×（Ｓ−σ１−σ３） で示される。第７図は、パッド径を0.34mm、ガイドブロ
ックの内径をφ0.19mmとした場合における、ΔＬを変化
させたときの不良率を示す。
以上の構成を有するPGA及び基板を実際に接続（はん
だ付け）する場合について以下説明すると、先ず位置決
め装置等によりPGAの位置を補正してガイドピン３が対
応ガイドブロック４に嵌まるようにPGA1をセットする、
このとき例えばPGA1をガイドブロックの1mm程度上から
自然落下させる。これは、PGA1のガイドピン３を必要以
上に変形させないようにするためであり、このときPGA1
の接続ピン２は第１図に示す如く接続パッド６から離れ
ている。次いで、PGAをその封止キャップの上から、加
圧手段により押圧した状態でリフローする、これによ
り、上述した本実施例の原理により各ガイドピン２は対
応する接続パッド６上に適格に着地してその部分のはん
だにより良好に基板上に接合されることになる。
だ付け）する場合について以下説明すると、先ず位置決
め装置等によりPGAの位置を補正してガイドピン３が対
応ガイドブロック４に嵌まるようにPGA1をセットする、
このとき例えばPGA1をガイドブロックの1mm程度上から
自然落下させる。これは、PGA1のガイドピン３を必要以
上に変形させないようにするためであり、このときPGA1
の接続ピン２は第１図に示す如く接続パッド６から離れ
ている。次いで、PGAをその封止キャップの上から、加
圧手段により押圧した状態でリフローする、これによ
り、上述した本実施例の原理により各ガイドピン２は対
応する接続パッド６上に適格に着地してその部分のはん
だにより良好に基板上に接合されることになる。
なお、PGA接続のためのはんだ（接続パッド６）はIn
−Sn,In−Sn−Pb,Sn−Pb−Bi等の低融点のものを用い、
他方、ガイドブロック４を基板５に固定するためのはん
だは、Sn−Pd,In−Pb,Au−Sn等、前者に比較して＋60℃
以上の融点を持つものを用いることが好ましい。
−Sn,In−Sn−Pb,Sn−Pb−Bi等の低融点のものを用い、
他方、ガイドブロック４を基板５に固定するためのはん
だは、Sn−Pd,In−Pb,Au−Sn等、前者に比較して＋60℃
以上の融点を持つものを用いることが好ましい。
以下、この加圧手段の例２つ説明する。
先ず、第１のものは第８図に示す如くの一括式の加圧
治具11である。この加圧治具11は、セラミック基板５上
にセットされた多数のPGA1を個別に加圧し得るように、
同図において円で囲んだような摺動自在に支承されたフ
ランジ付きピン12と押圧力発生用の圧縮ばね13とから成
る押圧部を複数個有する。基板５は、図で下方画から挿
入されて取付治具15によって所定位置に固定される。こ
のとき、第９図（ａ）の如く基板５上にセットされてい
たPGA1は、同図（ｂ）の如く押圧部のピン12（圧縮ばね
13）によって下方に押圧され、ガイドピン３は変形しな
がらガイドブロック４内に入り込み、各接続ピン２は対
応する接続パッド６に当接・係合する。この押圧と同時
又は直後に基板５及びPGA1をこのままの状態でベーパは
んだ付け（リフロー）装置にかけることにより、はんだ
が溶けて各接続ピン２は基板５所定位置に良好に接合さ
れる（同図（ｃ），（ｄ））。
治具11である。この加圧治具11は、セラミック基板５上
にセットされた多数のPGA1を個別に加圧し得るように、
同図において円で囲んだような摺動自在に支承されたフ
ランジ付きピン12と押圧力発生用の圧縮ばね13とから成
る押圧部を複数個有する。基板５は、図で下方画から挿
入されて取付治具15によって所定位置に固定される。こ
のとき、第９図（ａ）の如く基板５上にセットされてい
たPGA1は、同図（ｂ）の如く押圧部のピン12（圧縮ばね
13）によって下方に押圧され、ガイドピン３は変形しな
がらガイドブロック４内に入り込み、各接続ピン２は対
応する接続パッド６に当接・係合する。この押圧と同時
又は直後に基板５及びPGA1をこのままの状態でベーパは
んだ付け（リフロー）装置にかけることにより、はんだ
が溶けて各接続ピン２は基板５所定位置に良好に接合さ
れる（同図（ｃ），（ｄ））。
なお、基板冷却時のPGA接続部の熱歪みを緩和するた
めに、リフロー装置内での部品の温度分布を均一にする
べく加圧治具11は基板５の温度勾配に合わせるように適
性化する、例えば基板の熱容量とほぼ同等にすることが
好ましい。
めに、リフロー装置内での部品の温度分布を均一にする
べく加圧治具11は基板５の温度勾配に合わせるように適
性化する、例えば基板の熱容量とほぼ同等にすることが
好ましい。
また、セラミック基板５の厚さのバツラキ、治具のた
わみ等による荷重（加圧）の不均一化を防止するため
に、圧縮ばね13を比較的較らかいものにする、例えばそ
のバネ定数を10gr/mm以下に設定する。
わみ等による荷重（加圧）の不均一化を防止するため
に、圧縮ばね13を比較的較らかいものにする、例えばそ
のバネ定数を10gr/mm以下に設定する。
次に、加圧手段の別の例を説明するに、これは第10図
に示す如くの加圧キャップ20と、これを介してPGA1を押
圧する加圧装置21から成る。蓋状の加圧キャップ20は、
弾力性を具えるべく板ばね構造から成り、その裏側の中
央にはPGA1の中央を押圧するための突起部22が設けら
れ、またそれの周りには温風を内側に入り込ませるため
の開口23が形成されている。
に示す如くの加圧キャップ20と、これを介してPGA1を押
圧する加圧装置21から成る。蓋状の加圧キャップ20は、
弾力性を具えるべく板ばね構造から成り、その裏側の中
央にはPGA1の中央を押圧するための突起部22が設けら
れ、またそれの周りには温風を内側に入り込ませるため
の開口23が形成されている。
加圧装置21は、第11図に示す如く、基部25に摺動自在
に支承されると共に圧縮コイルばね26によって下方に付
勢された押圧部材27を（押圧部材は、１つだけであり、
装置内では、セットした基板が、XYテーブルにより移動
され、個々に半田付けが行なわれる。）その中央にノズ
ル穴28が穿設された押圧部材27は、電磁弁31,32,33を介
して温風供給装置35と連結され、押圧部材27先端押圧側
から温風が吹き出し得るようになっている。なお、電磁
弁31,32,33を適当に切り換えることによって、外部の図
示しない真空吸着用装置により、押圧部材27PGA1を吸着
することができるようにもなっている。
に支承されると共に圧縮コイルばね26によって下方に付
勢された押圧部材27を（押圧部材は、１つだけであり、
装置内では、セットした基板が、XYテーブルにより移動
され、個々に半田付けが行なわれる。）その中央にノズ
ル穴28が穿設された押圧部材27は、電磁弁31,32,33を介
して温風供給装置35と連結され、押圧部材27先端押圧側
から温風が吹き出し得るようになっている。なお、電磁
弁31,32,33を適当に切り換えることによって、外部の図
示しない真空吸着用装置により、押圧部材27PGA1を吸着
することができるようにもなっている。
このような構造から成る加圧キャップ20及び加圧装置
21を用いてPGA1を基板５上に接合する工程につき第12図
に基づいて簡単に説明する。先ず、第12図（ａ）の如く
基板５上にセットされたPGA1の上に加圧キャップ20を被
せ、その上から加圧装置21を相対下降せしめ、押圧部材
27の先端両側の突出部分で加圧キャップ20を、従ってPG
A1を下方に押圧する。従って、ガイドピン３は変形しな
がらガイドブロック４内に入り込み、各接続ピン２は対
応する接続パッド６に当接・係合する（同図（ｂ））。
この押圧と同時又は直後に押圧部材27のノズル穴28を通
って温風をPGA方向に噴出させる（同図（ｃ））。これ
によりPGA1、従って接続ピン２等が均一加熱され、各接
続ピン２は基板５所定位置に良好に接合される（同図
（ｄ））。
21を用いてPGA1を基板５上に接合する工程につき第12図
に基づいて簡単に説明する。先ず、第12図（ａ）の如く
基板５上にセットされたPGA1の上に加圧キャップ20を被
せ、その上から加圧装置21を相対下降せしめ、押圧部材
27の先端両側の突出部分で加圧キャップ20を、従ってPG
A1を下方に押圧する。従って、ガイドピン３は変形しな
がらガイドブロック４内に入り込み、各接続ピン２は対
応する接続パッド６に当接・係合する（同図（ｂ））。
この押圧と同時又は直後に押圧部材27のノズル穴28を通
って温風をPGA方向に噴出させる（同図（ｃ））。これ
によりPGA1、従って接続ピン２等が均一加熱され、各接
続ピン２は基板５所定位置に良好に接合される（同図
（ｄ））。
以上記載した如く本発明によれば、機械的な位置決め
手段を用いる場合に伴う不可避的な不都合が解消し、簡
易・簡便にしかも精度良くピングリッドアレイが位置決
めされ得るために、そのはんだ付けの信頼性が向上し、
また、基板の接続パッド径を最小化できるために接続ピ
ンのピッチを挟める、すなわ将来的な高密度実装あるい
は多端子化の要求を充分にクリアすることが可能であ
る。
手段を用いる場合に伴う不可避的な不都合が解消し、簡
易・簡便にしかも精度良くピングリッドアレイが位置決
めされ得るために、そのはんだ付けの信頼性が向上し、
また、基板の接続パッド径を最小化できるために接続ピ
ンのピッチを挟める、すなわ将来的な高密度実装あるい
は多端子化の要求を充分にクリアすることが可能であ
る。
第１図は本発明の実施例における基板上にセットされた
PGAの側面図、 第２図はガイドブロックの要部破断斜視図、 第３図はガイドピンとガイドブロックとの関係をモデル
化した要部側面図、 第４図はガイドピンが変形しないで挿入され得る場合の
ガイドピンとガイドブロックとの関係を示す要部側面
図、 第５図はガイドブロック内径と位置ズレ不良率との関係
を示す図、 第６図は干渉率とがガイドブロック内径との関係を示す
図、 第７図はガイドブロックのオフセット量と不良率との関
係を示す図、 第８図は一括式加圧治具の構造を示す要部断面側面図、 第９図は一括式加圧治具によるはんだ付け工程を示す
図、 第10図は加圧キャップの構造を示す図、 第11図は加圧装置の概略の構成図、 第12図は加圧装置によるはんだ付け工程を示す図であ
る。 １……PGA、２……接続ピン、 3,3a,3b……ガイドピン、 4,4a,4b……ガイドブロック、 ５……基板、６……接続パッド。
PGAの側面図、 第２図はガイドブロックの要部破断斜視図、 第３図はガイドピンとガイドブロックとの関係をモデル
化した要部側面図、 第４図はガイドピンが変形しないで挿入され得る場合の
ガイドピンとガイドブロックとの関係を示す要部側面
図、 第５図はガイドブロック内径と位置ズレ不良率との関係
を示す図、 第６図は干渉率とがガイドブロック内径との関係を示す
図、 第７図はガイドブロックのオフセット量と不良率との関
係を示す図、 第８図は一括式加圧治具の構造を示す要部断面側面図、 第９図は一括式加圧治具によるはんだ付け工程を示す
図、 第10図は加圧キャップの構造を示す図、 第11図は加圧装置の概略の構成図、 第12図は加圧装置によるはんだ付け工程を示す図であ
る。 １……PGA、２……接続ピン、 3,3a,3b……ガイドピン、 4,4a,4b……ガイドブロック、 ５……基板、６……接続パッド。
Claims (1)
- 【請求項１】接続ピン（２）が多数立設されたピングリ
ッドアレイ（１）を少なくとも１つ基板（５）上に実装
し接続ピン（２）を基板（５）の対応する接続パッド
（６）上にはんだ付けして成る電子回路パッケージにお
いて、少なくとも２個のガイドピン（3a,3b）をピング
リッドアレイ（１）に設け、実装時にガイドピン（3a,3
b）が係入し得る穴を具えた対応するガイドブロック（4
a,4b）を基板（５）に設け、ガイドピン（3a,3b）が変
形してガイドブロック（4a,4b）穴内に入り込む確率が
所定量となるようにガイドピン（3a,3b）間とがガイド
ブロック（4a,4b）間の寸法差を所定値となし或いはガ
イドピン（3a,3b）に対するガイドブロック（4a,4b）穴
内径を適正な最小値となすことを特徴とする電子回路パ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257156A JP2823024B2 (ja) | 1990-09-28 | 1990-09-28 | 電子回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257156A JP2823024B2 (ja) | 1990-09-28 | 1990-09-28 | 電子回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137690A JPH04137690A (ja) | 1992-05-12 |
| JP2823024B2 true JP2823024B2 (ja) | 1998-11-11 |
Family
ID=17302487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257156A Expired - Fee Related JP2823024B2 (ja) | 1990-09-28 | 1990-09-28 | 電子回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823024B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI387420B (zh) * | 2010-06-18 | 2013-02-21 | Askey Computer Corp | 切邊定位型銲接結構及防止引腳偏移的方法 |
-
1990
- 1990-09-28 JP JP2257156A patent/JP2823024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137690A (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528346B2 (en) | Bump-forming method using two plates and electronic device | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| CA1259425A (en) | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape | |
| US7090482B2 (en) | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method | |
| US6271110B1 (en) | Bump-forming method using two plates and electronic device | |
| EP1699079B1 (en) | Electronic device with a standoff member and method of manufacturing such an electronic device | |
| US5920200A (en) | Apparatus and method for precise alignment of a ceramic module to a test apparatus | |
| US6201193B1 (en) | Printed circuit board having a positioning marks for mounting at least one electronic part | |
| JP2823024B2 (ja) | 電子回路パッケージ | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP3145331B2 (ja) | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法 | |
| US5456003A (en) | Method for packaging a semiconductor device having projected electrodes | |
| US6709890B2 (en) | Method of manufacturing semiconductor integrated circuit device | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JPH09246324A (ja) | 電子部品及びそのバンプ形成方法 | |
| US20060163330A1 (en) | Site flattening tool and method for circuit board repair | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2888036B2 (ja) | 半導体装置の製造方法 | |
| JPH06244597A (ja) | 部品搭載装置 | |
| JPH0572751B2 (ja) | ||
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59215759A (ja) | 半導体装置 | |
| JPH1177559A (ja) | ヒータテーブル | |
| JP2504466B2 (ja) | 熱圧着ヘッド | |
| JP2780407B2 (ja) | Ｔａｂインナーリードのバンプ形成用ポンチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |