JP2818427B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JP2818427B2 JP2818427B2 JP31412188A JP31412188A JP2818427B2 JP 2818427 B2 JP2818427 B2 JP 2818427B2 JP 31412188 A JP31412188 A JP 31412188A JP 31412188 A JP31412188 A JP 31412188A JP 2818427 B2 JP2818427 B2 JP 2818427B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- circuit
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は積分回路に関し、特に、周波数の高いビデオ
信号等を取扱うフィルタ等に用いる積分回路に関する。
信号等を取扱うフィルタ等に用いる積分回路に関する。
第２図は従来の積分回路の一例の回路図である。
本従来例は相互コンダクタンスアンプの出力により容
量６を充放電し、ダーリントン接続のトランジスタ28,2
9および定電流源７からなるバッファ回路を介して出力
端子３から積分出力を送出するものである。
量６を充放電し、ダーリントン接続のトランジスタ28,2
9および定電流源７からなるバッファ回路を介して出力
端子３から積分出力を送出するものである。
相互コンダクタンスアンプは入力段の第１の差動アン
プ32と、この第１の差動アンプ32の出力を入力すると電
流出力タイプの第２の差動アンプ33とからなっている。
プ32と、この第１の差動アンプ32の出力を入力すると電
流出力タイプの第２の差動アンプ33とからなっている。
第１の差動アンブ32は、入力端子1,31と、差動対をな
すトランジスタ13,14およびエミッタ抵抗15と、負荷ダ
イオード11,12と、定電流源8,9とで構成されている。
すトランジスタ13,14およびエミッタ抵抗15と、負荷ダ
イオード11,12と、定電流源8,9とで構成されている。
また、第２の差動アンプ33は、差動対をなすトランジ
スタ16,17と、負荷抵抗18,19と、定電流源10と、ベース
が定電圧源30に接続されたベース接地のPMPトランジス
タ20,21と、NPNトランジスタ22〜25および抵抗26,27か
らなるウィルソンカレントミー回路とで構成されてい
る。これらの回路は電源２とグランド４との間で動作す
る。
スタ16,17と、負荷抵抗18,19と、定電流源10と、ベース
が定電圧源30に接続されたベース接地のPMPトランジス
タ20,21と、NPNトランジスタ22〜25および抵抗26,27か
らなるウィルソンカレントミー回路とで構成されてい
る。これらの回路は電源２とグランド４との間で動作す
る。
次に、本従来例の動作を説明する。
入力端１に数MHzの高周波信号を入力し、この高周波
信号と逆相の信号を入力端31に入力すると、この入力信
号は、まず第１の差動アンプ32で増幅される。このと
き、負荷がダイオードとなっているため、出力電圧は電
流に対して対数圧縮され、ダイナミックレンジを広くと
れる。また、エミッタ抵抗15の存在も、ダイナミックレ
ンジを広くするのに寄与している。第１の差動アンプ32
の出力は第２の差動アンプ33の差動対をなすトランジス
タ16,17のベースに入力される。これに対応して負荷抵
抗18,19に発生した電圧は、ベース接地PNPトランジスタ
20,21により電流に変換される。ベース接地PNPトランジ
スタ20のコレクタ電流はウィルソンカレントミラー回路
で反転されるため、結果的にベース接地PNPトランジス
タ21のコレクタ電流との間で電流減算が行なわれ、差動
入力に応じた大振幅の電流出力が得られる。なお、ウィ
ルソンカレントミラー回路は、ベース電流を補正するた
めに使用される。この電流出力により容量６が充放電さ
れ、この容量６に生じた積分波形はダーリントントラン
ジスタ28,29を介して出力される。
信号と逆相の信号を入力端31に入力すると、この入力信
号は、まず第１の差動アンプ32で増幅される。このと
き、負荷がダイオードとなっているため、出力電圧は電
流に対して対数圧縮され、ダイナミックレンジを広くと
れる。また、エミッタ抵抗15の存在も、ダイナミックレ
ンジを広くするのに寄与している。第１の差動アンプ32
の出力は第２の差動アンプ33の差動対をなすトランジス
タ16,17のベースに入力される。これに対応して負荷抵
抗18,19に発生した電圧は、ベース接地PNPトランジスタ
20,21により電流に変換される。ベース接地PNPトランジ
スタ20のコレクタ電流はウィルソンカレントミラー回路
で反転されるため、結果的にベース接地PNPトランジス
タ21のコレクタ電流との間で電流減算が行なわれ、差動
入力に応じた大振幅の電流出力が得られる。なお、ウィ
ルソンカレントミラー回路は、ベース電流を補正するた
めに使用される。この電流出力により容量６が充放電さ
れ、この容量６に生じた積分波形はダーリントントラン
ジスタ28,29を介して出力される。
ここで、本従来例における相互コンダクタンスアンプ
の出力インピーダンスは と表わされる。上式において、R15はエミッタ抵抗15の
抵抗地、I0は定電流源8,9の電流地、I1は定電流源10の
電流値、Ｋはボルツマン定数、ｑは電子電荷である。
の出力インピーダンスは と表わされる。上式において、R15はエミッタ抵抗15の
抵抗地、I0は定電流源8,9の電流地、I1は定電流源10の
電流値、Ｋはボルツマン定数、ｑは電子電荷である。
したがって、容量６の容量値をＣとすると、積分回路
の時定数τは、 と表わされる。
の時定数τは、 と表わされる。
上述した従来の積分回路は、PNPトランジスタ21、NPN
トランジスタ23のコレクタ電流が全てコンデンサ６の充
放電電流となるわけでなく、NPNトランジスタ28のベー
ス電流分が必ず上電電流から消費されるため、充電電流
と放電電流との間にアンバランスが生じ、出力に直流
（DC）オフセットとなって現われる。このため、同一の
積分回路を多段接続して使用するフィルタ回路が構成で
きないという欠点がある。
トランジスタ23のコレクタ電流が全てコンデンサ６の充
放電電流となるわけでなく、NPNトランジスタ28のベー
ス電流分が必ず上電電流から消費されるため、充電電流
と放電電流との間にアンバランスが生じ、出力に直流
（DC）オフセットとなって現われる。このため、同一の
積分回路を多段接続して使用するフィルタ回路が構成で
きないという欠点がある。
本発明の積分回路は、容量の放電電流をトランジスタ
のベース電流分だけ減少させるため、ダーリントントラ
ンジスタとカスケード接続されたトランジスタを有して
いる。
のベース電流分だけ減少させるため、ダーリントントラ
ンジスタとカスケード接続されたトランジスタを有して
いる。
充電塩流が減少した分だけ、放電電流も減少させるこ
とにより、出力の直流（DC）オフセットを防止できる。
とにより、出力の直流（DC）オフセットを防止できる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の積分回路の一実施例の回路図であ
る。
る。
本実施例はバッファアンプを構成するダーリントン接
続の初段トランジスタ28とカスケード接続され、ベース
がPNPトランジスタのエミッタ（差動対をなすトランジ
スタ16と負荷抵抗18との共通接続点）に接続されたエミ
ッタフォロワ５を設けたものである。
続の初段トランジスタ28とカスケード接続され、ベース
がPNPトランジスタのエミッタ（差動対をなすトランジ
スタ16と負荷抵抗18との共通接続点）に接続されたエミ
ッタフォロワ５を設けたものである。
上述したように、この相互コンダクタンスアンプの出
力インピーダンスとコンデンサ６によって決定する時定
数によって積分され、その積分波形がPNPトランジスタ2
8,29のダーリントン接続からなるバッファアンプを介し
て出力されるか、NPNトランジスタ28のベース電流分だ
けコンデンサ６に充電される電流が減少するため、NPN
トランジスタ28とカスケード接続したNPNトランジスタ
のベースを抵抗18とNPNトランジスタ16の接続点へ接続
することで、PNPトランジスタ20のエミッタ電位がPNPト
ランシスタ21のエミッタ電位より下がり、充電時のNPN
トランジスタ28のベース電流と同一電流分だけ、放電側
の電流が減少する。これにより、バッファアンプを接続
したことによるコンデンサ６に充放電する充放電電流の
差をなくすことができる。
力インピーダンスとコンデンサ６によって決定する時定
数によって積分され、その積分波形がPNPトランジスタ2
8,29のダーリントン接続からなるバッファアンプを介し
て出力されるか、NPNトランジスタ28のベース電流分だ
けコンデンサ６に充電される電流が減少するため、NPN
トランジスタ28とカスケード接続したNPNトランジスタ
のベースを抵抗18とNPNトランジスタ16の接続点へ接続
することで、PNPトランジスタ20のエミッタ電位がPNPト
ランシスタ21のエミッタ電位より下がり、充電時のNPN
トランジスタ28のベース電流と同一電流分だけ、放電側
の電流が減少する。これにより、バッファアンプを接続
したことによるコンデンサ６に充放電する充放電電流の
差をなくすことができる。
以上説明したような本発明は、バッファアンプの初段
NPNトランジスタとカスケード接続されたトランジスタ
を設けることにより、出力DCオフセットがなくなり、こ
れにより、同種の積分回路の多段接続が可能となる効果
がある。
NPNトランジスタとカスケード接続されたトランジスタ
を設けることにより、出力DCオフセットがなくなり、こ
れにより、同種の積分回路の多段接続が可能となる効果
がある。
第１図は本発明の積分回路の一実施例の回路図、第２図
は従来例の回路図である。 1,31……入力端、 ２……電源、 ３……出力端、 ４……グランド、 5,11,12,13,14,16,17,20 21,22,23,24,25,28,29……トランジスタ、 ６……コンデンサ、 7,8,9,10……定電流源、 15,18,19,26,27……抵抗、 30……バイアス電源。
は従来例の回路図である。 1,31……入力端、 ２……電源、 ３……出力端、 ４……グランド、 5,11,12,13,14,16,17,20 21,22,23,24,25,28,29……トランジスタ、 ６……コンデンサ、 7,8,9,10……定電流源、 15,18,19,26,27……抵抗、 30……バイアス電源。
Claims (1)
- 【請求項１】差動対をなすトランジスタ（13,14）と、
該差動対をなすトランジスタ（13,14）のコレクタのそ
れぞれに接続されたダイオード負荷（11,12）とを有す
る第１の差動増幅回路と、 該第１の差動増幅回路のダブルエンド出力のそれぞれが
ベースに入力される、差動対をなすトランジスタ（16,1
7）と、該差動対をなすトランジスタ（16,17）のそれぞ
れのコレクタに接続された抵抗負荷（18,19）と、該差
動対をなすトランジスタ（16,17）と抵抗負荷（18,19）
との共通接続点のそれぞれにエミッタが接続された第１
および第２のベース接地トランジスタ（20,21）と、該
第１のベース接地トランジスタ（20）のコレクタ電流を
入力とし、出力端が前記第２のベース接地トランジスタ
（21）のコレクタに接続されたカレントミラー回路（2
1,23,24,25,26,27）とを有する第２の差動増幅回路と、 前記第２のベース接地トランジスタ（21）のコレクタと
前記カレントミラー回路の出力端との共通接続点に一端
が接続され、他端が所定電位点に接続された容量（６）
と、 該容量（６）の前記一端にベースが接続されたバッファ
トランジスタ（28）と、 該バッファトランジスタ（28）と電源（２）との間にコ
レクタ・エミッタ経路が接続され、ベースが、前記差動
対をなすトランジスタ（16）と抵抗負荷（18）と第１の
ベース接地トランジスタ（20）との共通接続点に接続さ
れているトランジスタ（５）とを有する積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31412188A JP2818427B2 (ja) | 1988-12-12 | 1988-12-12 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31412188A JP2818427B2 (ja) | 1988-12-12 | 1988-12-12 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159112A JPH02159112A (ja) | 1990-06-19 |
| JP2818427B2 true JP2818427B2 (ja) | 1998-10-30 |
Family
ID=18049497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31412188A Expired - Fee Related JP2818427B2 (ja) | 1988-12-12 | 1988-12-12 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818427B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5239408B2 (ja) * | 2008-03-06 | 2013-07-17 | オンキヨー株式会社 | 電流方式ローパスフィルタ |
-
1988
- 1988-12-12 JP JP31412188A patent/JP2818427B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159112A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6224975Y2 (ja) | ||
| JP2818427B2 (ja) | 積分回路 | |
| EP0196883A2 (en) | Active filter circuits | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPS6348469A (ja) | 検波回路 | |
| US3597698A (en) | Integratable gyrator | |
| JP2548419B2 (ja) | 増幅回路 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JP2983996B2 (ja) | 直流分カット回路 | |
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH0585083B2 (ja) | ||
| JPH0654855B2 (ja) | 交流増幅回路 | |
| JPH0519846B2 (ja) | ||
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JPH0682398B2 (ja) | 電流出力増幅器を用いた積分回路 | |
| JPS6165607A (ja) | 水晶発振回路 | |
| JPH0241013A (ja) | インピーダンス回路 | |
| JPH0750847B2 (ja) | バイアス回路 | |
| JPH0451085B2 (ja) | ||
| JPS6074858A (ja) | 電話機の送話増幅器回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |