JP2816719B2 - Power supply for developing bias - Google Patents

Power supply for developing bias

Info

Publication number
JP2816719B2
JP2816719B2 JP22454689A JP22454689A JP2816719B2 JP 2816719 B2 JP2816719 B2 JP 2816719B2 JP 22454689 A JP22454689 A JP 22454689A JP 22454689 A JP22454689 A JP 22454689A JP 2816719 B2 JP2816719 B2 JP 2816719B2
Authority
JP
Japan
Prior art keywords
output
circuit
power supply
frequency signal
converter transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22454689A
Other languages
Japanese (ja)
Other versions
JPH0389376A (en
Inventor
孝二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22454689A priority Critical patent/JP2816719B2/en
Priority to US07/414,274 priority patent/US5173847A/en
Publication of JPH0389376A publication Critical patent/JPH0389376A/en
Application granted granted Critical
Publication of JP2816719B2 publication Critical patent/JP2816719B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Developing For Electrophotography (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子写真方式のプリンター、複写機等の現
像バイアス用電源装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a developing bias power supply device for an electrophotographic printer, a copying machine or the like.

〔従来の技術〕[Conventional technology]

従来、この種の現像バイアス用電源は、低周波の交流
出力用昇圧トランスを使用し、該トランスにDC−DCコン
バータを結合して前記トランスの交流出力に直流電圧を
重畳するように構成したものが一般的である。
Conventionally, this type of developing bias power source uses a low-frequency AC output step-up transformer, and a DC-DC converter is coupled to the transformer to superimpose a DC voltage on the AC output of the transformer. Is common.

〔発明が解決しようとする課題〕 しかしながら、上記のような従来の現像バイアス用電
源装置にあっては、可聴帯域の雑音が発生すると共に、
デューティ比を50%より大幅に変えようとしてもトラン
スの偏磁の為、不可能であるという問題を有していた。
また、負荷が容量負荷で急速充電が難しい為、出力パル
スの立上りスピードを上げることができないと問題点が
あった。
[Problems to be Solved by the Invention] However, in the conventional power supply device for developing bias as described above, audible band noise is generated,
There was a problem that even if an attempt was made to change the duty ratio significantly from 50%, it was not possible because of the transformer's magnetization.
Further, since the load is a capacitive load and rapid charging is difficult, there is a problem that the rising speed of the output pulse cannot be increased.

本発明は、このような問題点に着目してなされたもの
で、低周波の交流用昇圧トランスが不要となり、小型
で、可聴帯域の雑音も発生せず、出力のデューティ比を
自由に設定でき、また出力パルスの立上りスピードを上
げることが可能な現像バイアス用電源装置を得ることを
目的としている。
The present invention has been made in view of such problems, and eliminates the need for a low-frequency AC step-up transformer, is compact, does not generate audible band noise, and can freely set the output duty ratio. It is another object of the present invention to provide a developing bias power supply capable of increasing the rising speed of an output pulse.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の現像バイアス用電源装置は次のように構成し
たものであ。
The developing bias power supply device of the present invention is configured as follows.

a.低周波信号を出力する第1の発振回路と、高周波信号
を出力する第2の発振回路と、前記低周波信号でゲート
された前記高周波信号によって一次側が駆動されるコン
バータトランスと、該コンバータトランスの二次側の整
流素子を介した整流出力を現像バイアス用として供給
し、且つ該整流出力を前記低周波信号のコンバータトラ
ンスの二次側の整流素子が遮断する位相でグランドに短
絡させるスイッチング回路とを備えた。
a. a first oscillation circuit that outputs a low-frequency signal, a second oscillation circuit that outputs a high-frequency signal, a converter transformer whose primary side is driven by the high-frequency signal gated by the low-frequency signal, and the converter Switching for supplying a rectified output via a rectifying element on the secondary side of a transformer as a developing bias, and short-circuiting the rectified output to ground at a phase where the rectifying element on the secondary side of the converter transformer for the low frequency signal is cut off Circuit.

b.前記aの電源装置において、整流出力が所定のレベル
に達した時、コンバータトランスの一次側の通電を阻止
する振幅制御回路を設けた。
b. In the power supply device described in a above, an amplitude control circuit is provided to prevent the primary side of the converter transformer from being energized when the rectified output reaches a predetermined level.

c.前記aまたはbの電源装置において、振幅制御回路
は、整流出力を所定比で分圧する分圧回路と、該分圧回
路の出力と所定の基準値とを比較するコンパレータと、
該コンパレータの出力によりコンバータトランスの一次
側のスイッチング素子を遮断するスイッチ回路とで構成
した。
c. In the power supply device of a or b, the amplitude control circuit includes a voltage dividing circuit that divides the rectified output at a predetermined ratio, a comparator that compares an output of the voltage dividing circuit with a predetermined reference value,
And a switch circuit for shutting off the switching element on the primary side of the converter transformer by the output of the comparator.

〔作用〕[Action]

本発明の現像バイアス用電源装置においては、高周波
インバータトランスの一次側の駆動信号に低周波で変調
をかけ、該トランスの二次側の整流出力を上記低周波で
グランドに短絡させており、得られた周波数の高圧出力
をスイッチング回路により現像バイアス用として供給し
ている。このため、低周波の交流用昇圧トランスが不要
となる。また、出力パルスの立上りを速くし、且つ振幅
を安定化する為に、負荷容量の充電電圧を高くして、出
力が所定レベルに達した時充電を停止するようにしてい
る。
In the power supply device for developing bias of the present invention, the drive signal on the primary side of the high-frequency inverter transformer is modulated at a low frequency, and the rectified output on the secondary side of the transformer is short-circuited to the ground at the low frequency. The high-voltage output of the specified frequency is supplied by a switching circuit for developing bias. Therefore, a low frequency AC step-up transformer is not required. Further, in order to make the rising of the output pulse faster and stabilize the amplitude, the charging voltage of the load capacitance is increased, and the charging is stopped when the output reaches a predetermined level.

〔実施例〕〔Example〕

第1図は本発明に係る現像バイアス用電源装置の基本
構成図である。第2図にその各部の電圧波形を示す。第
1図の発振回路1の低周波f1の出力信号は、繰返し周波
数数100Hzから数10KHz迄の範囲内でデューティ20%の矩
形波であり、第2の発振回路2の高周波f2の出力信号
は、繰返し周波数数10KHz以上でデューティ50%の矩形
波である。そして、f1の周波数信号でゲートされたf2
高周波信号によってコンバータトランスT1の一次側のス
イッチングトランジスタQ1が変調回路3を介してし駆動
される。ここで、+VCCの電源と接続されたコンバータ
トランスT1は、高周波駆動の為、十分小型にすることが
可能である。
FIG. 1 is a basic configuration diagram of a developing bias power supply device according to the present invention. FIG. 2 shows the voltage waveform of each part. The output signal of the low frequency f 1 of the oscillation circuit 1 of FIG. 1 is a rectangular wave of duty 20% in the range of up to a few 10KHz from repetition frequency number 100 Hz, the second output of the high frequency f 2 of the oscillator circuit 2 The signal is a rectangular wave having a repetition frequency of 10 kHz or more and a duty of 50%. Then, the switching transistor Q1 of the primary-side converter transformer T 1 by a high-frequency signal f 2 which is gated by the frequency signal f 1 is driven via a modulation circuit 3. Here, the converter transformer T1 connected to the + V CC power supply can be made sufficiently small because of high-frequency driving.

また、スイッチ4は、発振回路1の出力の低レベルの
タイミングで閉じられる。同時に、このタイミングでコ
ンバータトランスT1の一次側のスイッチングトランジス
タQ1は、遮断状態に保たれる。すなわち、コンバータト
ランスT1の整流用ダイオードD1及び抵抗R1を介した整流
出力が、上記低周波信号の整流用ダイオードが遮断する
位相でグランドに短絡される。
The switch 4 is closed at a low level timing of the output of the oscillation circuit 1. At the same time, the switching transistor Q1 on the primary side of the converter transformer T1 is kept in the cutoff state at this timing. That is, the rectified output of the converter transformer T1 via the rectifying diode D1 and the resistor R1 is short-circuited to the ground at a phase at which the rectifying diode of the low-frequency signal is cut off.

そして、スイッチングトランジスタQ1が、例えば50KH
zの周波数で駆動している状態で、整流用ダイオードD1
のカソードには第2図に示すV1の電圧が得られ、この電
圧がクランプ用コンデンサC1で平滑される為、スイッチ
回路4の出力は、第2図に示すようになる。ここで得ら
れた出力は、クランプ用コンデンサC1を通じて出力端子
P1に送出されるが、クランプ用ダイオードD2が正方向の
ピーク時に導通して、−Vとなるクランプ用電源5にク
ランプされる為、出力端子P1には出力振幅がV1,正方向
のピーク値が−VEの出力が得られ、この出力が現像バイ
アス用として供給される。
The switching transistor Q1 is, for example, 50KH
While driving at the frequency of z, the rectifier diode D1
The cathode of the obtained voltage V 1 shown in FIG. 2 is, since the voltage is smoothed by a clamp capacitor C 1, the output of the switching circuit 4 is as shown in Figure 2. The output obtained here is output to the output terminal through the clamping capacitor C1.
Although delivered to P 1, the clamp diode D2 becomes conductive when positive peak, because it is clamped to the clamp power source 5 serving as -V, V 1 is output amplitude at the output terminal P 1, forward the peak value of the output of -V E is obtained, this output is supplied as a developing bias.

ここで、第1図に示した回路では、次のような問題が
ある。すなわち、出力端子P1を介して接続される現像ロ
ーラは、対向するドラム面との間の容量を大部分とする
容量負荷である為、第3図(a),(b)に示すように
出力パルスの立上りが鈍ってしまう。そこで、本発明で
は、このような問題を克服する為に、負荷容量の充電電
圧すなわち、整流出力V0を高くして充電時定数を上げ、
出力の立上りを速くしており、出力が所定レベルに達し
た時にコンバータトランスT1の一次側へ通電を遮断する
ようにしている。第4図にこのように制御した本発明の
第1実施例の回路図を示す。また、第5図にその各部の
電圧波形を示す。コンバータトランスT1の整流出力V
0は、抵抗R41,抵抗R42分の圧回路Aで所定比に分圧さ
れ、電圧レベルの検出値としてコンパレータ6で入力端
子P2に入力された所定の基準電圧と比較される。そし
て、整流出力V0が所定値V1に達すると、コンパレータ6
はL(低)レベルからH(高)レベルに反転し、その反
転出力によってダイオードD41が導通してトランェジス
タQ3が導通する。これにより、トランジスタQ1のベース
が零電位になり、該トンランジスタQ1が遮断する。すな
わち、上述の分圧回路A、コンパレータ6及びトランジ
スタQ3により出力の振幅制御回路Bが構成されている。
Here, the circuit shown in FIG. 1 has the following problem. That is, the developing roller which is connected via the output terminal P 1 is, for the capacitance between the opposing drum surface is a capacitive load that most, 3 (a), as shown in (b) The output pulse rises slowly. Therefore, in the present invention, in order to overcome this problem, the charge voltage of the load capacitor that is, increasing the charging time constant by increasing the rectified output V 0,
The rise of the output is made faster, and the power supply to the primary side of the converter transformer T1 is cut off when the output reaches a predetermined level. FIG. 4 shows a circuit diagram of the first embodiment of the present invention controlled as described above. FIG. 5 shows the voltage waveform of each part. Rectified output V of converter transformer T1
0 is divided at a predetermined ratio by the voltage circuit A for the resistors R41 and R42, and compared with a predetermined reference voltage input to the input terminal P2 by the comparator 6 as a detected voltage level value. When the rectified output V 0 reaches a predetermined value V 1, the comparator 6
Is inverted from L (low) level to H (high) level, and the inverted output turns on the diode D41 and turns on the transistor Q3. As a result, the base of the transistor Q1 becomes zero potential, and the transistor Q1 is cut off. That is, the above-described voltage dividing circuit A, the comparator 6, and the transistor Q3 constitute an output amplitude control circuit B.

その際、第5図に示すように出力V0の立上りは著しく
改善されたものとなっている。
At that time, the rise of the output V 0 as shown in Fig. 5 has to have been significantly improved.

第5図に示すVmは、整流出力V0の飽和値である。ま
た、コンデンサC41は、負荷容量すなわち、現像ローラ
の容量である。
V m shown in FIG. 5 is a saturation value of the rectified output V 0. The capacitor C41 is a load capacity, that is, a capacity of the developing roller.

ここで、整流出力V0のオーバーシュート及びリップル
を少くする為に、コンパレータ6は十分高速でなければ
ならない。
Here, in order to reduce the overshoot and ripple of the rectified output V 0, comparator 6 must be fast enough.

第6図は本発明の2実施例を示す回路図である。この
実施例は、分圧回路Aの抵抗R41,R42にコンデンサC41,C
42の位相補償回路を接続し、分圧回路Aに於ける遅延時
間を少なくしてオーバーシュート,リップルを少なくす
るようにしたものである。
FIG. 6 is a circuit diagram showing a second embodiment of the present invention. In this embodiment, the resistors R41 and R42 of the voltage dividing circuit A are connected to the capacitors C41 and C42.
42, a delay time in the voltage dividing circuit A is reduced to reduce overshoot and ripple.

第7図は本発明の第3実施例を示す回路図である。こ
の実施例は、整流出力V0をコンパレータ6とは別に設け
たコンパレータ7で上記所定値V1より高めに設定したレ
ベルと比較し、該設定レベルに達した時にトランジスタ
Q2を導通して、該トランジスタQ2の過電圧破壊、もしく
は現像ローラへの過電圧印加によるドラム間リーク防止
等を防止するようにした保護回路を設けた例である。
FIG. 7 is a circuit diagram showing a third embodiment of the present invention. This embodiment, transistor when the rectified output V 0 compared to the levels set higher than the predetermined value V 1 at a comparator 7 provided separately from the comparator 6, which reached the set level
This is an example in which a protection circuit is provided for turning on Q2 to prevent overvoltage destruction of the transistor Q2 or prevention of leakage between drums due to application of overvoltage to the developing roller.

また、第8図は本発明の第4実施例を示す回路図であ
る。この発明は、コンパレータT1の交流高圧に直流高圧
を重畳するようにしたものである。
FIG. 8 is a circuit diagram showing a fourth embodiment of the present invention. According to the present invention, a DC high voltage is superimposed on an AC high voltage of the comparator T1.

すなわち、コンバータトランスT1の二次巻線出力を高
圧ダイオードD81で整流して、重畳用直流を得る。そし
て、抵抗R84,高耐圧トランジスタQ81及び誤差増幅器81
で並列型電圧レギュレータを構成する。コンデンサC81
は平滑用コンデンサである。このコンデンサC81と、ト
ランジスタQ81のコレクタとの接続点の電位は、抵抗R81
とR82で所定比に分圧され、入力端子P4に印加された基
準電圧と誤差増幅器81で比較され、その結果トランジス
タQ81のコレクタ電流が制御され、トランジスタQ81のコ
レクタ電圧が一定に保たれる。そして、この回路の出力
電圧は抵抗R83で交流出力と結合されて現像ローラに印
加される。
That is, the output of the secondary winding of the converter transformer T1 is rectified by the high-voltage diode D81 to obtain a superimposed DC. Then, the resistor R84, the high voltage transistor Q81 and the error amplifier 81
Constitute a parallel type voltage regulator. Capacitor C81
Is a smoothing capacitor. The potential at the connection point between this capacitor C81 and the collector of the transistor Q81 is
And R82 are divided by a predetermined ratio and compared with the reference voltage applied to the input terminal P4 by the error amplifier 81. As a result, the collector current of the transistor Q81 is controlled, and the collector voltage of the transistor Q81 is kept constant. The output voltage of this circuit is combined with the AC output by a resistor R83 and applied to the developing roller.

以上、本発明の各実施例について説明したが、本発明
では上記のような回路構成とするにより、次のような利
点がある。
Although the embodiments of the present invention have been described above, the present invention has the following advantages by adopting the above circuit configuration.

I.低周波トランスを削除できる為に、大幅な小型化,コ
ストダウンが図られ信頼性も向上する。
I. Because the low-frequency transformer can be eliminated, significant downsizing and cost reduction are achieved, and reliability is improved.

II.前項Iと同じ理由で、可聴帯域のノイズを完全に無
くすことができる。
II. For the same reason as in I above, noise in the audible band can be completely eliminated.

III.従来不可能であった50%以外の交流出力のデューテ
ィ比を自由に設定することが可能となり、且つ可変する
ことも容易になった。
III. The duty ratio of the AC output other than 50%, which was impossible in the past, can be freely set and changed easily.

IV.交流振幅の安定化が非常に容易に得られる。IV. Stabilization of AC amplitude can be obtained very easily.

V.振幅安定化した出力の一部を倍電圧整流して、クラン
プ用電源を得る場合、クランプ電源そのものも安定化さ
れる。従って振幅と直流レベルの双方共安定な出力が容
易に得られる。
V. When a part of the amplitude-stabilized output is double-voltage rectified to obtain a clamp power supply, the clamp power supply itself is also stabilized. Therefore, a stable output is easily obtained for both the amplitude and the DC level.

VI.交流出力の立上りが著しく改善され、現像の効率が
増加し、濃度アップ、濃度安定化につながる。
VI. The rise of the AC output is remarkably improved, the development efficiency is increased, and the density is increased and the density is stabilized.

VII.高耐圧トランジスタの保護、現像ローラへの過電圧
印加等を高精度の電圧リミッタで保護することが可能で
ある。
VII. It is possible to protect a high breakdown voltage transistor, apply an overvoltage to the developing roller, etc. with a high-precision voltage limiter.

VIII.振幅を高精度で安定化することができる。VIII. Amplitude can be stabilized with high accuracy.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明によれば、低周波の交流用昇圧
トランスが不要となり、小型で、可聴帯域の雑音も発生
せず、出力のデューティ比を自由に設定でき、また、出
力パルスの立上りスピードを上げることができるという
効果がある。
As described above, according to the present invention, the step-up transformer for low-frequency AC is not required, the size is small, no noise in the audible band is generated, the output duty ratio can be freely set, and the rising of the output pulse is achieved. The effect is that the speed can be increased.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係る電源装置の基本構成図、第2図は
第1図の各部の電圧波形図、第3図は第1図の回路の出
力波形図、第4図は本発明の第1実施例を示す回路図、
第5図は、第4図の各部の電圧波形図、第6図は本発明
の第2実施例を示す回路図、第7図は本発明の第3実施
例を示す回路図、第8図は本発明の第4実施例を示す回
路図である。 1……第1の発振回路 2……第2の発振回路 3……変調回路 4……スイッチ回路 6……コンパレータ T1……コンバータトランス Q1……スイッチングトランジスタ D1……整流用ダイオード A……分圧回路 B……振幅制御回路
FIG. 1 is a basic configuration diagram of the power supply device according to the present invention, FIG. 2 is a voltage waveform diagram of each part of FIG. 1, FIG. 3 is an output waveform diagram of the circuit of FIG. 1, and FIG. 1 is a circuit diagram showing a first embodiment,
5 is a voltage waveform diagram of each part in FIG. 4, FIG. 6 is a circuit diagram showing a second embodiment of the present invention, FIG. 7 is a circuit diagram showing a third embodiment of the present invention, FIG. FIG. 9 is a circuit diagram showing a fourth embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... 1st oscillation circuit 2 ... 2nd oscillation circuit 3 ... Modulation circuit 4 ... Switch circuit 6 ... Comparator T1 ... Converter transformer Q1 ... Switching transistor D1 ... Rectifier diode A ... Minute Voltage circuit B: Amplitude control circuit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】低周波信号を出力する第1の発振回路と、
高周波信号を出力する第2の発振回路と、前記低周波信
号でゲートされた前記高周波信号によって一次側が駆動
されるコンバータトランスと、該コンバータトランスの
二次側の整流素子を介した整流出力を現像バイアス用と
して供給し、且つ該整流出力を前記低周波信号のコンバ
ータトランスの二次側の整流素子が遮断する位相でグラ
ンドに短絡させるスイッチング回路とを備えたことを特
徴とする現像バイアス用電源装置。
A first oscillation circuit for outputting a low-frequency signal;
A second oscillation circuit that outputs a high-frequency signal, a converter transformer whose primary side is driven by the high-frequency signal gated by the low-frequency signal, and a rectified output via a rectifying element on the secondary side of the converter transformer. A switching circuit for supplying power for biasing and for short-circuiting the grounded rectified output to the ground at a phase where the rectifying element on the secondary side of the converter transformer for the low-frequency signal is cut off. .
【請求項2】前記整流出力が所定のレベルに達した時、
コンバータトランスの一次側の通電を阻止する振幅制御
回路を設けたことを特徴とする請求項1記載の現像バイ
アス用電源装置。
2. When the rectified output reaches a predetermined level,
2. The developing bias power supply device according to claim 1, further comprising an amplitude control circuit for preventing power supply to the primary side of the converter transformer.
【請求項3】前記振幅制御回路は、整流出力を所定比で
分圧する分圧回路と、該分圧回路の出力と所定の基準値
とを比較するコンパレータと、該コンパレータの出力に
よりコンバータトランスの一次側のスイッチング素子を
遮断するスイッチ回路とからなることを特徴とする請求
項1または2記載の現像バイアス用電源装置。
3. An amplitude control circuit comprising: a voltage divider for dividing a rectified output at a predetermined ratio; a comparator for comparing an output of the voltage divider with a predetermined reference value; 3. The developing bias power supply device according to claim 1, further comprising a switch circuit for shutting off a primary-side switching element.
JP22454689A 1988-09-30 1989-09-01 Power supply for developing bias Expired - Fee Related JP2816719B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22454689A JP2816719B2 (en) 1989-09-01 1989-09-01 Power supply for developing bias
US07/414,274 US5173847A (en) 1988-09-30 1989-09-29 PWM power supply with synchronous rectifier and synchronizing oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22454689A JP2816719B2 (en) 1989-09-01 1989-09-01 Power supply for developing bias

Publications (2)

Publication Number Publication Date
JPH0389376A JPH0389376A (en) 1991-04-15
JP2816719B2 true JP2816719B2 (en) 1998-10-27

Family

ID=16815489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22454689A Expired - Fee Related JP2816719B2 (en) 1988-09-30 1989-09-01 Power supply for developing bias

Country Status (1)

Country Link
JP (1) JP2816719B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508417B (en) * 2011-11-16 2014-06-18 珠海天威飞马打印耗材有限公司 Laser printer and modification method thereof
JP6289428B2 (en) * 2015-10-09 2018-03-07 株式会社タムラ製作所 High voltage power circuit
JP6420798B2 (en) * 2016-08-26 2018-11-07 株式会社タムラ製作所 Switchable high-voltage power supply circuit
JP2021116932A (en) * 2020-01-22 2021-08-10 パナソニックIpマネジメント株式会社 refrigerator

Also Published As

Publication number Publication date
JPH0389376A (en) 1991-04-15

Similar Documents

Publication Publication Date Title
US4126891A (en) Switching regulator with feedback system for regulating output current
KR0160440B1 (en) Circuit arrangement for free-running blocking oscillator type switched power pack
US20060171177A1 (en) Direct current converting a apparatus
JP2816719B2 (en) Power supply for developing bias
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
US3959711A (en) Pulse width modulated power supplies
US20040169977A1 (en) Overcurrent protection switched mode power supply
JP2977604B2 (en) Inverter controlled engine generator
JP2723264B2 (en) Power supply
JP2723263B2 (en) Power supply
JP2934689B2 (en) Inverter device
JP2723265B2 (en) Power supply
JPH0389850A (en) Power source
JP2742820B2 (en) Power supply
JP3399064B2 (en) Rectifier
JPH03173316A (en) Power supply
JP2816718B2 (en) Power supply
JP2719746B2 (en) X-ray power supply control circuit
JPH0297227A (en) Power source equipment
JPS5914822Y2 (en) switching circuit
JPH03143228A (en) Power supply device
JP2934691B2 (en) Inverter device
JPH0787746A (en) Inverter apparatus
JP2563363B2 (en) Flyback transformer equipment
JPH01216369A (en) Image forming device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070821

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080821

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080821

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees