JPH03173316A - Power supply - Google Patents
Power supplyInfo
- Publication number
- JPH03173316A JPH03173316A JP1310514A JP31051489A JPH03173316A JP H03173316 A JPH03173316 A JP H03173316A JP 1310514 A JP1310514 A JP 1310514A JP 31051489 A JP31051489 A JP 31051489A JP H03173316 A JPH03173316 A JP H03173316A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- voltage
- transformer
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011692 calcium ascorbate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- PPASLZSBLFJQEF-RKJRWTFHSA-M sodium ascorbate Substances [Na+].OC[C@@H](O)[C@H]1OC(=O)C(O)=C1[O-] PPASLZSBLFJQEF-RKJRWTFHSA-M 0.000 description 1
Landscapes
- Developing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は電源装置、特に交流、直流の重畳された高圧を
出力する電源装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power supply device, and particularly to a power supply device that outputs a high voltage in which alternating current and direct current are superimposed.
[従来の技術]
従来より、各種の電子写真方式の画像形成装置がプリン
タ、あるいは複写機の画像形成機構として用いられてい
る。電子写真方式の画像形成装置では、帯電器、現像器
など高電圧の電源供給を要する負荷が用いられる。各高
圧負荷に必要な電圧、画像形成シーケンスの進行に応じ
た制御方式などは各負荷で異なるので、これらの電源装
置はそれぞれ独立した異なる制御構造により制御される
。[Prior Art] Conventionally, various electrophotographic image forming apparatuses have been used as image forming mechanisms of printers or copying machines. An electrophotographic image forming apparatus uses loads that require a high voltage power supply, such as a charger and a developer. Since the voltage required for each high-voltage load and the control method depending on the progress of the image forming sequence are different for each load, these power supply devices are controlled by different independent control structures.
とくに、現像器の現像バイアス用電源は、低周波の交流
出力用昇圧トランスと、該トランスに結合されて前記交
流出力に直流電圧を重畳するためのDC+DCインバー
タにより構成されることが多い。In particular, the power source for developing bias of the developing device is often composed of a step-up transformer for low-frequency AC output, and a DC+DC inverter coupled to the transformer to superimpose a DC voltage on the AC output.
[発明が解決しようとする課題]
上記の現像バイアス電源の従来構造では、低周波の交流
用昇圧トランスが大型になること、また可聴帯域である
ために雑音が発生し、これを小さくすることが非常に困
難であること、さらにデユーティ比を50%より大幅に
変えようとしても、トランスの偏磁のために不可能であ
るなどの欠点があった。また、負荷が容量負荷で急速充
電が難しいため、パルスの立上りスピードを上げること
ができないなどの問題があった。[Problems to be Solved by the Invention] In the conventional structure of the developing bias power supply described above, the step-up transformer for low frequency AC is large, and noise is generated because it is in the audible band, and it is difficult to reduce this. It is very difficult to do so, and even if one attempts to change the duty ratio by more than 50%, it is impossible due to the biased magnetization of the transformer. In addition, since the load is a capacitive load and rapid charging is difficult, there are problems such as the inability to increase the pulse rise speed.
上記の問題に鑑み、第7図および第8図(A)〜(D)
に示すような従来構成が知られている。第8図(A)〜
(D)は第7図の回路の各部の信号波形を示している。In view of the above problems, Figures 7 and 8 (A) to (D)
A conventional configuration as shown in is known. Figure 8 (A) ~
(D) shows signal waveforms at various parts of the circuit shown in FIG.
第7図において符号l、2はそれぞれ矩形波の定圧交流
を発生する発振器で、発振器1は周波数1800Hz、
デユーティ比20%の矩形波(第8図(A))を、また
発振器2は周波数50kHz、デユーティ比50%の矩
形波(第8図(B)の波形部分)の信号を発生する。In FIG. 7, symbols l and 2 are oscillators that generate square wave constant pressure alternating current, and oscillator 1 has a frequency of 1800 Hz,
The oscillator 2 generates a rectangular wave signal with a duty ratio of 20% (FIG. 8(A)), and the oscillator 2 generates a rectangular wave signal with a frequency of 50 kHz and a duty ratio of 50% (waveform portion in FIG. 8(B)).
発振器2の出力は変調器3に入力され1発振器lの出力
信号によってほぼ100%変調されて第8図(B)の波
形が得られる。変調回路3はトランジスタQlを介して
、昇圧トランスT1の一次巻線への低圧の電源電圧−V
ccの印加を制御する。The output of the oscillator 2 is input to the modulator 3, and is almost 100% modulated by the output signal of the oscillator 1 to obtain the waveform shown in FIG. 8(B). The modulation circuit 3 supplies a low power supply voltage -V to the primary winding of the step-up transformer T1 via the transistor Ql.
Controls the application of cc.
トランスTIの二次側には、整流用のダイオードDl、
放電用抵抗R1を介して大容量のコンデンサC1,ダイ
オードD2、直流電源5(出力子VE)からなる直流成
分重畳のためのクランプ回路が接続されている。クラン
プ出力は、端子PLから現像バイアスとして現像器に出
力される。また、抵抗R1とクランプコンデンサC1の
接続点はリレー、アナログスイッチなどからなるスイッ
チ4によって接地できるようになっている。On the secondary side of the transformer TI, a rectifying diode Dl,
A clamp circuit for superimposing a DC component, which includes a large-capacity capacitor C1, a diode D2, and a DC power source 5 (output terminal VE), is connected via a discharge resistor R1. The clamp output is output from the terminal PL to the developing device as a developing bias. Further, the connection point between the resistor R1 and the clamp capacitor C1 can be grounded by a switch 4 consisting of a relay, an analog switch, or the like.
なお、トランスTIの巻線に関するダイオードDiの接
続方式は、図示のようにフライバック方式である。スイ
ッチ回路4は第8図(C)に示されるように、発振器l
のローレベル出力、すなわちトランジスタQlおよびト
ランスTIの遮断に同期して導通する。トランジスタQ
lが50k)IZで駆動されている期間では、クランプ
用ダイオードD1のカソードには電圧−Vtが得られ、
クランプ用コンデンサC1で平滑されるため、スイッチ
回路4の出力は第8図(C)に示すようになる。Note that the connection method of the diode Di regarding the winding of the transformer TI is a flyback method as shown in the figure. As shown in FIG. 8(C), the switch circuit 4 is connected to an oscillator l.
It becomes conductive in synchronization with the low level output of , that is, the cutoff of transistor Ql and transformer TI. transistor Q
l is 50k) During the period when IZ is driven, a voltage -Vt is obtained at the cathode of the clamping diode D1,
Since it is smoothed by the clamping capacitor C1, the output of the switch circuit 4 becomes as shown in FIG. 8(C).
このようにして得られた電源出力はクランプ用コンデン
サC2を介して出力端子P1に接続されるが、クランプ
用ダイオードD2が正方向のビークタイミングで導通し
て+VEの出力を有する直流電源5にクランプされるた
め、第8図(D)に示すように正方向のピーク値が+V
Eである出力が得られる。第8図(D)から明らかなよ
うに、この出力は負の直流電圧子VEと1800Hz電
圧V1の矩形波交流を重畳したものである。The power supply output obtained in this way is connected to the output terminal P1 via the clamping capacitor C2, but the clamping diode D2 conducts at the peak timing in the positive direction and is clamped to the DC power supply 5 having an output of +VE. Therefore, as shown in Figure 8(D), the peak value in the positive direction is +V.
The output is E. As is clear from FIG. 8(D), this output is a superposition of a negative DC voltage element VE and a rectangular wave AC of 1800 Hz voltage V1.
上記構成によれば、トランスTlそのものは高周波駆動
であるため、従来のように低周波駆動が可能な大型トラ
ンスを用いる必要がなく、電源部を小型軽量に構成でき
、またノイズ対策も容易であるという利点がある。According to the above configuration, since the transformer Tl itself is driven at a high frequency, there is no need to use a large transformer that can be driven at a low frequency as in the past, and the power supply section can be configured to be small and lightweight, and noise countermeasures can be easily implemented. There is an advantage.
ところが、上記の従来構成では負荷は電子写真装置の現
像器で、現像ローラに対する給電は、第7図では不図示
の制御系により発振器l、2の出力を制御することなど
により、画像形成工程の進行に応じてオン/オフされる
。However, in the conventional configuration described above, the load is the developing device of the electrophotographic apparatus, and the power supply to the developing roller is controlled in the image forming process by controlling the outputs of the oscillators 1 and 2 by a control system (not shown in FIG. 7). Turns on/off as progress is made.
ところが、上記構成では、現像器への給電の開始および
遮断時において、オーバーシュートあるいはアンダーシ
ュートが生じ、画像にカブリあるいは反転カブリが生じ
るという問題があった。However, with the above configuration, there is a problem in that overshoot or undershoot occurs when power supply to the developing device is started or cut off, resulting in fog or reverse fog on the image.
本発明の課題は、以上の問題を解決し、高圧負荷への給
電の開始および遮断時の特性を向上することにある。An object of the present invention is to solve the above problems and improve the characteristics when starting and cutting off power supply to a high voltage load.
[課題を解決するための手段]
以上の課題を解決するために、本発明においては、交流
、直流の重畳された高圧を出力する電源装置において、
低周波発振器と、高周波発振器と、出力電圧に応じてこ
れらの発振器の出力のいずれかにしたがって一次側の低
圧直流入力を制御される変圧器と、この変圧器の出力を
フライバックモードで整流する整流器と、この整流器の
出力点と接地電位の間を前記低周波発振器の出力信号に
同期して断続するスイッチ手段と、前記スイッチ手段と
前記整流器の接続点に発生する交流電圧を所定の直流レ
ベルにクランプした後負荷に給電するクランプ回路と、
iii記整流器の出力電圧を検出して所定の基準電圧と
比較し、その比較結果に応じて前記変圧器の1次側の通
電量を調節する手段と、給電開始時および給電停止時の
前記整流器の出力電圧を徐々に変化させるように前記調
節手段に与える基準電圧を加工する手段を設けた構成を
採用した。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a power supply device that outputs high voltage in which alternating current and direct current are superimposed.
a low-frequency oscillator, a high-frequency oscillator, a transformer whose primary side low-voltage DC input is controlled according to one of the outputs of these oscillators depending on the output voltage, and the output of this transformer is rectified in flyback mode. a rectifier, a switch means for connecting and disconnecting the output point of the rectifier and ground potential in synchronization with the output signal of the low frequency oscillator, and controlling the AC voltage generated at the connection point between the switch means and the rectifier to a predetermined DC level. a clamp circuit that supplies power to the load after clamping it to the
iii. Means for detecting the output voltage of the rectifier and comparing it with a predetermined reference voltage, and adjusting the amount of current on the primary side of the transformer according to the comparison result, and the rectifier at the time of starting power supply and the time of stopping power supply. A configuration is adopted in which means is provided for processing the reference voltage applied to the adjusting means so as to gradually change the output voltage of the adjusting means.
[作 用]
以上の構成によれば、負荷への給電開始および停止時の
出力振幅のオーバーシェードおよびアンダーシュートを
防止でき、安定した負荷制御が可能である。[Operation] According to the above configuration, it is possible to prevent overshading and undershoot of the output amplitude when starting and stopping power supply to the load, and stable load control is possible.
f実施例]
以下、図面に示す実施例に基づき、本発明の詳細な説明
する。f Example] The present invention will be described in detail below based on the example shown in the drawings.
第1図は本発明を採用した電源装置の構成を示している
。第1図において、第7図の従来例と同一の部材には同
一符号を用いている。FIG. 1 shows the configuration of a power supply device employing the present invention. In FIG. 1, the same reference numerals are used for the same members as in the conventional example shown in FIG.
本実施例では、低周波(f1)の発振器lの出力と、高
周波(f2)の発振器2の出力を、ダイオードD42、
D43およびトランジスタQ3を介してトランジスタQ
lのベースに入力している。ダイオードD42. D4
3およびトランジスタQ3は、第7図の変調回路3に相
当する機能を有する。In this embodiment, the output of the low frequency (f1) oscillator l and the output of the high frequency (f2) oscillator 2 are connected to the diode D42,
Transistor Q via D43 and transistor Q3
It is input to the base of l. Diode D42. D4
3 and transistor Q3 have a function corresponding to the modulation circuit 3 of FIG.
すなわち、ダイオードD42、D43の向きから明らか
なように1発振器1.2のうち高電圧の出力によりトラ
ンジスタQ3が導通され、これによりトランジスタQl
が遮断されるため、結果として発振器2による高周波駆
動が、発振器lが出力する低周波に同期して中断され、
発振器lの出力により100%変調された発振器2の出
力により、トランジスタ?:r1Js動作する。That is, as is clear from the orientation of the diodes D42 and D43, the high voltage output of the oscillator 1.2 turns on the transistor Q3, which causes the transistor Ql to become conductive.
is cut off, and as a result, the high frequency drive by oscillator 2 is interrupted in synchronization with the low frequency output from oscillator l,
The output of oscillator 2, which is 100% modulated by the output of oscillator l, causes the transistor ? :r1Js works.
また、トランジスタQ3のベースには、ダイオードD4
1を介してコンパレータ6の出力が入力されており、コ
ンパレータ6の出力なハイレベルにすることでトランス
Tlの駆動を停止できるようにしである。コンパレータ
6の入力回路については後述する。Furthermore, a diode D4 is connected to the base of the transistor Q3.
The output of the comparator 6 is inputted through the input terminal 1, and driving of the transformer Tl can be stopped by setting the output of the comparator 6 to a high level. The input circuit of the comparator 6 will be described later.
一方、トランスTlの2次側出力は、ダイオードD6.
コンデンサC5による半波整流回路により直流化され、
ダイオードD1.抵抗R1を介してスイッチ回路4.お
よびコンデンサC1と直流電源E301からなるクラン
プ回路に人力される。On the other hand, the secondary output of the transformer Tl is connected to the diode D6.
It is converted to direct current by a half-wave rectifier circuit using capacitor C5,
Diode D1. Switch circuit 4 via resistor R1. and is manually powered by a clamp circuit consisting of a capacitor C1 and a DC power supply E301.
スイッチ4は1本実施例では高耐圧のトランジスタQ2
により構成され、発振器lの出力によりオン/オフされ
る。クランプ出力は、端子PLを介して負荷、たとえば
、電子写真装置の現像器に供給される。ここでは負荷は
、容量負荷であることを示すためにコンデンサのシンボ
ルにより示しである。In this embodiment, the switch 4 is a high-voltage transistor Q2.
It is turned on/off by the output of the oscillator l. The clamp output is supplied to a load, for example, a developing device of an electrophotographic apparatus, via a terminal PL. The load is shown here by a capacitor symbol to indicate that it is a capacitive load.
スイッチ4を構成するトランジスタQ2のコレクタ電圧
VOは、抵抗R41,R42からなる分圧回路を介して
コンパレータ6の一入力端子に入力される。Collector voltage VO of transistor Q2 constituting switch 4 is input to one input terminal of comparator 6 via a voltage dividing circuit including resistors R41 and R42.
コンパレータ6は高速動作が可能なオペアンプなどによ
り構成し、その十入力端子には、抵抗R32,R33か
らなる減衰器を介して積分回路31の出力信号が入力さ
れる。積分回路31は、トランジスタQ31のコレクタ
電圧を積分して出力回路で公知のCRフィルタなどから
構成される。The comparator 6 is constituted by an operational amplifier or the like capable of high-speed operation, and the output signal of the integrating circuit 31 is inputted to its input terminal via an attenuator composed of resistors R32 and R33. The integrating circuit 31 is an output circuit that integrates the collector voltage of the transistor Q31 and is composed of a known CR filter or the like.
エミッタを設置されたトランジスタQ31のコレクタは
、抵抗R31を介して電源電圧Vccに接続されており
、そのベースには端子P31を介して装置の主制御部(
電子写真装置においては画像形成シーケンスの制御部)
からローレベル能動の給電制御信号が供給される。The collector of the transistor Q31 provided with an emitter is connected to the power supply voltage Vcc via a resistor R31, and its base is connected via a terminal P31 to the main control unit of the device (
(In electrophotographic equipment, image forming sequence control unit)
A low-level active power supply control signal is supplied from.
次に、上記構成における動作につき第2図(A)〜(D
)を参照して説明する。第2図(A)〜(D)は、第1
図の各部の信号波形を示している。なお、以下では、給
電負荷は電子写真装置の現像器とし、端子P31の給電
制御信号は現像バイアス制御信号(リモート信号)であ
るものとする。Next, regarding the operation in the above configuration, FIGS. 2(A) to (D)
). Figures 2 (A) to (D) show the first
The signal waveforms at each part of the figure are shown. In the following, it is assumed that the power supply load is a developing device of an electrophotographic apparatus, and the power supply control signal of the terminal P31 is a development bias control signal (remote signal).
各印加点に電源電圧Vccを供給し、発振器l。A power supply voltage Vcc is supplied to each application point, and the oscillator l.
2の発振を開始させ、端子P31の現像バイアス信号は
ハイレベルとすると、回路は待機状態に入る。When the oscillation of 2 is started and the developing bias signal at terminal P31 is set to high level, the circuit enters a standby state.
すなわち、トランスTIの高周波f2の整流出力FC+
は、抵抗R41、R42で所定比で分圧され、コンパレ
ータ6で積分回路31の出力する基準電圧(トラ・レジ
スタQ31を介してローレベル)と比較さパれ・る。抵
抗R41,R42は出力vOを直接分圧してコン“パレ
ータ6に入力するだけであり、このときの回路による伝
達遅れは小さい。That is, the rectified output FC+ of the high frequency f2 of the transformer TI
is divided at a predetermined ratio by resistors R41 and R42, and compared with a reference voltage (low level via a tiger resistor Q31) output from an integrating circuit 31 by a comparator 6. The resistors R41 and R42 simply divide the output vO directly and input it to the comparator 6, and the transmission delay caused by the circuit at this time is small.
これにより、コンパレータ6の出力がハイレベルに立ち
上がるとタイオードD41が導通し、トランジスタQ3
をさらに導通してトランジスタQlを遮断し、トランス
TIの1次側の通電は停止される。As a result, when the output of comparator 6 rises to high level, diode D41 becomes conductive and transistor Q3
is further made conductive to cut off transistor Ql, and energization of the primary side of transformer TI is stopped.
負荷の現像器への給電を開始させるには、第2図(A)
に示すように端子P31の現像バイアス制御信号をロー
レベルにする。現像バイアス制御信号は、トランジスタ
Q31を遮断し、トランジスタQ31のコレクタに第2
図(B)に示すような低レベルがOv、高レベルがVc
cの反転信号が得られる。To start supplying power to the load developing device, proceed as shown in Figure 2 (A).
As shown in FIG. 3, the developing bias control signal at terminal P31 is set to low level. The development bias control signal shuts off transistor Q31 and connects the collector of transistor Q31 to the second
As shown in figure (B), the low level is Ov, and the high level is Vc.
An inverted signal of c is obtained.
このコレクタ出力は積分回路31によって、第2図(C
)に示すように立上り部が積分される。This collector output is processed by the integrating circuit 31 as shown in FIG.
), the rising part is integrated as shown in ().
この信号は抵抗R32、R33によって所定比に分割さ
れた後、基準電圧として前記コンパレータ6に入力され
る。After this signal is divided into a predetermined ratio by resistors R32 and R33, it is input to the comparator 6 as a reference voltage.
コンパレータ6の出力電圧は、第2図(C)を反転させ
た波形で徐々に低下するために、トランジスタQ3の導
通率が徐々に低下し、トランスTIの1次側への給電が
ゆるやかに開始される。Since the output voltage of comparator 6 gradually decreases with a waveform that is an inversion of FIG. 2(C), the conductivity of transistor Q3 gradually decreases, and power supply to the primary side of transformer TI gradually starts be done.
このため、トランスT2の2次側のトランジスタQ2の
コレクタ電圧■0の波形は第2図(D)のように徐々に
立上る。Therefore, the waveform of the collector voltage 0 of the transistor Q2 on the secondary side of the transformer T2 gradually rises as shown in FIG. 2(D).
現像器への給電を中止するには、端子P31の現像バイ
アス信号をハイレベルに戻す(第2図(A))。このと
き、積分回路31はコンパレータ6の基準電圧の立下り
を同様に積分するため、トランスT2の2次側の出力も
徐々に低下することになる。To stop power supply to the developing device, the developing bias signal at the terminal P31 is returned to high level (FIG. 2(A)). At this time, since the integrating circuit 31 similarly integrates the fall of the reference voltage of the comparator 6, the output of the secondary side of the transformer T2 also gradually decreases.
以上のようにして、現像器へ給電される電源信号の振幅
を徐々に立ち上げ、また立ち下げることができ、振幅の
オーバーシュート、アンダーシュートを防止できる。As described above, the amplitude of the power signal supplied to the developing device can be gradually raised and lowered, and overshoot and undershoot of the amplitude can be prevented.
第7図に示した従来回路では、現像バイアス制御片信号
のオン・オフ時にPL比出力第3図(A)に示すような
過大なオーバーシュート、アンダーシュートを生じ、そ
の大きさは出力振幅の1/2に達してしまう。しかし、
本発明によれば、第3図(C)のような現像バイアス制
御信号を与えた場合、第3図(B)に示すようにオーバ
ーシュート、アンダーシュートを完全に0にすることが
可能で、オーバーシュート、アンダーシュートによるカ
ブリ、反転カブリなどの画像不良をなくすことができる
。In the conventional circuit shown in Fig. 7, excessive overshoot and undershoot occur in the PL ratio output as shown in Fig. 3 (A) when the developing bias control piece signal is turned on and off, and the magnitude of this is proportional to the output amplitude. It reaches 1/2. but,
According to the present invention, when a developing bias control signal as shown in FIG. 3(C) is applied, it is possible to completely reduce overshoot and undershoot to 0 as shown in FIG. 3(B). Image defects such as fog due to overshoot, undershoot, and reverse fog can be eliminated.
第4図以降に第1図の回路の変形例を示す6第4図では
、画像形成シーケンス制御部を構成するCP[J32か
ら、D/Aコンバータ33を介してコンパレータ6の一
端子の基準電圧を制御するようにしている。その他の構
成は同じである。4 and 6 show modified examples of the circuit shown in FIG. 1. In FIG. I'm trying to control it. The other configurations are the same.
この構成では、第2図(C)の立上り、立ち下がり時定
数に対応した変化率で、デジタル電圧データなり/Aコ
ンバータ33に与え、コンパレータ6の基準電圧を制御
することにより、上記と同様の制御特性を得ることがで
きる。D/Aコンバータ33に与えるデジタル電圧デー
タは、CPU32のソフトウェアにより制御される。具
体的には所定の間隔で、徐々にD/Aコンバータ33に
入力する電圧データを大きくしてゆく、あるいは小さく
してゆくようにCPU32のソフトウェアを構成してお
けばよい。In this configuration, digital voltage data is supplied to the A/A converter 33 at a rate of change corresponding to the rise and fall time constants shown in FIG. 2(C), and by controlling the reference voltage of the comparator 6, the same Control characteristics can be obtained. Digital voltage data given to the D/A converter 33 is controlled by software of the CPU 32. Specifically, the software of the CPU 32 may be configured to gradually increase or decrease the voltage data input to the D/A converter 33 at predetermined intervals.
この構成によれば、CRフィルタなどからなる積分フィ
ルタでは不可能な変化特性をコンパレータ6の基準電圧
に与えることができ、負荷制御に適した出力制御が可能
となる。According to this configuration, it is possible to give the reference voltage of the comparator 6 a change characteristic that is impossible with an integral filter such as a CR filter, and it is possible to perform output control suitable for load control.
第5図は第4図の実施例のD/Aコンバータ33を削除
し、ハードウェアおよびCPU32の制御手順をより簡
略化した構成である。FIG. 5 shows a configuration in which the D/A converter 33 of the embodiment shown in FIG. 4 is removed and the hardware and control procedure of the CPU 32 are simplified.
第5図では、CPU32が出力する現像バイアス制御信
号32aは、第6図(A)あるいは第6図(B)に拡大
して示すように、立ち上げ期間’r t 、立ち工げ期
間T2において同一間隔のパルスで、そのパルス幅を徐
々に変化させたものである。このようなパルス制御は、
CPU32の内蔵タイマなどを用いて容易に生成できる
。In FIG. 5, the developing bias control signal 32a outputted by the CPU 32 is applied during the start-up period 'r t and the start-up period T2, as shown in FIG. These are pulses with the same interval, but whose pulse widths are gradually changed. This kind of pulse control is
It can be easily generated using a built-in timer of the CPU 32 or the like.
現像バイアス制御信号32aは、トランジスタQ5のベ
ースに入力される。トランジスタQ5のコレフタルエミ
ッタには並列にコンデンサC43および直流電源E30
2と抵抗R43の直列回路が接続され、トランジスタQ
5のコレクタ電圧が、基準電圧としてコンパレータ6の
一端子に入力される。The developing bias control signal 32a is input to the base of the transistor Q5. A capacitor C43 and a DC power supply E30 are connected in parallel to the corephthal emitter of the transistor Q5.
A series circuit of 2 and resistor R43 is connected, and the transistor Q
The collector voltage of No. 5 is inputted to one terminal of the comparator 6 as a reference voltage.
その他の構成は第1図、第4図と同じである。The other configurations are the same as in FIGS. 1 and 4.
抵抗R43とコンデンサC43は、直流電源E302に
よる充放電回路を構成し、CPU3により、第6図(B
)のように立ち上げ時には現像バイアス制御信号32a
のパルス幅を徐々に小さくすることにより、また、立ち
下げ時には現像バイアス制御信号32aのパルス幅を徐
々に大きくすることにより、第6図(C)に示す第2図
(C)に相当する基準信号をトランジスタQ5のコレク
タに形成し、コンパレータ6に入力できる。The resistor R43 and the capacitor C43 constitute a charging/discharging circuit by the DC power supply E302, and the CPU 3
) at startup, the developing bias control signal 32a
By gradually decreasing the pulse width of the developing bias control signal 32a and gradually increasing the pulse width of the developing bias control signal 32a at the time of falling, the standard corresponding to FIG. 2(C) shown in FIG. 6(C) is achieved. A signal can be formed at the collector of transistor Q5 and input to comparator 6.
この構成においても、CPU32のソフトウェア設定に
より、現像バイアス制御信号32aのパルス幅の変化率
を任意に設定でき、所望の負荷制御特性を得られる0例
えば、第6図の制御例では、立ち上げ時よりも立ち下げ
時の時定数を大きくした特性を設定している。Even in this configuration, the rate of change in the pulse width of the developing bias control signal 32a can be arbitrarily set by software settings of the CPU 32, and desired load control characteristics can be obtained.For example, in the control example shown in FIG. The characteristics are set such that the time constant at the time of falling is larger than that of the previous one.
以上では、電子写真装置の現像器のバイアス制御を例示
したが、他の負荷への給電で、あっても同様の構成を実
施できるのはもちろんである。Although bias control of a developing device of an electrophotographic apparatus has been described above as an example, it goes without saying that a similar configuration can be implemented even when power is supplied to other loads.
[発明の効果]
以上から明らかなように、本発明によれば、交流、直流
の重畳された高圧を出力する電源装置において、低周波
発振器と、高周波発振器と、出力電圧に応じてこれらの
発振器の出力のいずれかにしたがって一次側の低圧直流
入力を制御される変圧器と、この変圧器の出力をフライ
バックモードで整流する整流器と、この整流器の出力点
と接地電位の間を前記低周波発振器の出力信号に同期し
て断続するスイッチ手段と、前記スイッチ手段と前記整
流器の接続点に発生する交流電圧を所定の直流レベルに
クランプした後負荷に給電するクランプ回路と、前記整
流器の出力電圧を検出して所定の基準電圧と比較し、そ
の比較結果に応じて前記変圧器の1次側の通電量を調節
する手段と、給電開始時および給電停止時の首記整流器
の出力電圧を徐々に変化させるように前記調節手段に与
える基準電圧を加工する手段を設けた構成を採用してい
るので、負荷への給電開始および停止時の出力振幅のオ
ーバーシュートおよびアンダーシュートを防止でき、安
定した負荷制御が可能であり、特に、電子写真装置の現
像器を接続する場合、現像カブリを防止できるという優
れた利点がある。[Effects of the Invention] As is clear from the above, according to the present invention, in a power supply device that outputs high voltage in which alternating current and direct current are superimposed, a low frequency oscillator, a high frequency oscillator, and these oscillators can a transformer whose primary side low-voltage DC input is controlled in accordance with one of the outputs of the transformer, a rectifier which rectifies the output of this transformer in flyback mode, and a connection between the output point of this rectifier and ground potential with said low frequency DC input. A switch means that is turned on and off in synchronization with an output signal of an oscillator, a clamp circuit that clamps an AC voltage generated at a connection point between the switch means and the rectifier to a predetermined DC level and then supplies power to a load, and an output voltage of the rectifier. means for detecting and comparing with a predetermined reference voltage, and adjusting the amount of energization on the primary side of the transformer according to the comparison result, and gradually adjusting the output voltage of the rectifier at the time of starting power supply and when power supply is stopped. Since the configuration includes a means for processing the reference voltage applied to the adjustment means so as to change the reference voltage, it is possible to prevent overshoot and undershoot of the output amplitude when starting and stopping power supply to the load, and to maintain stable output amplitude. Load control is possible, and especially when connecting a developing unit of an electrophotographic apparatus, there is an excellent advantage that development fog can be prevented.
第1図は本発明を採用した電源装置の実施例を示す回路
図、第2図(A)〜(D )は第1図の装置の動作を示
した波形図、第3図(A)〜(C)は第1図の回路の利
点を説明する波形図、第4図、第5図は第1図の回路の
変形例を示した回路図、第6図(A)〜(C)は第5図
の回路の動作を示した波形図、第7図は従来装置の構成
を示した回路図、第8図(A)〜(D)は第7図の各部
の波形図である。
l、2・−・発振器
4・・・スイッチ回路
6・・・コンパレータ
Tl−・・トランス
32−・・CPU
33・・・D/Aコンバータ
f!?!■1のωに
了芝東のVp表五のriJ巨2
第7図FIG. 1 is a circuit diagram showing an embodiment of a power supply device adopting the present invention, FIGS. 2(A) to (D) are waveform diagrams showing the operation of the device in FIG. 1, and FIGS. 3(A) to (C) is a waveform diagram explaining the advantages of the circuit in Figure 1, Figures 4 and 5 are circuit diagrams showing modified examples of the circuit in Figure 1, and Figures 6 (A) to (C) are FIG. 5 is a waveform diagram showing the operation of the circuit, FIG. 7 is a circuit diagram showing the configuration of a conventional device, and FIGS. 8(A) to (D) are waveform diagrams of each part of FIG. 7. l, 2...Oscillator 4...Switch circuit 6...Comparator Tl-...Transformer 32-...CPU 33...D/A converter f! ? ! ■Ryo Shiba Higashi's Vp Table 5 RIJ Giant 2 Figure 7 in ω of 1
Claims (1)
おいて、 低周波発振器と、 高周波発振器と、 出力電圧に応じてこれらの発振器の出力のいずれかにし
たがって一次側の低圧直流入力を制御される変圧器と、 この変圧器の出力をフライバックモードで整流する整流
器と、 この整流器の出力点と接地電位の間を前記低周波発振器
の出力信号に同期して断続するスイッチ手段と、 前記スイッチ手段と前記整流器の接続点に発生する交流
電圧を所定の直流レベルにクランプした後負荷に給電す
るクランプ回路と、 前記整流器の出力電圧を検出して所定の基準電圧と比較
し、その比較結果に応じて前記変圧器の1次側の通電量
を調節する手段と、 給電開始時および給電停止時の前記整流器の出力電圧を
徐々に変化させるように前記調節手段に与える基準電圧
を加工する手段を設けたことを特徴とする電源装置。 2)前記加工手段が積分回路から構成されることを特徴
とする請求項第1項に記載の電源装置。 3)前記加工手段がプログラム制御手段およびこのプロ
グラム制御手段の出力に応じて前記基準電圧を変化させ
る電圧制御手段から構成されることを特徴とする請求項
第1項に記載の電源装置。[Claims] 1) A power supply device that outputs a high voltage in which alternating current and direct current are superimposed, including a low frequency oscillator, a high frequency oscillator, and a primary-side power source according to the output of one of these oscillators depending on the output voltage. a transformer that controls low-voltage DC input; a rectifier that rectifies the output of the transformer in flyback mode; and a connection between the output point of the rectifier and ground potential in synchronization with the output signal of the low-frequency oscillator. switch means; a clamp circuit that clamps an AC voltage generated at a connection point between the switch means and the rectifier to a predetermined DC level and then supplies power to the load; detects the output voltage of the rectifier and compares it with a predetermined reference voltage; and a means for adjusting the amount of current flowing through the primary side of the transformer according to the comparison result, and a reference given to the adjusting means so as to gradually change the output voltage of the rectifier at the time of starting and stopping the power supply. A power supply device characterized by being provided with means for processing voltage. 2) The power supply device according to claim 1, wherein the processing means is comprised of an integrating circuit. 3) The power supply device according to claim 1, wherein the processing means comprises a program control means and a voltage control means for changing the reference voltage according to the output of the program control means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1310514A JPH03173316A (en) | 1989-12-01 | 1989-12-01 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1310514A JPH03173316A (en) | 1989-12-01 | 1989-12-01 | Power supply |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03173316A true JPH03173316A (en) | 1991-07-26 |
Family
ID=18006147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1310514A Pending JPH03173316A (en) | 1989-12-01 | 1989-12-01 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03173316A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009244579A (en) * | 2008-03-31 | 2009-10-22 | Kyocera Mita Corp | Developing device and image forming apparatus |
JP2012212058A (en) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | High voltage power supply device and image forming apparatus |
JP2014063021A (en) * | 2012-09-21 | 2014-04-10 | Kyocera Document Solutions Inc | Developing device, and image forming apparatus including the same |
EP2434349A3 (en) * | 2010-09-22 | 2015-03-25 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
-
1989
- 1989-12-01 JP JP1310514A patent/JPH03173316A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009244579A (en) * | 2008-03-31 | 2009-10-22 | Kyocera Mita Corp | Developing device and image forming apparatus |
EP2434349A3 (en) * | 2010-09-22 | 2015-03-25 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
JP2012212058A (en) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | High voltage power supply device and image forming apparatus |
JP2014063021A (en) * | 2012-09-21 | 2014-04-10 | Kyocera Document Solutions Inc | Developing device, and image forming apparatus including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4030024A (en) | Switching power supply with floating internal supply circuit | |
JP3175663B2 (en) | Self-oscillation type switching power supply | |
JP3381769B2 (en) | Self-oscillation type switching power supply | |
JPH0767334A (en) | Push-pull resonance type switching power supply circuit | |
JPH03173316A (en) | Power supply | |
US4716343A (en) | Constant illumination, remotely dimmable electronic ballast | |
JP4146921B2 (en) | Switch mode power supply with variable startup frequency circuit | |
US4484256A (en) | Constant current density high voltage power supply | |
EP0477587A1 (en) | Power apparatus | |
JP2816719B2 (en) | Power supply for developing bias | |
JP2723263B2 (en) | Power supply | |
JP2723264B2 (en) | Power supply | |
JP2934689B2 (en) | Inverter device | |
JP3881387B2 (en) | High power factor high intensity discharge lamp lighting device | |
JPH0297227A (en) | Power source equipment | |
JPH03143229A (en) | Power supply device | |
JP2007006284A (en) | Wien bridge oscillation circuit | |
JP3612932B2 (en) | High voltage power supply | |
JPH10201230A (en) | Dc high voltage power supply drive circuit | |
JPH03143228A (en) | Power supply device | |
JPH0297228A (en) | Power source equipment | |
JPH01298956A (en) | Switching power source | |
JPH0389850A (en) | Power source | |
JP2723265B2 (en) | Power supply | |
JPH04247269A (en) | Piezoelectric vibrator driving circuit |