JPH03143229A - Power supply device - Google Patents

Power supply device

Info

Publication number
JPH03143229A
JPH03143229A JP1279810A JP27981089A JPH03143229A JP H03143229 A JPH03143229 A JP H03143229A JP 1279810 A JP1279810 A JP 1279810A JP 27981089 A JP27981089 A JP 27981089A JP H03143229 A JPH03143229 A JP H03143229A
Authority
JP
Japan
Prior art keywords
output
voltage
low
circuit
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1279810A
Other languages
Japanese (ja)
Inventor
Koji Suzuki
鈴木 孝二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1279810A priority Critical patent/JPH03143229A/en
Publication of JPH03143229A publication Critical patent/JPH03143229A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To supply a high-voltage power supply having desired waveforms in response to the characteristics of load by filtering the output of an amplitude detecting signal by a low-pass filter when conduction on the primary side is interrupted in response to the output amplitude of a rectifier performing conduction/interruption at a flyback mode. CONSTITUTION:The rectifying output V0 of a transformer T1 is voltage-divided at a specified ratio, and compared with reference voltage. When output voltage V0 reaches a specified value V1, a comparator 6 is inverted at a high level, and a transistor (TR) Q1 is interrupted. On the other hand, one part of an output from the comparator 6 is input to a delay circuit 41, is delayed only by a fixed value, and short-circuits a TRQ41. An output at a time when the TRQ41 is interrupted is input to a PWM circuit 43, and TRs Q3, Q1 are driven. A spike component in an output from an attenuation circuit 44 is removed completely by a low-pass filter 45, and the output is input to the comparator 6.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電源装置、特に交流、直流の重畳された高圧を
出力する電源装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power supply device, and particularly to a power supply device that outputs a high voltage in which alternating current and direct current are superimposed.

[従来の技術] 従来より、各種の電子写真方式の画像形成装置がプリン
タ、あるいは複写機の画像形成機構として用いられてい
る。電子写真方式の画像形成装置では、帯電器、現像器
など高電圧の電源供給を要する負荷が用いられる。各高
圧負荷に必要な電圧、画像形成シーケンスの進行に応じ
た制御方式などは各負荷で異なるので、これらの電源装
置はそれぞれ独立した異なる制御構造により制御される
[Prior Art] Conventionally, various electrophotographic image forming apparatuses have been used as image forming mechanisms of printers or copying machines. An electrophotographic image forming apparatus uses loads that require a high voltage power supply, such as a charger and a developer. Since the voltage required for each high-voltage load and the control method depending on the progress of the image forming sequence are different for each load, these power supply devices are controlled by different independent control structures.

とくに、現像器の現像バイアス用電源は、低周波の交流
出力用昇圧トランスと、該トランスに結合されて前記交
流出力に直流電圧を重畳するためのDC−DCインバー
タにより構成されることが多い。
In particular, the power supply for developing bias of the developing device is often composed of a step-up transformer for low-frequency AC output, and a DC-DC inverter coupled to the transformer for superimposing a DC voltage on the AC output.

[発明が解決しようとする課題] 上記の現像バイアス電源の従来構造では、低周波の交流
用昇圧トランスが大型になること、また可聴帯域である
ために雑音が発生し、これを小さくすることが非常に困
難であること、さらにデユーティ比を50%より大幅に
変えようとしてち、トランスの偏磁のために不可能であ
るなどの欠点があった。また、負荷が容量負荷で急速充
電が難しいため、パルスの立上りスピードを上げること
ができないなどの問題があった。
[Problems to be Solved by the Invention] In the conventional structure of the developing bias power supply described above, the step-up transformer for low frequency AC is large, and noise is generated because it is in the audible band, and it is difficult to reduce this. It is very difficult to do so, and it is difficult to change the duty ratio by more than 50%, which is impossible due to the biased magnetization of the transformer. In addition, since the load is a capacitive load and rapid charging is difficult, there are problems such as the inability to increase the pulse rise speed.

上記の問題に鑑み、第7図および第8図に示すような従
来構成が知られている。第8図は第7図の回路の各部の
信号波形を示している。第7図において符号1.2はそ
れぞれ矩形波の定圧交流を発生する発振器で、発振器1
は周波数1、800 Hz、デユーティ比20%の矩形
波(第8図(A))を、また発振器2は周波数50 k
 H2、デユーティ比50%の矩形波(第8図(B)の
波形部分)の信号を発生する。
In view of the above problems, conventional configurations as shown in FIGS. 7 and 8 are known. FIG. 8 shows signal waveforms at various parts of the circuit shown in FIG. In FIG. 7, numerals 1 and 2 are oscillators that generate constant pressure alternating current of rectangular waves, and oscillator 1.
is a square wave with a frequency of 1, 800 Hz and a duty ratio of 20% (Fig. 8 (A)), and the oscillator 2 has a frequency of 50 k
H2, a rectangular wave signal (waveform portion in FIG. 8(B)) with a duty ratio of 50% is generated.

発振器2の出力は変調器3に入力され、発振器lの出力
信号によってほぼ100%変調されて第8図(B)の波
形が得られる。変調回路3はトランジスタQ1を介して
、昇圧トランスTIの一次巻線への定圧電源電圧子Vc
cの印加を制御する。
The output of the oscillator 2 is input to the modulator 3, and is almost 100% modulated by the output signal of the oscillator 1 to obtain the waveform shown in FIG. 8(B). The modulation circuit 3 connects the constant voltage power supply voltage Vc to the primary winding of the step-up transformer TI via the transistor Q1.
Control the application of c.

トランスTIの二次側には、整流用のダイオードD1、
放電用抵抗R1を介して大容量のコンデンサCI、ダイ
オードD2、直流電源5(出力−VE)からなる直流成
分重畳のためのクランプ回路が接続されている。クラン
プ出力は、端子P1から現像バイアスとして現像器に出
力される。また、抵抗R1とクランプコンデンサc1あ
接続点はリレー、アナログスイッチなどからなるスイッ
チ4によって接地できるようになっている。
On the secondary side of the transformer TI, a rectifying diode D1,
A clamp circuit for superimposing a DC component, which includes a large-capacity capacitor CI, a diode D2, and a DC power source 5 (output -VE), is connected via a discharge resistor R1. The clamp output is output from the terminal P1 to the developing device as a developing bias. Further, the connection point between the resistor R1 and the clamp capacitor C1 can be grounded by a switch 4 consisting of a relay, an analog switch, or the like.

なお、トランスT1、ダイオードDIの接続方式は1図
示のようにフライバック方式である。スイッチ回路4は
第8図(C)に示されるように、発振器1のローレベル
出力、すなわちトランジスタQlおよびトランスTIの
遮断に同期して導通する。トランジスタQ1が50kH
zで駆動されている期間では、クランプ用ダイオードD
1のカソードには電圧+Vlが得られ、クランプ用コン
デンサC1で平滑されるため、スイッチ回路4の出力は
第8図(C)に示すようになる。このようにして得られ
た電源出力はクランプ用コンデンサC2を介して出力端
子P1に接続されるが、クランプ用ダイオードD2が正
方向のピークタイミングで導通して−VEの出力を有す
る直流電源5にクランプされるため、第8図(D)に示
すように正方向のピーク値が−VEである出力が得られ
る。第8図(D)から明らかなように、この出力は負の
直流電圧−VEと1800Hz電圧viの矩形波交流を
重畳したものである。
The connection method of the transformer T1 and the diode DI is a flyback method as shown in FIG. As shown in FIG. 8(C), the switch circuit 4 becomes conductive in synchronization with the low level output of the oscillator 1, that is, the cutoff of the transistor Ql and the transformer TI. Transistor Q1 is 50kHz
During the period when it is driven by z, the clamping diode D
Since the voltage +Vl is obtained at the cathode of the switching circuit 1 and smoothed by the clamping capacitor C1, the output of the switch circuit 4 becomes as shown in FIG. 8(C). The power supply output obtained in this way is connected to the output terminal P1 via the clamping capacitor C2, but the clamping diode D2 conducts at the peak timing in the positive direction and is connected to the DC power supply 5 having an output of -VE. Since the output is clamped, an output whose peak value in the positive direction is -VE is obtained as shown in FIG. 8(D). As is clear from FIG. 8(D), this output is a superposition of the negative DC voltage -VE and the rectangular wave AC of 1800 Hz voltage vi.

上記構成によれば、トランスT1そのものは高周波駆動
であるため、従来のように低周波駆動が可能な大型トラ
ンスを用いる必要がなく、電源部を小型軽量に構成でき
、またノイズ対策も容易であるという利点がある。
According to the above configuration, since the transformer T1 itself is driven at a high frequency, there is no need to use a large transformer that can be driven at a low frequency as in the past, and the power supply section can be configured to be small and lightweight, and noise countermeasures can be easily implemented. There is an advantage.

ところが、上記の従来構成では負荷は現像器の現像ロー
ラであって、この現像ローラは対向する感光ドラム面と
の間の容量を大部分とする容量負荷であるため、第9図
(B)に示すように、順抵抗を負荷とする場合の出力波
形(第9図(A))よりもかなり立上りが鈍ってしまう
という問題がある。
However, in the conventional configuration described above, the load is the developing roller of the developing device, and this developing roller is a capacitive load whose majority is the capacitance between it and the opposing photosensitive drum surface. As shown, there is a problem in that the rise is considerably slower than that of the output waveform (FIG. 9(A)) when forward resistance is used as the load.

本発明の課題は、以上の問題を解決し、負荷の特性に応
じて所望の波形の高圧電源を供給できる電源装置を提供
することにある。
An object of the present invention is to solve the above problems and provide a power supply device that can supply high-voltage power with a desired waveform depending on the characteristics of the load.

[課題を解決するための手段] 以−にの課題を解決するために、本発明においては、交
流、直流の重畳された高圧を出力する電源装置において
、低周波発振器と、高周波発振器と、出力電圧に応じて
これらの発振器の出力のいずれかにしたがって−次側の
低圧直流入力を制御される変圧器と、この変圧器の出力
をフライバックモードで整流する整流器と、この整流器
の出力点と接地電位の間を前記低周波発振器の出力信号
に同期して断続するスイッチ手段と、前記整流器の出力
電圧を抵抗回路により減衰させた出力振幅検出信号を濾
波する前記低周波発振器の周波数よりも高く高周波発振
器の周波数よりも低いカットオフ周波数を有するローパ
スフィルタと、このローパスフィルタの出力を所定の基
準値と比較し、ローパスフィルタの出力が同基準値を超
過した場合前記変圧器の1次側の通電を阻止する手段と
、前記スイッチ手段と前記整流器の接続点に発生する交
流電圧を所定の直流レベルにクランプした後負荷に給電
するクランプ回路からなる構成を採用した。
[Means for Solving the Problems] In order to solve the problems described above, in the present invention, in a power supply device that outputs high voltage in which alternating current and direct current are superimposed, a low frequency oscillator, a high frequency oscillator, and an output a transformer whose low-voltage direct current input is controlled according to the output of one of these oscillators depending on the voltage; a rectifier which rectifies the output of this transformer in flyback mode; and an output point of this rectifier. switch means for switching on and off between ground potentials in synchronization with the output signal of the low frequency oscillator; and a frequency higher than the frequency of the low frequency oscillator for filtering an output amplitude detection signal obtained by attenuating the output voltage of the rectifier with a resistor circuit. A low-pass filter has a cutoff frequency lower than the frequency of the high-frequency oscillator, and the output of this low-pass filter is compared with a predetermined reference value, and if the output of the low-pass filter exceeds the reference value, the primary side of the transformer is The present invention employs a configuration consisting of means for blocking energization, and a clamp circuit that clamps the AC voltage generated at the connection point between the switch means and the rectifier to a predetermined DC level and then supplies power to the load.

[作 用] 以上の構成によれば、フライバックモードで導通/遮断
する整流器の出力振幅に応じて1次側の通電を遮断する
場合、振幅検出信号の出力をロバスフィルタで濾波する
ことにより出力振幅のオーバーシュートおよび振幅のゆ
らぎを防止できる。
[Function] According to the above configuration, when the primary side current is cut off according to the output amplitude of the rectifier that conducts/cuts off in the flyback mode, by filtering the output of the amplitude detection signal with a robust filter, It is possible to prevent output amplitude overshoot and amplitude fluctuation.

[実施例] 以下、図面に示す実施例に基づき、本発明の詳細な説明
する。
[Example] Hereinafter, the present invention will be described in detail based on the example shown in the drawings.

第1図は本発明を採用した電源装置の構成を示している
。第1図において、第7図の従来例と同一の部材には同
一符号を用いている。
FIG. 1 shows the configuration of a power supply device employing the present invention. In FIG. 1, the same reference numerals are used for the same members as in the conventional example shown in FIG.

第7図の従来例との大きな違いは、第7図の高周波発振
回路2をPWM回路43(周波数f2)に置き換え(発
振器1の周波数はf1)、またPWM回路43ないしト
ランスTlの一次側を駆動するトランジスタQ1の動作
を制御するため、コンパレータ6.47、遅延回路17
.41からなる複数の制御系を付加した点である。また
、スイッチ回路4は第1図では高耐圧のトランジスタQ
2から構成されている。
The major difference from the conventional example shown in FIG. 7 is that the high frequency oscillation circuit 2 in FIG. A comparator 6.47 and a delay circuit 17 are used to control the operation of the driving transistor Q1.
.. The point is that a plurality of control systems consisting of 41 units have been added. In addition, the switch circuit 4 is a high voltage transistor Q in FIG.
It is composed of 2.

第1図の実施例は、第7図の従来構成における欠点、す
なわち、現像ローラが対向する感光ドラム面との間の容
量を大部分とする容量負荷であるため、第9図に示すよ
うに立上りが鈍ってしまうという問題を克服するための
もので、負荷容量の充電電圧、すなわち整流出力vOを
高くして充電時定数を早くして出力の立]ニリを速くし
、出力が所定レベルに達した時トランスT1の1次側へ
の給電を遮断するようにしたものである。
The embodiment shown in FIG. 1 has a drawback in the conventional configuration shown in FIG. 7, that is, the capacitive load is mostly the capacitance between the developing roller and the opposing photosensitive drum surface, so the embodiment shown in FIG. This is to overcome the problem of slow rise, and increases the charging voltage of the load capacitor, that is, the rectified output vO, and speeds up the charging time constant to speed up the output rise and rise to a specified level. When this occurs, the power supply to the primary side of the transformer T1 is cut off.

以下、第1図の構成につき詳述する。The configuration shown in FIG. 1 will be described in detail below.

トランスT1の一次側を駆動するトランジスタQ1のベ
ースはトランジスタQ3により制御される。トランジス
タQ3のベースはダイオードD41、 D42、D43
を介してコンパレータ6、発振器l、ないしPWM回路
43の出力のうち高電圧のレベルにより制御される。
The base of transistor Q1, which drives the primary side of transformer T1, is controlled by transistor Q3. The base of transistor Q3 is diode D41, D42, D43.
It is controlled by the level of the higher voltage among the outputs of the comparator 6, the oscillator 1, or the PWM circuit 43 via the output voltage.

トランスTIの2次側出力のコンデンサC5、ダイオー
ドD6による半波整流出力はダイオードD1.抵抗R1
を介してスイッチ回路4を構成するトランジスタQ2の
コレクタ(同コレクタ電位は■0)に接続される。トラ
ンジスタQ2は発振器1の出力により駆動される。
The half-wave rectified output by the capacitor C5 and diode D6 of the secondary side output of the transformer TI is output by the diode D1. Resistance R1
It is connected to the collector of the transistor Q2 constituting the switch circuit 4 (the collector potential is 0) via the transistor Q2. Transistor Q2 is driven by the output of oscillator 1.

トランジスタQ2のコレクタ電位vO1すなわち出力電
圧に相当する電圧値は、抵抗R41,R42(減衰回路
44)で分圧され、ローパスフィルタ45を介してコン
パレータ6に入力される。
The collector potential vO1 of the transistor Q2, ie, the voltage value corresponding to the output voltage, is divided by resistors R41 and R42 (attenuation circuit 44), and input to the comparator 6 via the low-pass filter 45.

ローパスフィルタ45は、たとえば第5図に示す回路か
ら構成できる。第5図の回路は、2次アクティブローパ
スフィルタで、抵抗R51およびコンデンサC51から
なるパッシブフィルタの後段に、オペアンプ50、抵抗
R53、R54、R52、コンデンサC52からなるア
クティブフィルタを接続したもので、2つの時定数によ
りローパスフィルタ45のカットオフ周波数f3は発振
器lの周波数f1よりも充分高く、PWM回路43の周
波数f2よりも低く設定される。
The low-pass filter 45 can be constructed, for example, from the circuit shown in FIG. The circuit shown in FIG. 5 is a secondary active low-pass filter in which an active filter consisting of an operational amplifier 50, resistors R53, R54, R52, and a capacitor C52 is connected after a passive filter consisting of a resistor R51 and a capacitor C51. The cutoff frequency f3 of the low-pass filter 45 is set sufficiently higher than the frequency f1 of the oscillator l and lower than the frequency f2 of the PWM circuit 43 by two time constants.

コンパレータ6は、この入力電圧を端子P2を介して不
図示の制御系から入力される制御電圧と比較し、差電圧
を出力する。
The comparator 6 compares this input voltage with a control voltage input from a control system (not shown) via the terminal P2, and outputs a difference voltage.

コンパレータ6の出力はダイオードD41を介してトラ
ンジスタQ3に入力されるととともに、遅延回路41に
より遅延された後、トランジスタQ O 41のベースを制御する。
The output of the comparator 6 is input to the transistor Q3 via the diode D41, and after being delayed by the delay circuit 41, controls the base of the transistor QO41.

遅延回路41は、トランジスタQ41をオンまたはオフ
させるもので、これによりトランジスタQ4Iのコレク
タはボルテージフォロワ42の十入力端子を後述の2種
類の電圧のいずれかに制御する。
The delay circuit 41 turns on or off the transistor Q41, so that the collector of the transistor Q4I controls the input terminal of the voltage follower 42 to one of two voltages described below.

ボルテージフォロワ42はこれらの電圧値をそのままP
WM回路43に伝達し、PWM回路43に入力する。遅
延回路41、ボルテージフォロワ42は第7図の変調回
路と同様の機能を有する。
The voltage follower 42 outputs these voltage values as they are.
The signal is transmitted to the WM circuit 43 and input to the PWM circuit 43. The delay circuit 41 and voltage follower 42 have the same functions as the modulation circuit shown in FIG.

PWM回路43は、入力電圧に応じて出力パルス幅を制
御する。
The PWM circuit 43 controls the output pulse width according to the input voltage.

なお、第1図中のC41は、画像形成装置の場合、現像
ローラの負荷容量を示す。また、第1図(あるいは後述
の第3図、第4図、第6図)においては、コンデンサC
I以降に接続されるクランプ回路(第7図参照)の図示
を省略している。
Note that C41 in FIG. 1 indicates the load capacity of the developing roller in the case of an image forming apparatus. In addition, in Fig. 1 (or Figs. 3, 4, and 6 described later), the capacitor C
The illustration of the clamp circuit (see FIG. 7) connected after I is omitted.

第2図(A)〜(E)に第1図の回路の動作を示す。FIGS. 2A to 2E show the operation of the circuit shown in FIG. 1.

第1図の各印加点に電源電圧Vccを印加すると1 ともに、端子P2に所定の出力電圧に応じた制御電圧を
入力すると、第1図の回路は負荷への給電を開始する。
When the power supply voltage Vcc is applied to each application point in FIG. 1, and a control voltage corresponding to a predetermined output voltage is input to the terminal P2, the circuit in FIG. 1 starts supplying power to the load.

トランスTIの整流出力VOは抵抗R4N、R42で所
定比に分圧され、コンパレータ6において入力端子P2
に入力された基準電圧と比較される。
The rectified output VO of the transformer TI is divided into voltages at a predetermined ratio by resistors R4N and R42, and input terminal P2 at the comparator 6.
is compared with the reference voltage input to the

出力電圧vOが所定値■1に達すると、コンパレータ6
は低レベルから高レベルに反転する。この出力によって
ダイオードD41が導通し5 トランジスタQ3を導通
させ、トランジスタQ1のベスをゼロ電位にしてトラン
ジスタQ1を遮断する。
When the output voltage vO reaches the predetermined value ■1, the comparator 6
is reversed from low level to high level. This output causes the diode D41 to conduct, making the transistor Q3 conductive and bringing the base of the transistor Q1 to zero potential, cutting off the transistor Q1.

すなわち、第2図(C)のように出力■0がコンパレー
タ6の制御電圧を割るごとにトランジスタQ1がオンと
なり(第2図(B))、出力電圧Vtに保たれ、第2図
(A、)に示すように、出力vOの立上りは著しく改善
される。第2図(A)に示すvOは、整流出力の飽和値
である。なお、出力vOのオーバーシュートおよびリッ
プルを少なくするために、コンパレータ6は充分高速で
な2 ければならない。
That is, as shown in FIG. 2(C), each time the output 0 divides the control voltage of the comparator 6, the transistor Q1 is turned on (FIG. 2(B)), and the output voltage Vt is maintained at Vt. , ), the rise of the output vO is significantly improved. vO shown in FIG. 2(A) is the saturation value of the rectified output. Note that the comparator 6 must be sufficiently fast in order to reduce overshoot and ripple in the output vO.

一方、コンパレータ6の出力の一部は遅延回路4Iに入
力されて周期1/f2より大きく、1/f1より充分小
さい所定の値T1だけ遅延され、TIの間だけトランジ
スタQ41を短絡する。ボルテージフォロワ42のトラ
ンジスタQ41が遮断されている時の出力は 44 Vcc  ・                 ・・
・  (1)R44+  R43 となる。
On the other hand, a part of the output of the comparator 6 is input to the delay circuit 4I and delayed by a predetermined value T1 which is larger than the period 1/f2 and sufficiently smaller than 1/f1, and short-circuits the transistor Q41 only during TI. When the transistor Q41 of the voltage follower 42 is cut off, the output is 44 Vcc.
・(1) R44+R43.

この出力は、周波数f2のPWM回路43に入力され、
(1)式の電圧に応じたパルス幅でトランジスタQ3、
Qlを駆動する。出力vOがVlに達するとコンパレー
タ6および遅延回路41が動作してTIだけトランジス
タQ41を導通させ、ボルテージフォロワ42の出力は 44 となる。
This output is input to the PWM circuit 43 of frequency f2,
Transistor Q3 with a pulse width according to the voltage in equation (1),
Drive Ql. When the output vO reaches Vl, the comparator 6 and the delay circuit 41 operate to turn on the transistor Q41 by TI, and the output of the voltage follower 42 becomes 44.

このためPWM回路43の出力はパルス幅が短くなり、
再びコンパレータ6がオフになっても負荷容量C41の
充電速度は遅(なる。
Therefore, the pulse width of the output of the PWM circuit 43 becomes shorter,
Even if the comparator 6 is turned off again, the charging speed of the load capacitor C41 becomes slow.

■0の出力は、立上り部に特に大きい周波数f2のスパ
イク成分を有する(第2図(A)参照)。これは、減衰
回路44(抵抗R,41,,R42)による放電による
ものである。
(2) The output of 0 has a particularly large spike component of frequency f2 at the rising edge (see FIG. 2(A)). This is due to discharge by the attenuation circuit 44 (resistors R, 41, R42).

減衰回路44を構成する抵抗R41は、高抵抗になるた
め抵抗器自身の分布容量の比率が大きくなり、減衰回路
44の出力には、第2図(D)に示すようにスパイク成
分がさらに大きく現れてしまう。このため検出レベルが
不安定になり、これをこのままコンパレータ6に入力す
ると振幅のレベルが大きくなってしまう。
Since the resistor R41 constituting the attenuation circuit 44 has a high resistance, the ratio of the distributed capacitance of the resistor itself increases, and the output of the attenuation circuit 44 has an even larger spike component as shown in FIG. 2(D). It will appear. For this reason, the detection level becomes unstable, and if this is input to the comparator 6 as it is, the amplitude level will increase.

そこで、減衰回路44の出力を、ローパスフィルタ45
で第2図(E)に示すようにスパイク成分を完全に除去
した後コンパレータ6に入力することによって、より正
確な振幅制御が可能となる。
Therefore, the output of the attenuation circuit 44 is filtered through a low-pass filter 45.
By completely removing the spike component and inputting it to the comparator 6 as shown in FIG. 2(E), more accurate amplitude control becomes possible.

 4 第1図の構成は第3図、第4図、あるいは第6図に示す
ように変形できる。
4. The configuration of FIG. 1 can be modified as shown in FIG. 3, FIG. 4, or FIG. 6.

第3図は、遅延回路を設ける代りに出力■口が前官i1
 C41の充電速度を遅くするものである。
In Figure 3, instead of providing a delay circuit, the output
This slows down the charging speed of C41.

コンパレータ6は第1図に示した実施例と全く同様に、
最終レベルV1を検出して1次側通電を完全に遮断する
。一方、付加されたコンパレータ61はVlよりわずか
に低く設定されたレベル■2で動作してトランジスタQ
41を導通し、1次側の通電量を減じて負荷容量C41
の充電速度を遅くする。
The comparator 6 is exactly the same as the embodiment shown in FIG.
The final level V1 is detected and the primary side energization is completely cut off. On the other hand, the added comparator 61 operates at a level 2 set slightly lower than Vl, and the transistor Q
41 and reduce the amount of current on the primary side to increase the load capacity C41.
Slow down the charging speed.

第4図は、第3図の構成をさらに変形し、出力VOを直
流重畳回路および高域カットフィルタ72を介して現像
スリーブへ給電した例である。
FIG. 4 shows an example in which the configuration shown in FIG. 3 is further modified and the output VO is supplied to the developing sleeve via a DC superimposition circuit and a high-frequency cut filter 72.

直流重畳回路は、整流ダイオードD 71.平滑コンデ
ンサC71,オペアンプ71、高耐圧トランジスタQ7
1により構成しである。
The DC superimposition circuit includes a rectifier diode D71. Smoothing capacitor C71, operational amplifier 71, high voltage transistor Q7
1.

トランスTIの2次側出力の一部は、抵抗R745 を介して」―記直流重畳回路へ給電される。ダイオード
D71の整流出力は抵抗R71,R72の分圧回路でコ
ンパレータ71へ入力されて端子P4に入力された基準
電圧と比較され、トランジスタQ71のコレクタ電流制
御を行ない、基準電圧の所定倍に安定化される。これに
より、直流成分も定電圧制御できる。
A part of the secondary output of the transformer TI is supplied to the DC superimposition circuit through a resistor R745. The rectified output of the diode D71 is input to the comparator 71 through a voltage dividing circuit of resistors R71 and R72, and is compared with the reference voltage input to the terminal P4, and the collector current of the transistor Q71 is controlled to stabilize it at a predetermined times the reference voltage. be done. Thereby, the direct current component can also be controlled at a constant voltage.

交流出力vOには、コンデンサC1と抵抗R73によっ
てダイオードD71による整流出力が重畳される。この
出力はインピーダンス素子と負荷容量C4]によって合
成されるLCフィルタによって。
A rectified output from a diode D71 is superimposed on the AC output vO by a capacitor C1 and a resistor R73. This output is synthesized by an LC filter using an impedance element and a load capacitance C4].

高周波f2のリップル分が除去される。高域カットフィ
ルタ72としては、チョークコイルもしくは抵抗器を使
用できる。
The ripple component of the high frequency f2 is removed. As the high-frequency cut filter 72, a choke coil or a resistor can be used.

なお、第3図、第4図の構成では、ローパスフィルタ4
5の図示を省略しているが、コンバータ6ないし61の
入力回路の適当な箇所にローパスフィルタをそれぞれ接
続できるのはいうまでもない。
Note that in the configurations shown in FIGS. 3 and 4, the low-pass filter 4
5 is omitted from the drawing, it goes without saying that low-pass filters can be connected to appropriate locations in the input circuits of converters 6 to 61, respectively.

第6図は、第3図の回路において、ローパス 6 フィルタ45と同じ構成を有するローパスフィルタ46
を直列に接続し、フィルタ特性をより向]ユさせた例で
ある。
FIG. 6 shows a low-pass filter 46 having the same configuration as the low-pass filter 45 in the circuit of FIG.
This is an example in which the filter characteristics are improved by connecting the filters in series.

上記各実施例によれば、以下に示す効果が得られる。According to each of the above embodiments, the following effects can be obtained.

〔1)低周波トランスを使用する必要がなく大幅な小型
化、コストタウンが図れ、信頼性も向上する。
[1] There is no need to use a low-frequency transformer, resulting in significant downsizing, lower costs, and improved reliability.

(2)(1)と同じ理由から、可聴ノイズを完全になく
すことができる。
(2) For the same reason as (1), audible noise can be completely eliminated.

(3)従来不可能であった50%以外の交流出力のデユ
ーティ比を自由に設定可能で、また所望のデユーティ比
を使用できる。
(3) It is possible to freely set the duty ratio of AC output other than 50%, which was previously impossible, and it is also possible to use a desired duty ratio.

(4)交流振幅の安定化が非常に容易に行なえる。(4) AC amplitude can be stabilized very easily.

(5)第4図の構成によれば、振幅安定化された出力の
一部を倍電圧整流してクランプ用電源を得ているため、
クランプ電源そのものも安定化される。したがって、振
幅と直流レベルの双方とも安定な出力が容易に得られる
ことになる。
(5) According to the configuration shown in Fig. 4, a part of the amplitude-stabilized output is voltage-doubled and rectified to obtain the clamping power source.
The clamp power supply itself is also stabilized. Therefore, stable outputs in both amplitude and DC level can be easily obtained.

 7 (6)トランス二次側のスイッチ回路のスイッチ電流に
応して一次側の通電遮断を制御するようにしており、交
流出力の立上り速度が著しく改善されるため、負荷が画
像形成装置の現像器の場合、現像効率を増し、記録濃度
の向上、濃度安定化を期待できる。
7 (6) The power cutoff on the primary side is controlled according to the switch current of the switch circuit on the secondary side of the transformer, and the rise speed of the AC output is significantly improved, so the load is reduced to less than the developing speed of the image forming apparatus. In the case of containers, it can be expected to increase development efficiency, improve recording density, and stabilize density.

(7)出力振幅を高精度に安定化できる。(7) Output amplitude can be stabilized with high precision.

(8)コンパレータ6に高速な素子を用いることにより
、オーバーシュート、高周波リップルをなくすことがで
きる。
(8) By using a high-speed element for the comparator 6, overshoot and high frequency ripple can be eliminated.

(9)また、オーバーシュート、高周波リップルを少な
(した分だけ、2次側を駆動する高耐圧トランジスタQ
2のコレクタ電圧を下げることができ、より安価な素子
を使用できる。
(9) Also, the high voltage transistor Q
2 collector voltage can be lowered, and cheaper elements can be used.

(10)振幅検出回路(減衰回路44)の出力をローパ
スフィルタ45(〜46)を介してトランス1次側にフ
ィードバックすることにより、出力振幅のオーバーシュ
ートや振幅の揺らぎを小さくすることができ、より正確
な出力振幅制御が可能である。
(10) By feeding back the output of the amplitude detection circuit (attenuation circuit 44) to the primary side of the transformer via the low-pass filter 45 (~46), overshoot of the output amplitude and amplitude fluctuation can be reduced. More accurate output amplitude control is possible.

 8 以上では、画像形成装置の現像器を負荷として考えたが
、他の負荷、特に容量負荷への交直重畳出力においても
同様の構成を実施できる。
8. In the above description, the developing device of the image forming apparatus is considered as a load, but a similar configuration can be implemented for AC/DC superimposed output to other loads, especially capacitive loads.

[発明の効果] 以上から明らかなように、本発明によれば、交流、直流
の重畳された高圧を出力する電源装置において、低周波
発振器と、高周波発振器と、出力電圧に応じてこれらの
発振器の出力のいずれかにしたがって一次側の低圧直流
入力を制御される変圧器と、この変圧器の出力をフライ
バックモードで整流する整流器と、この整流器の出力点
と接地電位の間を前記低周波発振器の出力信号に同期し
て断続するスイッチ手段と、前記整流器の出力電圧を抵
抗回路により減衰させた出力振幅検出信号を濾波する前
記低周波発振器の周波数よりも高く高周波発振器の周波
数よりも低いカットオフ周波数を有するローパスフィル
タと、このローパスフィルタの出力を所定の基準値と比
較し、ローパスフィルタの出力が同基準値を超過した場
合前記変圧器の1次側の通電を阻止する手段と、前記ス
 9 イッチ手段と前記整流器の接続点に発生する交流電圧を
所定の直流レベルにクランプした後負荷に給電するクラ
ンプ回路からなる構成を採用しているので、フライバッ
クモードで導通/遮断する整流器の出力振幅に応じて1
次側の通電を遮断する場合、振幅検出信号の出力をロー
パスフィルタで濾波することにより出力振幅のオーバー
シュートおよび振幅のゆらぎを防止でき、高精度な出力
振幅制御が可能となり、容量負荷への給電においても交
流出力の立上り速度が著しく改善され、たとえば画像形
成装置の現像器を接続する場合、記録濃度の向上、安定
化が可能であるなどの優れた利点がある。
[Effects of the Invention] As is clear from the above, according to the present invention, in a power supply device that outputs high voltage in which alternating current and direct current are superimposed, a low frequency oscillator, a high frequency oscillator, and these oscillators can a transformer whose primary side low-voltage DC input is controlled in accordance with one of the outputs of the transformer, a rectifier which rectifies the output of this transformer in flyback mode, and a connection between the output point of this rectifier and ground potential with said low frequency DC input. a switch means that is switched on and off in synchronization with the output signal of the oscillator; and a cut that is higher than the frequency of the low frequency oscillator and lower than the frequency of the high frequency oscillator, which filters the output amplitude detection signal obtained by attenuating the output voltage of the rectifier with a resistor circuit. a low-pass filter having an off frequency; means for comparing the output of the low-pass filter with a predetermined reference value and blocking energization of the primary side of the transformer when the output of the low-pass filter exceeds the reference value; 9 Since the configuration includes a clamp circuit that clamps the AC voltage generated at the connection point between the switch means and the rectifier to a predetermined DC level and then supplies power to the load, the rectifier that conducts/cuts off in flyback mode is used. 1 depending on the output amplitude
When cutting off power to the next side, filtering the output of the amplitude detection signal with a low-pass filter prevents output amplitude overshoot and amplitude fluctuation, enables highly accurate output amplitude control, and enables power supply to capacitive loads. Also, the rise speed of AC output is significantly improved, and, for example, when connecting a developing unit of an image forming apparatus, there are excellent advantages such as improvement and stabilization of recording density.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を採用した電源装置の実施例を示す回路
図、第2図(A)〜(E)は第1図の装置の動作を示し
た電力波形図、第3図、第4図は本発明による他の実施
例をそれぞれ示す回路図、第5図は第1図のローパスフ
ィルタの回路図、第6図は電源装置の他の実施例の回路
図、第7図は 0 従来装置の構成を示した回路図、第8図(A)〜(D)
は第7図の各部の電力波形図、第9図(A)、(B)は
第7図の出力波形の拡大図である。 1.2−・・発振器 3・−・変調回路   4−・・スイッチ回路6.61
・・・コンパレータ 41・・・遅延回路  42・−・ボルテージフォロワ
43・−・PWM回路 45.46・−・ローパスフィルタ 72−・・高域カットフィルタ Tl−・・トランス 靜7藺ハ梧置 の枦り作名示、しf< 5疫什釣違 第9図
FIG. 1 is a circuit diagram showing an embodiment of a power supply device adopting the present invention, FIGS. 2(A) to (E) are power waveform diagrams showing the operation of the device in FIG. 1, and FIGS. The figures are circuit diagrams showing other embodiments of the present invention, FIG. 5 is a circuit diagram of the low-pass filter of FIG. 1, FIG. 6 is a circuit diagram of another embodiment of the power supply device, and FIG. 7 is a circuit diagram of the low-pass filter of FIG. Circuit diagram showing the configuration of the device, Figures 8 (A) to (D)
9 is a power waveform diagram of each part of FIG. 7, and FIGS. 9(A) and 9(B) are enlarged views of the output waveform of FIG. 7. 1.2--Oscillator 3--Modulation circuit 4--Switch circuit 6.61
... Comparator 41 ... Delay circuit 42 ... Voltage follower 43 ... PWM circuit 45.46 ... Low pass filter 72 ... High frequency cut filter Tl - ... Transformer silencer 7. Showing the name of the work, f < 5, difference in balance Figure 9

Claims (1)

【特許請求の範囲】 1)交流、直流の重畳された高圧を出力する電源装置に
おいて、 低周波発振器と、 高周波発振器と、 出力電圧に応じてこれらの発振器の出力のいずれかにし
たがって一次側の低圧直流入力を制御される変圧器と、 この変圧器の出力をフライバックモードで整流する整流
器と、 この整流器の出力点と接地電位の間を前記低周波発振器
の出力信号に同期して断続するスイッチ手段と、 前記整流器の出力電圧を抵抗回路により減衰させた出力
振幅検出信号を濾波する前記低周波発振器の周波数より
も高く高周波発振器の周波数よりも低いカットオフ周波
数を有するローパスフィルタと、 このローパスフィルタの出力を所定の基準値と比較し、
ローパスフィルタの出力が同基準値を超過した場合前記
変圧器の1次側の通電を阻止する手段と、 前記スイッチ手段と前記整流器の接続点に発生する交流
電圧を所定の直流レベルにクランプした後負荷に給電す
るクランプ回路からなることを特徴とする電源装置。
[Claims] 1) A power supply device that outputs a high voltage in which alternating current and direct current are superimposed, including a low frequency oscillator, a high frequency oscillator, and a primary-side power source according to the output of one of these oscillators depending on the output voltage. a transformer that controls low-voltage DC input; a rectifier that rectifies the output of the transformer in flyback mode; and a connection between the output point of the rectifier and ground potential in synchronization with the output signal of the low-frequency oscillator. a low-pass filter having a cutoff frequency higher than the frequency of the low-frequency oscillator and lower than the frequency of the high-frequency oscillator, which filters an output amplitude detection signal obtained by attenuating the output voltage of the rectifier by a resistor circuit; Compare the output of the filter with a predetermined reference value,
means for blocking energization of the primary side of the transformer when the output of the low-pass filter exceeds the reference value; and after clamping the AC voltage generated at the connection point between the switch means and the rectifier to a predetermined DC level. A power supply device comprising a clamp circuit that supplies power to a load.
JP1279810A 1989-10-30 1989-10-30 Power supply device Pending JPH03143229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1279810A JPH03143229A (en) 1989-10-30 1989-10-30 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1279810A JPH03143229A (en) 1989-10-30 1989-10-30 Power supply device

Publications (1)

Publication Number Publication Date
JPH03143229A true JPH03143229A (en) 1991-06-18

Family

ID=17616237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1279810A Pending JPH03143229A (en) 1989-10-30 1989-10-30 Power supply device

Country Status (1)

Country Link
JP (1) JPH03143229A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839022A (en) * 1996-11-26 1998-11-17 Xerox Corporation Filter for reducing the effect of noise in TC control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839022A (en) * 1996-11-26 1998-11-17 Xerox Corporation Filter for reducing the effect of noise in TC control

Similar Documents

Publication Publication Date Title
US5301095A (en) High power factor AC/DC converter
JP3659742B2 (en) Switching mode power supply with power factor correction
US5420777A (en) Switching type DC-DC converter having increasing conversion efficiency at light load
US8063507B2 (en) Multiple output switching power source apparatus
EP0605752A2 (en) Switching power supply
US7113411B2 (en) Switching power supply
US6366480B2 (en) Switching power supply apparatus
JPH0956151A (en) Drive pulse output limiter circuit
US7414864B2 (en) Switching power supply apparatus
JPH09131051A (en) Power factor improving converter circuit
KR20050020593A (en) Switching Electric Source Device
JP2011087394A (en) Switching element driving control circuit and switching power supply device
JPH11122926A (en) Self-oscillating switching power supply
EP0474312B1 (en) DC-DC converter
EP0038336A1 (en) Voltage conversion method.
JPH03143229A (en) Power supply device
JP2816719B2 (en) Power supply for developing bias
JPH11122924A (en) Self-oscillating switching power supply
JPH0389850A (en) Power source
JPH03143228A (en) Power supply device
JPH03173316A (en) Power supply
JP2976638B2 (en) Switching power supply
JPH0297227A (en) Power source equipment
JP2723265B2 (en) Power supply
JPS61288729A (en) Power source unit