JP6420798B2 - Switchable high-voltage power supply circuit - Google Patents
Switchable high-voltage power supply circuit Download PDFInfo
- Publication number
- JP6420798B2 JP6420798B2 JP2016166283A JP2016166283A JP6420798B2 JP 6420798 B2 JP6420798 B2 JP 6420798B2 JP 2016166283 A JP2016166283 A JP 2016166283A JP 2016166283 A JP2016166283 A JP 2016166283A JP 6420798 B2 JP6420798 B2 JP 6420798B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transformer
- voltage value
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
本発明は、2出力の矩形波を交互に出力する切換型高圧電源回路に関する。 The present invention relates to a switching type high-voltage power supply circuit that alternately outputs two-output rectangular waves.
高圧電源回路として、圧電トランスを使用して入力電圧を矩形波電圧に変換し、負荷に出力する回路が知られている。この種の高電圧においては、負荷には、矩形波の平坦部分となる時間の間、平坦部分の値に相当する電圧が印加されることから、矩形波のデューティーを制御することで、負荷に対する電力供給を制御することができる。 As a high-voltage power supply circuit, a circuit that converts an input voltage into a rectangular wave voltage using a piezoelectric transformer and outputs the voltage to a load is known. In this type of high voltage, a voltage corresponding to the value of the flat portion is applied to the load during the time of the flat portion of the rectangular wave. Therefore, by controlling the duty of the rectangular wave, The power supply can be controlled.
この種の高圧電源回路は、特許文献1や特許文献2に示すように、入力電圧を一定周波数のスイッチング回路によってオン・オフして、矩形波のデューティーを制御する。この場合、負荷電流や負荷容量が大きい負荷において、矩形波の応答速度、すなわち、矩形波の立ち上がり/立ち下がり速度を速くすることが難しい。特に、出力の充放電時間が負荷に依存するため応答速度(立ち上がり/立ち下がり時間)を速くすることが難しい。
In this type of high-voltage power supply circuit, as shown in Patent Document 1 and
このような問題点を解決するため、本出願人は、特許文献3に示すように、特願2015−888888の高圧電源回路を提案した。この高圧電源回路は、応答速度改善のために直列に接続された複数のツェナーダイオードを使用し、その中段から出力電圧を取り出す。この高圧電源回路において、出力電圧値を負荷電圧値の例えば2倍に設定することで、立ち上がり時間を半分にして、低周波でスイッチング回路をオン・オフした場合であっても、出力電圧を矩形波にすることを可能とする。 In order to solve such problems, the present applicant has proposed a high-voltage power supply circuit of Japanese Patent Application No. 2015-888888 as shown in Patent Document 3. This high-voltage power supply circuit uses a plurality of Zener diodes connected in series to improve response speed, and takes out an output voltage from the middle stage thereof. In this high-voltage power supply circuit, even if the output voltage value is set to, for example, twice the load voltage value, the rise time is halved and the switching circuit is turned on / off at a low frequency, the output voltage is rectangular. It can be made into waves.
ところで、この種の高圧電源回路において、2つの出力を交互にタイミングをずらして出力する技術が要求されている。例えば、2つの負荷に対して、交互に電圧を供給することで、2つの負荷を交互に駆動する場合である。 By the way, in this type of high-voltage power supply circuit, there is a demand for a technique for outputting two outputs alternately at different timings. For example, this is a case where two loads are alternately driven by alternately supplying voltages to the two loads.
このような用途に特許文献3の回路を使用する場合、従来技術では、圧電トランスを有する電源回路を2系統用意して、両者の出力を各負荷の前段に設けたリレーによって切り替えていた。 In the case of using the circuit of Patent Document 3 for such an application, in the prior art, two power supply circuits having a piezoelectric transformer are prepared, and the outputs of both are switched by a relay provided at the front stage of each load.
すなわち、特許文献3の回路は、圧電トランスの後段に設けた複数のツェナーダイオードの中間部分から出力電圧を取り出していたため、リレーを制御するオン・オフ信号により、出力電圧がゼロになる出力オフ時間が生じる。そのため、圧電トランスを1台として、その後段に2系統の回路を設けた場合には、この出力オフ時間には、一方の系統から他方の系統に電圧供給ができない。そのため、やむを得ず、圧電トランスを2台設けて独立に駆動することで、各系統で出力オフ時間があっても、回路全体としてはタイミングをずらした2出力を交互に得ていた。 That is, since the circuit of Patent Document 3 takes out the output voltage from the middle part of the plurality of Zener diodes provided at the subsequent stage of the piezoelectric transformer, the output off time when the output voltage becomes zero by the on / off signal for controlling the relay Occurs. Therefore, when one piezoelectric transformer is used and two circuits are provided at the subsequent stage, voltage cannot be supplied from one system to the other system during this output off time. Therefore, unavoidably, by providing two piezoelectric transformers and driving them independently, even if there is an output off time in each system, two outputs with different timings are alternately obtained as a whole circuit.
しかし、圧電トランスを2回路分用意することは、部品点数が増大し、回路構成が複雑化するとともに、圧電トランスという比較的高価な部材を2つも必要とする欠点があった。 However, the preparation of two piezoelectric transformers has the disadvantages that the number of parts increases, the circuit configuration becomes complicated, and two relatively expensive members called piezoelectric transformers are required.
本発明の目的は、1台の圧電トランスを使用した簡単な回路構成で、タイミングをずらした2系統の矩形波電圧を交互に出力する高圧電源回路を提供することにある。 An object of the present invention is to provide a high-voltage power supply circuit that alternately outputs two systems of rectangular wave voltages at different timings with a simple circuit configuration using one piezoelectric transformer.
本発明の高圧電源回路は、次のような構成を有することを特徴とする。
(1)一定の電圧を出力する入力電源。
(2)前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランス。
(3)前記トランスの駆動回路。
(4)前記トランスの2次側に並列に接続され、前記トランスの出力電圧値を負荷電圧値にカットして矩形波を出力する第1と第2の波形整形回路。
(5)前記第1と第2の波形整形回路において、出力電圧の取出部の前記トランス側に直列に設けられた抵抗と、前記取出部の接地側に直列に設けられたツェナーダイオード。
(6)前記トランスの2次側に、前記第1と第2の波形整形回路を介して接続された第1と第2の負荷。
(7)前記トランスの2次側と前記第1と第2の負荷との間に設けられた第1と第2の立ち下がり処理リレー。
(8)前記矩形波の立ち下がり時において、前記第1と第2の立ち下がり処理リレーにオフ信号を出力するリレー制御回路。
(9)前記リレー制御回路に設けられ、前記第1と第2の立ち下がり処理リレーいずれか一方に供給するオフ信号を反転もしくは位相シフトする信号処理回路。
The high-voltage power supply circuit of the present invention is characterized by having the following configuration.
(1) An input power supply that outputs a constant voltage.
(2) A transformer that converts a voltage from the input power source into a predetermined pulse wave and outputs a voltage value higher than a load voltage value.
(3) A driving circuit for the transformer.
(4) First and second waveform shaping circuits which are connected in parallel to the secondary side of the transformer and output a rectangular wave by cutting the output voltage value of the transformer into a load voltage value.
(5) In the above first and second waveform shaping circuit, a resistor arranged in series before Quito lance side of the take-out portion of the output voltage, the zener diode provided in series with the ground side of the take-out portion.
(6) First and second loads connected to the secondary side of the transformer via the first and second waveform shaping circuits.
(7) First and second falling processing relays provided between the secondary side of the transformer and the first and second loads.
(8) A relay control circuit that outputs an off signal to the first and second falling processing relays when the rectangular wave falls.
(9) A signal processing circuit that is provided in the relay control circuit and inverts or phase shifts an off signal supplied to one of the first and second falling processing relays.
本発明の切換型高圧電源回路において、次のような構成を有することが好ましい。
(1)前記トランスが、圧電トランスである。
(2)前記圧電トランスの出力電圧値が、負荷電圧値の2倍以上である。
The switched high-voltage power supply circuit of the present invention preferably has the following configuration.
(1) The transformer is a piezoelectric transformer.
(2) The output voltage value of the piezoelectric transformer is at least twice the load voltage value.
本発明は、波形整形回路をツェナーダイオードと抵抗を直列に接続した構成とし、その中間部から出力を取り出したので、波形整形回路の抵抗で電圧を維持し、圧電トランスからの出力を維持することができる。その結果、波形整形回路の抵抗で電圧が維持される間に、第1の負荷から第2の負荷に対する矩形波電圧の供給を切り替えることが可能になり、1つの圧電トランスによって2出力を交互に切り替えることができる。 In the present invention, the waveform shaping circuit has a configuration in which a Zener diode and a resistor are connected in series, and the output is taken out from the intermediate portion thereof, so that the voltage is maintained by the resistance of the waveform shaping circuit and the output from the piezoelectric transformer is maintained. Can do. As a result, it is possible to switch the supply of the rectangular wave voltage from the first load to the second load while the voltage is maintained by the resistance of the waveform shaping circuit, and two outputs are alternately switched by one piezoelectric transformer. Can be switched.
以下、本発明の実施形態を、図面に従って具体的に説明する。
[1.第1実施形態]
[1−1.構成]
本実施形態の切換型高圧電源回路は、一定の電圧を出力する入力電源1と、入力電源1からの電圧を負荷電圧値に変換する圧電トランス2と、圧電トランス2の2次側に接続された第1と第2の負荷31,32を有する。第1と第2の負荷31,32は、所定の抵抗値と容量値を有し、容量値が大きな容量性負荷である。圧電トランス2は、後述する駆動回路によって制御されて、入力電源1からの一定の電圧値を所定の波高値と周期を有するパルス波を出力するものであり、パルス波のピークが負荷電圧値よりも高い電圧値、本実施形態では負荷電圧値の2倍の電圧を出力する。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
[1. First Embodiment]
[1-1. Constitution]
The switched high-voltage power supply circuit of the present embodiment is connected to an input power supply 1 that outputs a constant voltage, a
本実施形態では、圧電トランス2からの出力電圧をクランプする第1と第2の波形整形回路71,72のツェナーダイオードTDと抵抗Rで負荷31,32に対する出力電圧が決まるため、例えば2倍にする場合には、整流回路6と抵抗R間の電圧値を、波形整形回路71,72の出力部とGND間と同じ電圧値に設定することで、2倍の出力電圧を得る。圧電トランス2からの出力電圧の制御方法は、位相角制御・周波数制御・電源ラインドロッパー制御などを使用する。また、昇圧比が足らない場合には、LC共振のLをオートトランスなどにより、不足分を補うことができる。
In the present embodiment, since the output voltage for the
圧電トランス2の1次側には、入力電源1からの一定の電圧が供給されるスイッチング回路4が接続される。スイッチング回路4には、そのオン・オフ間隔を制御する発振回路5が接続される。これらスイッチング回路4及び発振回路5により、圧電トランス2の駆動回路が構成される。
A switching circuit 4 to which a constant voltage from the input power supply 1 is supplied is connected to the primary side of the
圧電トランス2の2次側には整流回路6が接続され、整流回路6の出力側に、圧電トランス2の出力電圧値の上部を負荷31,32の要求する電圧値にカットする波形整形回路71,72が接続される。波形整形回路71,72は、本実施形態では複数の抵抗Rと複数のツェナーダイオードTDを直列に接続したものであって、その抵抗R側の端部に整流回路6を通過した圧電トランス2の出力電圧が印加される。接続された複数の抵抗RとツェナーダイオードTDの中段からは、負荷31,32に対する出力電圧が取り出される。
A
本実施形態では、圧電トランス2の出力電圧値が、負荷電圧値の2倍となるように設定され、波形整形回路71,72により、圧電トランス2の出力波形の中で、負荷電圧値よりも高い部分がカットされる。そのため、波形整形回路71,72から負荷31,32に出力される電圧値の波形は、その最大電圧値が負荷電圧値と等しい平坦部を有する矩形波となる。波形整形回路71,72のアノード側は、負荷31,32の接地側の端部と共に接地されている。
In the present embodiment, the output voltage value of the
整流回路6の出力側には、圧電トランス2の出力電圧値を検出して、発振回路5に出力する出力値検出回路8が接続されている。出力値検出回路8の出力側は発振回路5に接続されている。発振回路5には、入力電源1からの定電圧が入力されると共に、出力値検出回路8からの圧電トランス2の出力電圧の波形が入力され、発振回路5は、両者に基づいて、圧電トランス2の出力電圧の周波数を持つ駆動信号を出力する。圧電トランス2は駆動信号が入力されたことに応じて、駆動周波数により定められる昇圧比で駆動信号の電圧(駆動電圧)の昇圧を行い、2次側から出力電圧を出力する。
An output
圧電トランス2の2次側、すなわち、本実施形態では、第1の波形整形回路71と第1負荷31との間には、第1の立ち下がり処理用のリレー91が第1の負荷31と並列に接続されている。第2の波形整形回路72と第2の負荷32との間には、第2の立ち下がり処理用のリレー92が第2の負荷32と並列に接続されている。
In the present embodiment, that is, between the first
リレー91,92にはリレー制御回路10が接続され、リレー91,92はリレー制御回路10からのオフ信号により作動して、負荷31,32に対する圧電トランス2からの出力電流を遮断する。すなわち、容量性負荷31,32に比較して、リレー91,92の遮断速度は格段に速いため、負荷31,32に印加される圧電トランス2の出力電圧値は急速に遮断され、立ち下がり速度の早い矩形波が負荷31,32に出力されることになる。
A
リレー制御回路10と第2のリレー92の間には、リレー制御回路10から出力されるオン・オフ信号を反転もしくは位相シフトする信号処理回路11が設けられる。この信号処理回路11は、制御回路10から出力されたオン・オフ信号を、第1のリレー91に対してオン信号が供給されている際には、第2のリレー92に対してオフ信号が供給され、第1のリレー91に対してオフ信号が供給されている際には、第2のリレー92に対してオン信号が供給されるように、反転或いは位相シフトする。
Between the
[1−2.作用]
(1)矩形波電圧の生成
本実施形態は、圧電トランス2の出力電圧値を負荷電圧値よりも高くしたため、波形整形回路71,72には、図5の点線で示すような、波高値の高いパルス波が入力される。この波形値は、圧電トランス2の出力電圧が負荷電圧値に比較して高いことから、図3や図4のように圧電トランス2からの出力電圧値と負荷電圧値が等しい場合に比較して、波形の立ち上がりが短い。
[1-2. Action]
(1) Generation of rectangular wave voltage In this embodiment, since the output voltage value of the
このような圧電トランス2から出力された波高値の高いパルス波は、波形整形回路71,72に入力される。波形整形回路71,72は、ツェナーダイオードTDの有する定電圧出力特性に従い、圧電トランス2の出力電圧波形の中で、予め定めた負荷電圧値よりも高い電圧値をカットする。そのため、波形整形回路71,72から出力される出力電圧波形には、負荷電圧値と等しい平坦部分が必ず形成されることになり、負荷電圧値が所定時間継続する矩形波を負荷31,32に出力することができる。
Such a pulse wave with a high peak value output from the
波形整形回路71,72から負荷31,32に対して出力された矩形波がその立ち下がりの時点に達すると、リレー制御回路10からのオフ信号によりリレー91,92がオフになり波形整形回路71,72が短絡するので、負荷31,32に対する圧電トランス2からの出力電圧が遮断される。そのため、負荷31,32の有する容量に影響されることなく、矩形波の立ち下がりが迅速に行われる。
When the rectangular waves output from the
本実施形態では、整流回路6の後段に出力値検出回路8を設けて、整流後の電圧検出、を行うことで、圧電トランス2からの出力電圧が過電圧とならないようにして、波形整形回路71,72の各部材や負荷31,32を保護している。
In the present embodiment, an output
(2)タイミングをずらした2つの出力
本実施形態において、2つの負荷31,32に対して交互に矩形波電圧を供給するには次のようにする。
まず、制御回路10から第1のリレー91に対して、オン・オフ信号を供給し、第1の負荷31に対する波形整形回路71からの矩形波電圧の供給と停止を行う。この場合、波形整形回路71をツェナーダイオードTDと抵抗Rを直列に接続した構成とし、その中間部から負荷31,32に対する出力を取り出したので、リレー91のオフ時、すなわち負荷31に対する矩形波電圧の供給がオフになった時点では、波形整形回路71の圧電トランス2側の端部には、抵抗Rによる電圧降下が完了するまでの間、所定の電圧が維持される。
(2) Two outputs with shifted timings In this embodiment, the rectangular wave voltage is alternately supplied to the two
First, an ON / OFF signal is supplied from the
このように所定の電圧が維持された状態では、圧電トランス2からの電圧は、第2の波形整形回路72の抵抗R側端部に印加される。この時、制御回路10からは、リレー91のオフ信号と同期して、リレー92に対するオン信号が供給される。このオン信号は、信号処理装置11において、反転或いは位相シフトされた後、リレー92に供給され、この反転或いは位相シフトされたオン信号に基づいてリレー92がオンになり、波形整形回路72からの矩形波電圧が第2の負荷32に供給される。
In this state where the predetermined voltage is maintained, the voltage from the
以下、同様にして、リレー91,92がオン・オフを繰り返すごとに、各波形整形回路71,72に設けた抵抗Rの一定時間を要する電圧降下機能により、各波形整形回路71,72に対する圧電トランス2からの出力を維持することができるので、1つの圧電トランスによって2つの負荷31,32に対する矩形波電圧の出力を交互に切り替えることができる。
In the same manner, each time the
[1−3.効果]
(1)波形整形回路71,72をツェナーダイオードTDと抵抗Rを直列に接続した構成とすることで、1つの圧電トランス2からタイミングをずらした2つの矩形波電圧を出力することができる。その結果、圧電トランス2の削減による部品点数の削減、回路構成の単純化により、低廉で高性能な切換型高圧電源回路を提供できる。
[1-3. effect]
(1) Since the
(2)本実施形態によれば、圧電トランス2の出力電圧値を立ち上がり時間及び立ち下がり時間を短縮することができる。例えば、リレー91,92のみを設けた場合には、図4に示すように、立ち下がり時間は短縮するものの、立ち上がりに時間が掛かり、出力電圧値の波形上部の電圧が維持できない。これに対して、本実施形態では、圧電トランス2の出力電圧値を負荷電圧値の2倍としているため、出力電圧は図5の点線で示すような波形を描き、そのピークまで急速に上昇する。その結果、図4に比較して、接地電位から負荷電圧値までに要する立ち上がり時間は半減する。
(2) According to the present embodiment, the output voltage value of the
この状態で、波形整形回路71,72により、出力電圧の負荷電圧値を超える部分をカットすると、図5の実線で示すように、負荷電圧値が平坦になった矩形波を得ることができる。その結果、負荷31,32には、立ち上がり及び立ち下がり速度が速く、負荷電圧値が所定時間継続する矩形波電圧が印加される。
In this state, when the portion of the output voltage exceeding the load voltage value is cut by the
(3)波形整形回路71,72の後段にリレー91,92を設け、このリレー91,92をリレー制御回路10によりオフすることにより矩形波の立ち下がり速度を向上したので、容量性の負荷31,32などを接続した場合であっても、立ち下がりの応答性に優れた矩形波を負荷31,32に出力することができる。また、波形整形回路71,72の後段にリレー91,92を設けたので、波形整形回路71,72で降圧した電圧分、リレー91,92の耐圧を下げることができる。
(3) Since the
(4)本実施形態では、波形整形回路71,72として、ツェナーダイオードを使用したので、抵抗などを使用した他の波形整形回路に比較して、立ち上がり速度の向上と、負荷電力の損失軽減の効果がある。
(4) In this embodiment, zener diodes are used as the
[2.第2実施形態]
図6は、本発明の第2実施形態である。本実施形態では、圧電トランス2からの出力電圧や波形整形回路71,72からの出力電圧を発振回路4にフィードバックすることなく、圧電トランス2の駆動回路に、圧電トランス2の出力電圧値の設定回路8aを設けたものである。本実施形態では、設定回路8aの出力値が圧電トランス2で得たい出力電圧値となるので、設定値を例えば、負荷電圧値の2倍とする。
[2. Second Embodiment]
FIG. 6 is a second embodiment of the present invention. In this embodiment, the output voltage value of the
本実施形態によれば、設定回路8aにより出力電圧が決まるため、駆動回路に対するフィードバック電圧の検出がなくても、負荷31,32に対する出力電圧のクランプ値は決まる。
According to the present embodiment, since the output voltage is determined by the
[3.他の実施形態]
本発明は、前記の実施形態に限定されるものではなく、次のような他の実施形態も包含する。
(1)リレー91,92を波形整形回路71,72と負荷31,32との間に設ける代わりに、圧電トランス2の2次側であれば、他の箇所に設けることもできる。例えば、整流回路6と波形整形回路71,72の間や、圧電トランス2と整流回路6の間に、これらの回路と並列または直列に設けても良い。負荷31,32に対して、リレー91,92を直列に接続することもできる。
[3. Other Embodiments]
The present invention is not limited to the above-described embodiments, and includes other embodiments as follows.
(1) Instead of providing the
(2)圧電トランス2からの出力電圧値は、負荷電圧値の2倍に限定されるものではない。負荷31,32の有する容量や抵抗、あるいは負荷31,32に印加される周波数によって決定される時定数に従い、負荷31,32に供給される電圧波形の立ち下がり速度が変化する。そこで、負荷31,32による立ち下がり速度の遅延の程度に応じて、負荷31,32が必要とする時間、矩形波の平坦部分が継続するように、圧電トランス2からの出力電圧値を調整する。
(2) The output voltage value from the
(3)圧電トランス2の駆動回路は、図示のような出力値検出回路8、発振回路5及びスイッチング回路4を使用したもの以外に、公知の回路を適宜使用できる。
(3) As the drive circuit for the
(4)トランスとして圧電トランス2を例にとって説明したが、巻線トランスを使用することもできる。ただし、圧電トランス2の方が駆動回路からの制御周波数に対する応答性に優れることから、パルス波の生成、出力電圧の制御などが容易且つ精度良く実施できる。
(4) Although the
(5)リレー91,92としては、半導体リレーや半導体スイッチ、その他のスイッチの使用が可能である。本発明においては、リレー制御回路10からオフ信号で所定の周波数でオン・オフを繰り返すものであれば、その構成は特に限定しない。
(5) As the
(6)リレー制御回路10及び/または信号処理回路11としては、オン・オフ信号、所定の周波数の波形信号などを出力する回路が使用でき、切換型高圧電源回路の外部から制御信号を供給するものでも、切換型高圧電源回路内で制御信号を生成するものでも良い。
(6) As the
(7)本発明は、少なくとも第1と第2の波形整形回路、負荷、及びリレーを有するものであり、1つの圧電トランスにさらに多くの波形整形回路や負荷を並列に接続する切換型高圧電源回路も包含する。 (7) The present invention has at least first and second waveform shaping circuits, a load, and a relay, and is a switched high-voltage power supply that connects more waveform shaping circuits and loads in parallel to one piezoelectric transformer. Circuits are also included.
1…入力電源
2…圧電トランス
31,32…負荷
4…スイッチング回路
5…発振回路
6…整流回路
71,72…波形整形回路
8…出力値検出回路
8a…出力電圧値の設定回路
91,92…立ち下がり処理リレー
10…リレー制御回路
11…信号処理回路
DESCRIPTION OF SYMBOLS 1 ...
Claims (3)
前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランスと、
前記トランスの駆動回路と、
前記トランスの2次側に並列に接続され、前記トランスの出力電圧値を負荷電圧値にカットして矩形波を出力する第1と第2の波形整形回路と、
前記第1と第2の波形整形回路において、出力電圧の取出部の前記トランス側に直列に設けられた抵抗と、前記取出部の接地側に直列に設けられたツェナーダイオードと、
前記トランスの2次側に、前記第1と第2の波形整形回路を介して接続された第1と第2の負荷と、
前記トランスの2次側と前記第1と第2の負荷との間に設けられた第1と第2の立ち下がり処理リレーと、
前記矩形波の立ち下がり時において、前記第1と第2の立ち下がり処理リレーにオフ信号を出力するリレー制御回路と、
前記リレー制御回路に設けられ、前記第1と第2の立ち下がり処理リレーいずれか一方に供給するオフ信号を反転もしくは位相シフトする信号処理回路と、
を備えている切換型高圧電源回路。 An input power supply that outputs a constant voltage;
A transformer that converts a voltage from the input power source into a predetermined pulse wave and outputs a voltage value higher than a load voltage value;
A drive circuit for the transformer;
First and second waveform shaping circuits connected in parallel to the secondary side of the transformer and cutting the output voltage value of the transformer into a load voltage value and outputting a rectangular wave ;
In the first and second waveform shaping circuit, a resistor arranged in series before Quito lance side of the take-out portion of the output voltage, the zener diode provided in series with the ground side of the take-out portion,
First and second loads connected to the secondary side of the transformer via the first and second waveform shaping circuits;
First and second falling processing relays provided between the secondary side of the transformer and the first and second loads;
A relay control circuit that outputs an off signal to the first and second falling processing relays when the rectangular wave falls;
A signal processing circuit provided in the relay control circuit for inverting or phase-shifting an off signal supplied to one of the first and second falling processing relays;
A switching type high-voltage power supply circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166283A JP6420798B2 (en) | 2016-08-26 | 2016-08-26 | Switchable high-voltage power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166283A JP6420798B2 (en) | 2016-08-26 | 2016-08-26 | Switchable high-voltage power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018033287A JP2018033287A (en) | 2018-03-01 |
JP6420798B2 true JP6420798B2 (en) | 2018-11-07 |
Family
ID=61303030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016166283A Active JP6420798B2 (en) | 2016-08-26 | 2016-08-26 | Switchable high-voltage power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6420798B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816719B2 (en) * | 1989-09-01 | 1998-10-27 | キヤノン株式会社 | Power supply for developing bias |
JP4219451B2 (en) * | 1998-06-04 | 2009-02-04 | 株式会社キーエンス | Static eliminator |
JP2001109282A (en) * | 1999-10-08 | 2001-04-20 | Oki Data Corp | High-voltage power source circuit and electronic image forming device provided with the same |
JP4519333B2 (en) * | 2001-01-19 | 2010-08-04 | 株式会社キーエンス | Pulse AC type static eliminator |
JP4133086B2 (en) * | 2002-07-31 | 2008-08-13 | サンクス株式会社 | Static eliminator |
JP2007014108A (en) * | 2005-06-30 | 2007-01-18 | Fuji Xerox Co Ltd | Power supply unit |
JP2008072827A (en) * | 2006-09-13 | 2008-03-27 | Tamura Seisakusho Co Ltd | Power unit using piezoelectric transformer |
JP5794061B2 (en) * | 2011-09-13 | 2015-10-14 | オムロン株式会社 | Static eliminator |
-
2016
- 2016-08-26 JP JP2016166283A patent/JP6420798B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018033287A (en) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5930560B1 (en) | High frequency insulated gate driver circuit and gate circuit driving method | |
US4459532A (en) | H-Switch start-up control for AC motor | |
JP5951042B2 (en) | Device and method for controlling pulse output | |
JP2020524470A5 (en) | ||
JP2005278274A (en) | Gate drive circuit in power converter | |
KR20120066020A (en) | Device for applying high voltage using pulse voltage, and method of applying high voltage | |
US9553524B2 (en) | Method for converting alternating current into direct current and related device | |
JP6420798B2 (en) | Switchable high-voltage power supply circuit | |
KR20140062997A (en) | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same | |
WO2016175137A1 (en) | Laser oscillator | |
US11215157B2 (en) | Ignition control device for internal combustion engine | |
US20080150604A1 (en) | Converter having a time-delay circuit for pwm signals | |
JP4386743B2 (en) | Resonant circuit | |
JP6289428B2 (en) | High voltage power circuit | |
JP2008043003A (en) | Gate drive unit of voltage-driven type semiconductor element | |
US3333204A (en) | Apparatus for producing pulses having adjustable phase and uniform width | |
CN107635299B (en) | Electromagnetic heating cooking system and driving chip of power switch tube thereof | |
Cassel | The evolution of pulsed modulators from the Marx generator to the Solid State Marx modulator and beyond | |
JPH02254969A (en) | Switch mode power source circuit | |
JPH0974345A (en) | Drive circuit for insulated gate semiconductor element | |
JP2009124781A (en) | Gate drive for voltage-driven semiconductor device | |
US3644754A (en) | Circuit for the contactless control of thyristors | |
US10491141B2 (en) | Phase-chopping control of piezoelectric actuators | |
JPH11313479A (en) | Switching power unit | |
JP5885544B2 (en) | Piezoelectric transformer drive circuit, power supply device, and piezoelectric transformer drive method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6420798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |