JP2812602B2

JP2812602B2 - 表示一体型タブレット

Info

Publication number: JP2812602B2
Application number: JP6698692A
Authority: JP
Inventors: 孝生田川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-03-25
Filing date: 1992-03-25
Publication date: 1998-10-22
Anticipated expiration: 2013-10-22
Also published as: JPH05274084A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワードプロセッサなどに使用される表示一体型タ
ブレットに関する。

【０００２】

【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレーと静電誘導型タブレットを組み合わせて、
静電誘導型タブレットへの入力文字や図形が、我々が紙
に筆記用具で書いた感覚で入力され、液晶ディスプレー
に表示されるようにしたものが実用化されている。しか
し、この静電誘導型タブレットは、電極のある部分とな
い部分とでは反射率や透過率が異なるため、表示画面上
で格子状に電極が見え、液晶表示の質を落とす原因とな
っている。

【０００３】そこで、本発明者は、このような欠点をな
くしたタブレットとして、最近、図７に示すような表示
一体型タブレットを提案した。この表示一体型タブレッ
トは、液晶表示の表示電極が座標検出(位置検出ともい
う)電極を兼ねたもので、図８に示すように１フレーム
内において座標検出と表示を時分割で行うようにしたも
のである。図７において、液晶パネル１は互いに交差す
る方向に配列したコモン電極Ｙ(Ｙ₁〜Ｙn)とセグメント
電極Ｘ(Ｘ₁〜Ｘm)との間に液晶層を介在させて構成され
ており、各コモン電極Ｙとセグメント電極Ｘが交差する
部分の液晶層が各画素となっている。つまり、ここでは
n×ｍドットの画素がマトリクス状に配列されているこ
とになる。この表示一体型タブレットは、上述の液晶デ
ィスプレー上にタブレットを置いたものに比べて、格子
状の電極パターンがなくなり見易くなるといった利点の
ほかに、電極やドライブ回路を兼用しているためコスト
ダウンや小型軽量化が容易になるといった利点がある。
上記コモン電極Ｙを駆動するためのコモン駆動回路２
と、上記セグメント電極Ｘを駆動するためのセグメント
駆動回路３は、切り替え回路４を介して表示制御回路５
と位置検出制御回路６に接続されている。この切り替え
回路４は制御回路７により制御され、表示期間には表示
制御回路５からの出力を駆動回路２，３に出力し、座標
検出期間には位置検出制御回路６からの出力を駆動回路
２，３に出力する。

【０００４】表示期間には、上記表示制御回路５が、出
力端子ＳからシフトデータＳを、出力端子ＦＲから反転
信号ＦＲを、クロック出力端子ＣＰ１からクロックＣＰ
１を、クロック出力端子ＣＰ２からクロックＣＰ２を、
データ出力端子Ｄ０〜Ｄ３から表示データＤ０〜Ｄ３を
それぞれ出力する。クロックＣＰ１は１行分の画素を走
査する走査期間を周期とするクロックであり、切り替え
回路４の出力端子ＣＰ１０からコモン駆動回路２のクロ
ック入力端子ＣＫとセグメント駆動回路３のラッチパル
ス入力端子ＬＰに入力される。また、シフトデータＳ
は、各コモン電極Ｙを指定するためのパルス信号であ
り、切り替え回路４の出力端子Ｓ０から出力され、コモ
ン駆動回路２のシフトデータ入力端子Ｄ１０１より上記
クロックＣＰ１と同期して入力される。上記シフトデー
タＳのシフトに応じて、そのシフト位置に対応するコモ
ン駆動回路２の出力端子０１〜ｎからコモン電極Ｙに駆
動信号が出力される。この駆動信号は直流電源回路１２
から供給されるバイアスＶ０〜Ｖ５に基づいて生成され
る。クロックＣＰ２は１列分の画素を走査する走査期間
を数分割した期間を周期とするクロックであり、切り替
え回路４の出力端子ＣＰ２０から出力され、セグメント
駆動回路３のクロック入力端子ＸＣＫに入力される。表
示データＤ０〜Ｄ３は切り替え回路４の出力端子Ｄｏｕ
ｔから出力されセグメント駆動回路３の入力端子Ｄ０〜
Ｄ３に入力され、セグメント駆動回路３内のレジスタに
順次取り込まれる。そして、１行分の画素に対応する表
示データが取り込まれると、上記ラッチパルス入力端子
ＬＰに入力されるクロックＣＰ１のタイミングでこれら
の表示データがラッチされ、各表示データに対応する駆
動信号がセグメント駆動回路３の出力端子０１〜ｍから
セグメント電極Ｘに出力される。この駆動信号も直流電
源回路１２から供給されるバイアスＶ０〜Ｖ５に基づい
て作成される。なお、反転信号ＦＲは液晶に印加する電
圧の極性を周期的に反転させて液晶の電気分解による劣
化を防止するための信号である。上記コモン駆動回路２
およびセグメント駆動回路３の動作によって、液晶パネ
ル１の画素はその行順序に従って駆動され、表示データ
に対応する画像が液晶パネル１に表示される。

【０００５】一方、座標検出期間には、位置検出制御回
路６が、出力端子ＳdからシフトデータＳdを、出力端子
ＦＲdから反転信号ＦＲdを、クロック出力端子ＣＰ１d
からクロックＣＰ１dを、クロック出力端子ＣＰ２dから
クロックＣＰ２dを、データ出力端子Ｄ０〜Ｄ３から駆
動データＤ０d〜Ｄ３dをそれぞれ出力する。クロックＣ
Ｐ１dは１行分のコモン電極を走査する走査期間を周期
とするクロックであり、切り替え回路４の出力端子ＣＰ
１０からコモン駆動回路２のクロック入力端子ＣＫとセ
グメント駆動回路３のラッチパルス入力端子ＬＰに入力
される。また、シフトデータＳdは、各コモン電極Ｙを
指定するためのパルス信号であり、切り替え回路４の出
力端子Ｓ０から出力され、コモン駆動回路２のシフトデ
ータ入力端子Ｄ１０１より上記クロックＣＰ１dと同期
して入力される。上記シフトデータＳdのシフトに応じ
て、そのシフト位置に対応するコモン駆動回路２の出力
端子０１〜ｎからコモン電極Ｙに駆動信号が出力され
る。この駆動信号は直流電源回路１２から供給されるバ
イアスＶ０〜Ｖ５に基づいて生成される。クロックＣＰ
２dはＤ０d〜Ｄ３dをセグメント駆動回路３に転送する
クロックであり、切り替え回路４の出力端子ＣＰ２０d
から出力され、セグメント駆動回路３のクロック入力端
子ＸＣＫに入力される。駆動データＤ０〜Ｄ３は切り替
え回路４の出力端子Ｄoutから出力されセグメント駆動
回路３の入力端子Ｄ０〜Ｄ３に入力され、セグメント駆
動回路３内のデータラッチに順次取り込まれる。そし
て、１行分のセグメント電極Ｘに対応する駆動データが
取り込まれると、上記ラッチパルス入力端子ＬＰに入力
されるクロックＣＰ１dのタイミングでこれらの駆動デ
ータがラインラッチにラッチされ、各駆動データに対応
する駆動信号がセグメント駆動回路３の出力端子０１〜
ｍからセグメント電極Ｘに出力される。この駆動信号も
直流電源回路１２から供給されるバイアスＶ０〜Ｖ５に
基づいて作成される。なお、反転信号ＦＲdは液晶に印
加する電圧の極性を周期的に反転させて液晶の電気分解
による劣化を防止するための信号であるが、座標検出期
間はまたはＨに固定している。

【０００６】図９は上記表示一体型タブレットの座標検
出期間における駆動タイミングを示す図である。座標検
出期間はＸ座標検出期間とそれに続くＹ座標検出期間に
分かれており、Ｘ座標検出期間にはセグメント電極Ｘ
に、Ｙ座標検出期間にはコモン電極Ｙに、それぞれ順
次、パルス電圧信号を印加する。上記パルス電圧信号の
印加により、電極Ｘ，Ｙと位置検出ペン(以下、検出ペ
ンという)８との間の浮遊容量によって検出ペン８に電
圧が誘起される。この検出ペン８の誘起電圧はアンプ９
で増幅され、Ｘ座標検出回路１０およびＹ座標検出回路
１１に入力される。このＸ座標検出回路１０とＹ座標検
出回路１１は上記アンプ９からの出力信号と制御回路７
からのタイミング信号とに基づいて、上記誘起電圧が最
高値になる迄の時間を検出することにより、それぞれ上
記検出ペン８の指示する位置のＸ座標とＹ座標を検出す
る。Ｘ座標とＹ座標の検出順序は逆でもよい。

【０００７】次に座標検出期間のＸ座標検出走査、即ち
セグメント駆動回路の動作を詳細に説明する。図７に於
いて、セグメント駆動回路３は単体のブロック図で示し
ているが、実際の装置では、例えば図１０のようなセグ
メント駆動ＬＳＩ３が図１１の３₁、３₂、３₃…３nの様
にカスケードに接続した形で構成され、ＸＣＫ,ＦＲ,Ｌ
Ｐ．Ｄ₀〜Ｄ₃,Ｖ₀〜Ｖ₅等は総てのＬＳＩに接続され信
号が供給される。各ＬＳＩへの入力データＤ₀〜Ｄ₃に対
してはチップセレクト端子となるシリアル入出力端子Ｅ
ＩＯ１₁、ＥＩＯ１₂、…で順次チップセレクトされる。

【０００８】図１０のＬＳＩを少し詳しく述べると、シ
リアル入出力端子ＥＩＯ１とＥＩＯ２は、Ｌ／Ｒの入力
レベルによりシフト方向を切り換えるもので、入出力い
ずれかに設定される。例えばＥＩＯ１はＬ／Ｒ＝Ｌの
時、入力となり、Ｈの時はカスケード出力となる。又Ｅ
ＩＯ２はＥＩＯ１の逆になる。シフトレジスター２１の
各ビットは並列出力機能を持ち、この出力が４ビット単
位で１ゲートを持つ４×２０ビットのデータラッチ２２
の各ゲートにそれぞれ接続されている。したがって、ク
ロックＸＣＫで転送される表示データは順次データラッ
チ２２に収納され、２０回のクロックで８０ビットの全
データがデータラッチ２２に収納され、同時にこのＬＳ
Ｉは非セレクト状態になる。又この状態で同時にチップ
セレクトＥＩＯ２にＥＩＯ１からのシフトデータが出力
され、カスケードに接続の次ぎのＬＳＩのチップセレク
トＥＩＯ１により次ぎのＬＳＩをセレクトする。ライン
ラッチ２３がビットバスでレベルシフター２４に接続さ
れている。ＬＰはラッチパルスの入力端子でデータラッ
チ２２のデータを立ち下がりエッジでラインラッチ２３
にラッチし、ラインラッチ２３の内容は、ラインラッチ
の内容とＦＲ信号でレベルシフター２４により出力電圧
を決定しＬＣＤドライバー２５より出力端子ＯＵＴ１…
ＯＵＴ８０より同時に出力する。同時にＬＰのたち下が
りで、コントロル回路２６によりチップセレクトはクリ
ヤーされる。

【０００９】図１１の１０１,１０２,…はマルチプレク
サーで表示期間中は図の様に、１０１はＬに接続され、
１０２以降は前段のＬＳＩのＥＩＯ２に接続されてい
る。ラッチパルスＬＰにより初期状態となり、すべての
チップセレクト出力端子ＥＩＯ２₁、ＥＩＯ２₂…はＨに
なり、それに接続のＥＩＯ１₂、ＥＩＯ１₃…もＨで、３₁
のみがセレクト状態になる。出力端子群１に対応するデ
ータＤ₀〜Ｄ₃がＸＣＫにより、チップセレクトされた３
₁のデータラッチ２２に転送され、１チップの出力数(図
１０のＬＳＩでは８０チャンネル)が２０個のデータラ
ッチ２２にシフトレジスター２１により順次収納され、
すべて(８０ビット)入り終わると、シフトレジスター２
１の出力であるＥＩＯ２₁がＬになりそれに接続された
次段のＥＩＯ１₂もＬになり、２段目のＬＳＩ３₂がセレ
クトされ、その後のデータは２段目のＬＳＩ３₂に転送
され内部のデータラッチに納められる。このような操作
を順次繰り返し、最終段ＬＳＩ３nのデータラッチにデ
ータが収納されると、ＬＰが印加され、すべてのＬＳＩ
のデータラッチのデータはラインラッチに移され、ＦＲ
信号と表示データに対応した電圧をレベルシフターによ
り選定し、その電圧をＬＣＤドライバーにより、出力端
子群ＯＵＴ１〜ＯＵＴ８０より同時に、出力され、それ
に接続の電極群に印加される。

【００１０】座標検出期間には、図１１のマルチプレク
サー１０１,１０２,…は、前段のＥＩＯ２でなく、別に
設けられたチップセレクト設定回路５０に接続され、Ｅ
ＩＯ１はチップセレクト設定回路の出力によりチップセ
レクトされる。図１１による座標検出期間に於ける、セ
グメント電極の走査、即ちＸ方向の走査タイミングを図
１２に示す。座標検出走査は初期処理としてシフトレジ
スター２１、ラインラッチ２３の内容をクリヤーし、表
示期間の交流化によるスパイクノイズの影響が及ぼさな
い期間を置いて、図１２に示す走査に入る。図１２のＥ
ＩＯ１₁がＬの期間Ｔ₀₁は１段目のＬＳＩがセレクトさ
れ、図示していないが以下２段目３段目…のＬＳＩが順
次セレクトされて行く。ここでは図９のaが４で、同時
に４本のセレクト電極に電圧が印加される場合を例に説
明する。実際の応用ではaを８〜１６程度に設定してい
る。したがって、Ｄ₀d〜Ｄ₃dは図１２の様に、同一信号
が印加される。このデータはＣＰ２dにより、チップセ
レクトされた最初のセグメント駆動ＬＳＩ３₁のデータ
ラッチ２２に順次転送し、Ｔ₁間の全データＤ₀d〜Ｄ₃d
がデータラッチ２２に転送されたら、ＬＰ端子にＣＰ１
dを印加することによりデータラッチの内容はラインラ
ッチに移され、同時に最初の４電極Ｘ₁Ｘ₂Ｘ₃Ｘ₄に駆動
回路よりＴ₂の期間電圧が印加され、同時にデータラッ
チ２２の内容はクリヤーされる。次のステップＴ₂では
引き続きチップセレクト設定回路よりＥＩＯ１₁をＬに
し、３₁をチップセレクトして、データはやはりＣＰ２d
によりデータラッチに転送されるが図１２の様にＣＰ２
dの期間だけ遅れて転送され、転送が終了したらＣＰ１d
により４電極Ｘ₅Ｘ₆Ｘ₇Ｘ₈に駆動回路よりＴ₃の期間電
圧が印加される。以下順次この走査を繰り返し、Ｔ₀₁で
の最初のＬＳＩに接続されたすべてのＸ電極に走査電圧
を印加したら、次の段３₂のセレクト駆動ＬＳＩをチッ
プセレクトし、Ｔ₀₂の期間に同様な走査を行う。総ての
セグメント駆動ＬＳＩ(３₁３₂３₃…３n)により、総ての
セグメント電極に電圧を印加することにより、Ｘ座標検
出期間が終了する。

【００１１】チップセレクトの入力信号を前段のＥＩＯ
２でなくチップセレクト設定回路より供給しているの
は、先の表示期間の説明の様に、Ｔ₁の終わりで、データ
ーラッチにすべてのデータが入るとＥＩＯ２₁がＬにな
り、ＥＩＯ１₂もＬとなりＴ₂でＬＳＩ３₂が選択されて
しまうからである。従って、座標検出期間においては、チ
ップセレクト設定回路を設け、ＥＩＯ１₁、ＥＩＯ１₂…
を制御するものである。

【００１２】

【発明が解決しようとする課題】上記説明から明らかな
ように、従来のセグメント駆動回路に使用されているＬ
ＳＩは、座標検出期間における動作が、表示期間におけ
る動作と同じように、入力データＤ０〜Ｄ３をデータラ
ッチに収納したのちラインラッチに移し、そのラインラ
ッチに移したデータに基づいて電圧を印加するようにな
っているので、Ｘ座標検出走査時間が長くなるという欠
点がある。例えば、コモン駆動回路は表示走査と座標検
出走査が殆ど同じで走査が極めて単純な為座標検出期間
が１００μＳ以下であるのに対し、従来方式によるセグ
メント駆動回路の座標検出期間は上記のような複雑なプ
ロセスを必要とするため４００μＳにも達する。座標検
出期間が図８の様に表示期間の間に割り込む方式の為、
座標検出期間はなるべく短いことが望ましいが、Ｘ座標
検出期間がそれを阻害している。通常１フレーム周波数
は７２ＨＺ程度に選ばれるから、その周期はほぼ１３．
９mＳとなりＸ座標検出期間はほぼ３．０％を占める。
また、上記従来のセグメント駆動回路は、図１１に示す
ように各ＬＳＩ毎にマルチプレクサ１０１,１０２,..を
必要とし、更にチップセレクト設定回路５０を必要とす
るため、回路が複雑になるという欠点がある。また、Ｘ
座標の検出精度が低いという欠点がある。図４(a)は図
１２及び図９のＸ座標検出でのステップ状走査の場合の
誘導電圧の波形を誇張したものであり、実際には高周波
成分が除去され、図４(b)のようになっているが実際に
は更に肩がなだらかである。検出ペンが、電圧を同時に
印加する電極群のほぼ中心位置にある場合には、誘導電
圧の波形は左右対称になるが、それを外れると図のよう
に非対称になる。誘導電圧は増幅後、スライス電圧gで
２値化され、図４(c)の様になる。ペンの座標は基準点
からの時間Ｔ₁,Ｔ₂をカウンターにより計測し、その平
均値より中心値を求めるものである。図４(b)の場合
に、スライスレベルg−g'が肩の近辺にある場合は、図
４(c)の様にＴ₁が不安定になり、ΔＴのふらつきを生
じ、検出座標も不安定になり、検出精度が落ちる。そこ
で、この発明の目的は、Ｘ座標検出期間が短く、回路が
簡単で、Ｘ座標の検出精度が高い表示一体型タブレット
を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、セグメント電極群とコモン電極群を有
する表示パネルと、上記セグメント電極群に電圧を印加
するセグメント駆動回路と、上記コモン電極群に電圧を
印加するコモン駆動回路と、上記電極群と静電的に結合
する検出ペンと、上記検出ペンの静電誘導電圧を増幅す
る手段を備え、上記表示パネルによる画像の表示と、上
記表示パネル面に接触させた上記検出ペンに誘起する電
圧により上記検出ペンの位置を確定する座標検出とを時
分割で行うようにした表示一体型タブレットにおいて、
上記セグメント駆動回路はシリアル入出力端子によりカ
スケードに接続された複数個の駆動用集積回路を備え、
上記駆動用集積回路は、その駆動用集積回路の走査モー
ドを、表示期間は第１モードに、座標検出期間は第２モ
ードに設定する走査モード設定手段と、上記シリアル入
出力端子と、表示期間に表示データが入力されるデータ
入力端子と、上記データ入力端子から入力されたデータ
をラッチするデータラッチと、ラインラッチと、シフトレ
ジスタと、駆動信号出力手段と、制御手段を備え、上記
制御手段は、第１モードにおいては、上記シリアル入出
力端子をチップセレクト端子として作用させ、上記デー
タ入力端子から入力された表示データをデータラッチで
ラッチさせ、上記データラッチがラッチした１行分のデ
ータをラインラッチに移し、上記ラインラッチに移した
データに基づく駆動信号を上記駆動信号出力手段により
同時にパラレルに出力させ、第２モードにおいては、上
記シリアル入出力端子をシフトデータ入出力端子として
作用させ、上記シリアル入力端子から入力されたシフト
データを上記シフトレジスタによりシリアルに上記シリ
アル出力端子に出力しつつシフトさせ、上記シフトレジ
スタによりシフトさせたシフトデータに基づく駆動信号
を上記駆動信号出力手段により順次シリアルに出力させ
るようになっていることを特徴としている。

【００１４】また、この発明は、上記シフトデータのパ
ルス幅は、上記シフトデータを転送するクロック信号の
周期よりも大きいことが望ましい。また、この発明は、
座標検出期間に上記セグメント駆動回路の走査と上記コ
モン駆動回路の走査を時分割で行う場合において、シフ
トデータを、先に走査する駆動回路の最終段から出力さ
せて、次に走査する駆動回路の第１段に入力させるシフ
トデータ制御手段を備えるようにすることができる。ま
た、上記シフトデータ制御手段は、上記先に走査する駆
動回路の最終段から出力させたシフトデータを一定時間
遅延させたのち上記次に走査する駆動回路の第１段に入
力させるようにすることもできる。また、この発明は、
上記コモン駆動回路は、上記セグメント駆動回路を構成
する上記駆動用集積回路と同一構成の集積回路であっ
て、走査モード設定手段が走査モードを常時第２モード
に設定するようになっている集積回路を複数個カスケー
ドに接続してなるようにすることができる。

【００１５】

【作用】上記構成において、表示期間においては、走査
モード設定手段が走査モードを第１モードに設定する。
そして、制御手段が、上記シリアル入出力端子をチップ
セレクト端子として作用させ、表示データ入力端子から
入力された表示データをデータラッチでラッチさせ、上
記データラッチがラッチした１行分のデータをラインラ
ッチに移し、上記ラインラッチに移したデータに基づく
駆動信号を駆動信号出力手段により同時にパラレルに出
力させる。一方、座標検出期間においては、走査モード設
定手段が走査モードを第２モードに設定する。そして、
制御手段が、上記シリアル入出力端子をシフトデータ入
出力端子として作用させ、上記シリアル入力端子から入
力されたシフトデータをシフトレジスタによりシリアル
に上記シリアル出力端子に出力しつつシフトさせ、上記
シフトレジスタによりシフトさせたシフトデータに基づ
く駆動信号を上記駆動信号出力手段により順次シリアル
に出力させる。従って、座標検出期間におけるデータ転
送動作は表示期間におけるデータ転送動作に比べてはる
かに簡単であり、従って、Ｘ座標検出期間は従来例に比
べて非常に短くなる。また、上記シリアル入力端子から
入力したシフトデータをシリアル出力端子から出力して
次段の駆動用集積回路のシリアル入力端子に入力するよ
うにしているので、従来例におけるような各ＬＳＩに対
するマルチプレクサ１０１,１０２,..やチップセレクト
設定回路５０を必要とせず、回路が簡単となる。

【００１６】また、上記シフトデータのパルス幅を、上
記シフトデータを転送するクロック信号の周期よりも大
きくした場合、すなわち、図３に例示するように、シフ
トデータ(ＳＤ)のパルス幅をクロック信号(ＤＳＴ)の周
期よりも大きい場合、ＤＳＴの立下りでセグメント電極
Ｘ１,Ｘ２,..に印加される駆動信号は４電極分ずつオー
バーラップしており、検出ペンに誘導される電圧の波形
は図５に例示するように滑らかになり、Ｘ座標の検出精
度が高くなる。また、図６に例示するように、シフトデ
ータをコモン駆動回路の最終段２pから出力させて、直
接あるいは遅延回路２００により一定時間遅延させた
後、セグメント駆動回路の第１段３₁に入力させるか、
あるいは、シフトデータをセグメント駆動回路の最終段
３nから出力させて、直接あるいは一定時間遅延させた
後、コモン駆動回路の第１段２₁に入力させることによ
り、コモン駆動回路とセグメント駆動回路の両方に別々
にシフトデータを印加する必要がなく、全体の回路構成
を簡単にすることができる。また、コモン駆動回路の駆
動用集積回路にセグメント駆動回路の駆動用集積回路と
同じ構成の集積回路を使用することにより、部品の在庫
管理が容易となる。

【００１７】

【実施例】以下、この発明を図示の実施例により詳細に
説明する。図１はこの発明の一実施例に使用されるセグ
メント駆動回路を構成するＬＳＩのブロック図、図２は
このＬＳＩを複数個カスケードに接続してなるセグメン
ト駆動回路の回路図、図３は本実施例におけるＸ座標検
出のタイミングチャートである。図１に示すＬＳＩ３
は、図１０に示すＬＳＩにＭＯＤＥ端子とバイ・ディレ
クショナル・シフトレジスタ２７を追加した構成になっ
ている。上記ＭＯＤＥ端子には図７に示す制御回路７に
よって、表示期間はＨ(ハイ)に、座標検出期間はＬ(ロ
ー)に設定される。制御手段および走査モード設定手段
としてのコントロール回路２６は、ＭＯＤＥ端子がＨに
なると、走査モードを第１のモードである「表示モード」
に設定し、Ｌになると、走査モードを第２のモードであ
る「検出モード」に設定する。そして、表示モードで
は、Ｅ１０１,Ｅ１０２を図１０に於けるＥＩＯ１、Ｅ
ＩＯ２と全く同じくチップセレクト用入出力端子の働き
をさせ、検出モードでは、Ｅ１０１,Ｅ１０２を新たな
機能としてシフトデータ入出力端子の働きをさせる。ま
た、検出モードの場合、ＥＩＯ１はＬ／Ｒ＝Ｈの時、シ
リアル入力となり、Ｌの時はシリアル出力となる。又Ｅ
ＩＯ２はＥＩＯ１の逆になる。ＸＣＫは、表示モードで
はデータＤ₀〜Ｄ₃の転送に使われシフトレジスター２１
の転送クロックとなるが、検出モードの場合には使われ
ない。ＤＳＴは、表示モードではＬＰの入力端子として
動作し、検出モードではシフトデータのクロックとして
動作する。Ｄ₀〜Ｄ₃の端子は表示モードでは表示データ
の入力端子となるが、検出モードでは使用されない。

【００１８】次にこのＬＳＩ３の動作を説明する。走査
モードが表示モードの場合、ＥＩＯ１とＥＩＯ２は図１
０に於けるＥＩＯ１、ＥＩＯ２と全く同じくチップセレ
クト用入出力端子の働きをし、共にシフトレジスター２
１の直列入出力に設定され、表示データＤ₁〜Ｄ₃は転送
クロックＸＣＫにより転送される。シフトレジスター２
１の各ビットは並列出力機能を持ち、この出力が４ビッ
ト(図１は４ビットの場合を示すが８または１６ビット
も可能である)単位で１ゲートを持つ４×２０ビットの
データラッチ２２の各ゲートにそれぞれ接続されてい
る。したがって、クロックＸＣＫで転送される表示デー
タは順次データラッチ２２に収納され、２０回のクロッ
クで全データがデータラッチ２２に収納され、同時にこ
のＬＳＩは非セレクト状態になる。シフトレジスター２
１の入出力はそれぞれＥＩＯ１、ＥＩＯ２に接続されて
いるので、この状態で同時にチップセレクトＥＩＯ２に
ＥＩＯ１からのシフトデータが出力され、カスケードに
接続の次ぎのＬＳＩのチップセレクトＥＩＯ１により次
ぎのＬＳＩをセレクトする。この表示モードにおいて
は、ラインラッチ２３がビットバスでレベルシフター２
４に接続されている。ＤＳＴはデータストローブ(ラッ
チパルス)の入力端子でデータラッチ２２のデータを立
ち下がりエッジでラインラッチ２３にラッチし、ライン
ラッチの内容とＦＲ信号によりレベルシフター２４で、
Ｖ₀〜Ｖ₅より走査に必要な電圧を選定し、ＬＣＤドライ
バー２５より出力端子ＯＵＴ１…ＯＵＴ８０より同時に
出力する。同時に(ＤＳＴのたち下がり)コントロル回路
２６によりチップセレクトはクリヤーされる。

【００１９】走査モードが検出モードの場合、ＥＩＯ
１、ＥＩＯ２はシフトデータ入出力端子となり、Ｒ₁,Ｒ
₂,...,Ｒ₈₀の８０個のレジスタからなるバイ・ディレク
ショナル・シフトレジスター２７の入出力になる。又、
レベルシフター２４はバイ・ディレクショナル・シフト
レジスター２７の並列出力に接続され、ラインラッチ２
３とは切り離される。従って、ＥＩＯ１(Ｌ／Ｒにより
ＥＩＯ２)に与えられたシフトデータは、バイ・ディレ
クショナル・シフトレジスター２７の並列出力として、
順次レベルシフター２４を介してＬＣＤドライバー２５
よりＯＵＴ１…ＯＵＴ８０を介して電極群に出力され
る。この検出モードにおいては、ＥＩＯ１はシフトデー
タ入力端子となり、このＥＩ０１に入力されたシフトデ
ータは、ＤＳＴに印加されるクロックパルスによりバイ
・ディレクショナル・シフトレジスター２７に転送され
たのちＥＩ０２から出力される。すなわち、ＬＳＩ３₁
に入力されたデータは、ＥＩＯ１₁→Ｒ₁→Ｒ₂→Ｒ₃…→
Ｒ₈₀→ＥＩＯ２₁の順に転送され、次段のＬＳＩ３₂のＥ
ＩＯ１₂に入力され、以下同様の処理により最終段のＬ
ＳＩ３nまで転送される。

【００２０】図２に示すように、初段のＬＳＩ３₁のＥ
ＩＯ１₁はマルチプレクサ１００の出力に接続されてお
り、このマルチプレクサ１００の入力は、ＭＯＤＥ信号
によりＹ１またはＹ２のいずれかが選択される。表示モ
ードの場合、ＭＯＤＥ信号はＨであり、マルチプレクサ
１００の入力はＬ(Ｖss)に設定されたＹ₁が選択され、
ＥＩＯ１₁はＬになる。ＭＯＤＥ、ＸＣＫ,ＦＲ,ＤＳＴ,
Ｄ₀〜Ｄ₃,Ｖ₀〜Ｖ₅等は総てのＬＳＩに接続され、各Ｌ
ＳＩはチップセレクト端子ＥＩＯ１₁、ＥＩＯ１₂、…で
順次チップセレクトされる。この表示モードの場合、Ｅ
ＩＯ１₁はマルチプレクサ１００を介してＬに固定され
ているが、ＤＳＴ端子にラッチパルスが印加された後の
初期状態では、他のすべてのチップセレクト出力端子Ｅ
１０２₁,Ｅ１０２₂…はＨになっており、それに接続の
ＥＩＯ１₂、ＥＩＯ１₃…もＨになっており、３₁のみが
セレクトされている。出力端子群１に対応するデータＤ
₀〜Ｄ₃がＸＣＫにより３₁に転送され、１チップの出力
数(図１では８０チャンネル)が４ビットで構成される２
０組のデータラッチに(２０ビット・シフトレジスター
により)順次収納され、すべて(４×２０ビット)入り終
わると、ＥＩＯ２₁がＬになりそれに接続されたＥＩＯ
１₂もＬになり、初段のＬＳＩが非セレクト状態にな
り、２段目のＬＳＩ３₂がセレクトされる。その後、デ
ータの２段目のＬＳＩ３₂に転送され内部のデータラッ
チに納められる。データＤ₀〜Ｄ₃を収納するデータラッ
チの選択は２０ビットのシフトレジスター２１により行
われる。このような操作を順次繰り返し、最終段ＬＳＩ
３nのデータラッチにデータが収納されると、ＤＳＴよ
りＬＰが印加され、すべてのＬＳＩのデータラッチのデ
ータはラインラッチに移され、ＦＲ信号に対応した電圧
をＬＣＤドライバーにより、出力端子群ＯＵＴ１〜ＯＵ
Ｔ８０より同時に、出力され、それに接続の電極群に印
加される。この様に、表示モードでは、図１０に示す従
来のＬＳＩを用いた場合と全く同様な働きをする。

【００２１】検出モードの場合は、ＭＯＤＥ信号はＬで
あり、マルチプレクサ１００の入力はＹ₂が選択され、
ＥＩＯ１₁にはシフトデータＳＤが印加される。ＥＩＯ
１₁に入力されたＳＤは、ＬＳＩ３₁のＤＳＴに印加され
るクロックパルスＣＰ２dによりバイ・ディレクショナ
ル・シフトレジスター２７に転送され、そのシフトレジ
スタ内をＲ₁→Ｒ₂→Ｒ₃…Ｒ₈₀の順に転送され、ＥＩＯ
２₁に出力される。このＥＩ０２₁に出力されたＳＤは、
引き続き次段のＬＳＩ３₂のＥＩＯ１₂に入力され、以
下、順次ＬＳＩ３nまで転送される。上記バイ・ディレ
クショナル・シフトレジスター２７の内容は、ラッチを
経由せずにレベルシフタ２４を介して、ＦＲ信号によっ
て設定された電圧として順次ＯＵＴ１→…→ＯＵＴ８０
→…と出力される。

【００２２】図３はこのＬＳＩを使った場合の検出走査
のタイムチャートである。出力は、４電極分ずつオーバ
ーラップした形で、１電極分ずつシフトしており、図１
２の４電極分を纏めて走査するのと異なる。これは図９
のＹ座標検出と同じであり、電極に加える電圧のシフト
が滑らかであり、この様な走査は従来のステップ状走査
(図９のＸ座標検出走査)の場合より、検出ペンに誘導さ
れる電圧の波形に階段状部分が見られなく滑らかにな
る。

【００２３】図５（a）は本実施例による図３の走査に
よる誘導電圧を、説明の為に誇張したもので、実際には
浮遊容量等により図５（b）の様に高周波成分が取れた
状態になっている。電圧は各電極に独立に印加されるの
で、厳密には左右非対称のこともあるが、ステップが小
さいので事実上対称と見て良い。誘導電圧は増幅後、ス
ライス電圧gで２値化され、図５（c)の様になる。ペン
の座標は基準点からの時間Ｔ₁Ｔ₂をカウンターにより計
測し、その平均値より中心値を求めるものである。本実
施例による図５の場合は、従来例による図４の場合に比
べて、肩の無い左右対称波形の為、スライスレベル及び
検出電圧のレベルが変動しても、左右対称にふらつくの
で、Ｔ₁とＴ₂の平均値は一定であり精度は高い。説明で
はシフトデータのパルス幅を４クロックとしているが、
パルス幅の大きいほうが検出ペンの誘導電圧が大きくな
る。しかし、２０本程度より飽和し、これ以上本数を増
しても効果が減少すると共に、逆に図５の検出ペンの検
出電圧波形の最大レベル(山頂部)が平坦に近づき、検出
精度が低下するばかりでなく、周辺部の非検出領域が広
くなるので、好ましくない。最適本数は、表示電極と検
出ペンの距離によって変わるが、通常の表示パネルに保
護パネルを置いた場合３２本以内であるが、８〜１６ク
ロック程度に設定し８〜１６本の電極をオーバーラップ
する形で走査するのが適当である。

【００２４】このように、本実施例の表示一体型タブレ
ットは、セグメント駆動回路のＬＳＩとして、図９に示
す従来のＬＳＩの代わりに、図１に示すＬＳＩを用い
て、座標検出期間にはシリアル入出力端子Ｅ１０１,Ｅ
１０２から入出力されるシフトデータに基づいて駆動信
号を印加するようにしているので、走査が極めて単純化
され、回路が簡単となり、Ｘ座標走査時間が著しく短縮
できる。例えば、従来方式で５００μＳ程度であったＸ
座標検出期間を１００μＳ程度に短縮することが出来
る。また、図３に示すようにシフトデータＳＤのパルス
幅をクロック信号ＤＳＴの周期の４倍にすることによ
り、Ｘ座標検出走査を４電極分ずつオーバーラップした
形で１電極分ずつシフトして行うことができ、検出ペン
の誘起電圧の波形が滑らかになり、検出精度が向上す
る。また、座標検出期間を短縮出来ることは、表示のデ
ューティー比を大きくすることが出来るが、座標検出期
間が同じ場合なら、検出期間内に複数回の走査が可能で
あり、検出精度をさらに高めることが出来る。

【００２５】また、座標検出期間に於けるコモン及びセ
グメント駆動回路は共にシフトデータをクロックパルス
で転送し、最後は出力端子から出力されるので、例えば
図６の様にコモン駆動回路２を走査した後の最終段ＬＳ
Ｉ２pのシフトデータ出力端ＥＩＯ２pの出力を、セグメ
ント駆動回路３のシフトデータとして使用することも出
来る。又コモン駆動回路２の出力を、セグメント駆動回
路３の入力に直結するのでなく、シフトレジスター等の
遅延回路２００で遅らせてもよい。当然の事ではある
が、セグメント駆動回路３を先に走査した後、コモン駆
動回路２を走査してもよい。このように構成することに
より、回路構成を簡素化することが出来る。

【００２６】また、上記説明から明らかな様に、図１の
ＬＳＩを用いたセグメント駆動回路における検出モード
での動作は、コモン駆動回路の表示及び座標検出での動
作と同じである。従って、図１のＬＳＩはコモン駆動回
路にも使用することが出来る。コモン駆動回路とセグメ
ント駆動回路のＬＳＩを共用出来ることは、部品の在庫
管理の上で好都合である。

【００２７】上記実施例では、表示データをＤ₀〜Ｄ₃の
４ビットとして説明したが、８、１６ビットにも適用出
来る。この場合、シフトレジスター２１のビット数、デ
ータラッチ等は図１とは異なる。また、ＬＳＩの出力チ
ャンネル数については、８０チャンネルをモデルに説明
したが、これに限定されるものでない。また表示パネル
として、液晶パネルで説明したが、ＥＬ表示パネルにも
適用出来る。

【００２８】

【発明の効果】以上より明らかなように、この発明の表
示一体型タブレットは、セグメント駆動回路がシリアル
入出力端子によりカスケードに接続された複数個の駆動
用集積回路を備え、上記駆動用集積回路は、座標検出期
間においては、上記シリアル入力端子から入力されたシ
フトデータをシフトレジスタによりシリアルに上記シリ
アル出力端子に出力しつつシフトし、上記シフトレジス
タによりシフトしたシフトデータに基づく駆動信号を駆
動信号出力手段により順次シリアルに出力させるように
なっているので、走査プロセスが単純となり、座標検出
に要する時間を著しく短縮できる。また、従来例におけ
るような各ＬＳＩに対するマルチプレクサ１０１,１０
２,..やチップセレクト設定回路５０が不要となり、回
路が簡単になる。また、上記シフトデータのパルス幅
を、上記シフトデータを転送するクロック信号の周期よ
りも大きくすることにより、検出ペンに誘導される電圧
の波形を滑らかにでき、Ｘ座標の検出精度が高くなる。
また、シフトデータをコモン駆動回路の最終段から出力
させて、直接あるいは一定時間遅延させた後、セグメン
ト駆動回路の第１段に入力させることにより、コモン駆
動回路とセグメント駆動回路の両方に別々にシフトデー
タを印加する必要がなく、全体の回路構成を簡単にする
ことができる。また、コモン駆動回路の駆動用集積回路
にセグメント駆動回路の駆動用集積回路と同じ構成の集
積回路を使用することにより、部品の在庫管理が容易と
なる。

【図面の簡単な説明】

【図１】この発明の一実施例に使用されるＬＳＩのブ
ロック図である。

【図２】上記ＬＳＩをカスケードに接続したセグメン
ト駆動回路の回路図である。

【図３】上記実施例におけるＸ座標検出のタイムチャ
ートである。

【図４】従来例における検出電圧の波形図である。

【図５】上記実施例における検出電圧の波形図であ
る。

【図６】上記実施例においてコモン駆動回路からのデ
ータをセグメント駆動回路の入力データとして用いる場
合の説明図である。

【図７】一般的な表示一体型タブレットの回路構成図
である。

【図８】上記表示一体型タブレットにおける表示期間
と座標検出期間を示す図である。

【図９】従来例における座標検出のタイミチャートで
ある。

【図１０】従来例のセグメント駆動回路に使用される
ＬＳＩのブロック図である。

【図１１】上記従来例のセグメント駆動回路の回路図
である。

【図１２】上記従来例におけるＸ座標検出のタイムチ
ャートである。

【符号の説明】

１…表示パネル、２…コモン駆動回路、３…セグメント
駆動回路、２₁,..,２p…コモン駆動ＬＳＩ、３₁,...,３
n…セグメント駆動ＬＳＩ、８…位置検出ペン、２１…
シフトレジスタ、２２…データラッチ、２３…ラインラ
ッチ、２４…レベルシフタ、２５…ＬＣＤドライバ、２
６…コントロール回路、２７…バイ・ディレクショナル
・シフトレジスタ、Ｘ₁,..,Ｘm…セグメント電極、
Ｙ₁,..Ｙn…コモン電極、ＥＩ０１,ＥＩ０２…シリアル
入出力端子、Ｄ０〜Ｄ３…データ入力端子、ＭＯＤＥ…
モード設定端子、ＵＴ１,..,ＵＴ８０…出力端子。

Claims

(57)【特許請求の範囲】

【請求項１】第１電極群と第２電極群を有する表示パ
ネルと、上記第１電極群に電圧を印加する第１電極駆動
回路と、上記第２電極群に電圧を印加する第２電極駆動
回路と、上記電極群と静電的に結合する検出ペンと、上
記検出ペンの静電誘導電圧を増幅する手段を備え、上記
表示パネルによる画像の表示と、上記表示パネル面に接
触させた上記検出ペンに誘起する電圧により上記検出ペ
ンの位置を確定する座標検出とを時分割で行うようにし
た表示一体型タブレットにおいて、上記第１電極駆動回路はシリアル入出力端子によりカス
ケードに接続された複数個の駆動用集積回路を備え、上
記駆動用集積回路は、その駆動用集積回路の走査モード
を、表示期間は第１モードに、座標検出期間は第２モー
ドに設定する走査モード設定手段と、上記シリアル入出
力端子と、表示期間に表示データが入力されるデータ入
力端子と、上記データ入力端子から入力されたデータを
ラッチするデータラッチと、ラインラッチと、シフトレ
ジスタと、駆動信号出力手段と、制御手段を備え、上記
制御手段は、第１モードにおいては、上記シリアル入出
力端子をチップセレクト端子として作用させ、上記デー
タ入力端子から入力された表示データをデータラッチで
ラッチさせ、上記データラッチがラッチした１行分のデ
ータをラインラッチに移し、上記ラインラッチに移した
データに基づく駆動信号を上記駆動信号出力手段により
同時にパラレルに出力させ、第２モードにおいては、上
記シリアル入出力端子をシフトデータ入出力端子として
作用させ、上記シリアル入力端子から入力されたシフト
データを上記シフトレジスタによりシリアルに上記シリ
アル出力端子に出力しつつシフトさせ、上記シフトレジ
スタによりシフトさせたシフトデータに基づく駆動信号
を上記駆動信号出力手段により順次シリアルに出力させ
るようになっていることを特徴とする表示一体型タブレ
ット。
【請求項２】請求項１に記載の表示一体型タブレット
において、上記シフトデータのパルス幅は、上記シフト
データを転送するクロック信号の周期よりも大きいこと
を特徴とする表示一体型タブレット。
【請求項３】請求項１または２に記載の表示一体型タ
ブレットにおいて、座標検出期間に上記第１電極駆動回
路の走査と上記第２電極駆動回路の走査を時分割で行う
場合において、シフトデータを、先に走査する駆動回路
の最終段から出力させて、次に走査する駆動回路の第１
段に入力させるシフトデータ制御手段を備えたことを特
徴とする表示一体型タブレット。
【請求項４】請求項３に記載の表示一体型タブレット
において、上記シフトデータ制御手段は、上記先に走査
する駆動回路の最終段から出力させたシフトデータを一
定時間遅延させたのち上記次に走査する駆動回路の第１
段に入力させるようになっていることを特徴とする表示
一体型タブレット。
【請求項５】請求項１乃至４のいずれかに記載の表示
一体型タブレットにおいて、上記第２電極駆動回路は、
上記第１電極駆動回路を構成する上記駆動用集積回路と
同一構成の集積回路であって、走査モード設定手段が走
査モードを常時第２モードに設定するようになっている
集積回路を複数個カスケードに接続してなることを特徴
とする表示一体型タブレット。