JP2809799B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2809799B2
JP2809799B2 JP2072371A JP7237190A JP2809799B2 JP 2809799 B2 JP2809799 B2 JP 2809799B2 JP 2072371 A JP2072371 A JP 2072371A JP 7237190 A JP7237190 A JP 7237190A JP 2809799 B2 JP2809799 B2 JP 2809799B2
Authority
JP
Japan
Prior art keywords
layer
cap
plating
brazing material
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2072371A
Other languages
Japanese (ja)
Other versions
JPH03270260A (en
Inventor
孝夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2072371A priority Critical patent/JP2809799B2/en
Publication of JPH03270260A publication Critical patent/JPH03270260A/en
Application granted granted Critical
Publication of JP2809799B2 publication Critical patent/JP2809799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】 〔概要〕 半導体装置に関し、 キャップのメタライズ層を構成するAu鍍金層表面及び
放熱板のメタライズ層を構成するAu鍍金層表面にPb−Sn
ロー材をボイドをほとんど生じさせることなく充分濡れ
拡がるようにして、封止気密性及び放熱板の放熱効果を
向上させることができ、チップの信頼性を向上させるこ
とができる半導体装置を提供することを目的とし、 チップがフェースダウンでパッケージに接続され、該
パッケージに形成されたシールパターンとキャップに形
成されたメタライズ層とがロー材により接着され、該チ
ップ背面に形成されたメタライズ層及び該キャップに形
成されたメタライズ層と放熱板に形成されたメタライズ
層とが主成分がPb−Snからなるロー材により接着されて
いる半導体装置において、該キャップ及び該放熱板に形
成された該メタライズ層が再結晶化されて緻密な結晶粒
を有する膜厚が0.5μm以上のニッケル鍍金層と該ニッ
ケル鍍金層上に形成された膜厚が0.2μm以上1.0μm以
下の金鍍金層とを有するように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a semiconductor device, Pb-Sn is formed on a surface of an Au plating layer constituting a metallized layer of a cap and a surface of an Au plated layer constituting a metallized layer of a heat sink.
Provided is a semiconductor device capable of improving the sealing airtightness and the heat radiation effect of a heat radiating plate, and improving the reliability of a chip by sufficiently spreading a brazing material with almost no voids. The chip is connected face-down to the package, the seal pattern formed on the package and the metallized layer formed on the cap are adhered by a brazing material, and the metallized layer formed on the back of the chip and the cap In a semiconductor device in which the metallized layer formed on the heat sink and the metallized layer formed on the heat sink are bonded by a brazing material whose main component is Pb-Sn, the metallized layer formed on the cap and the heat sink is A nickel-plated layer having a thickness of 0.5 μm or more that has recrystallized dense crystal grains and a film formed on the nickel-plated layer It is configured to have a gold plating layer having a thickness of 0.2 μm or more and 1.0 μm or less.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置に係り、特に半導体装置を構成
するキャップのメタライズ層を構成するAu鍍金層表面及
び放熱板のメタライズ層を構成するAu鍍金層表面にPb−
Snロー材を充分濡れ拡がるようにすることができる半導
体装置に関する。
The present invention relates to a semiconductor device, in particular, a Pb-layer is formed on a surface of an Au plating layer constituting a metallized layer of a cap constituting a semiconductor device and a surface of an Au plating layer constituting a metallized layer of a heat sink.
The present invention relates to a semiconductor device capable of sufficiently spreading a Sn solder material.

近年、パッケージにTAB(Tape Automated Bonding)
によりLSIチップがフェースダウンで接続され、この接
続されたLSIチップをキャップ及び放熱板でPb−Snロー
材により封止される半導体装置が注目されている。この
半導体装置は具体的には、キャップに形成されたNi鍍金
層/Au鍍金層(2〜3μm層)からなるメタライズ層と
放熱板に形成されたTi層/Mo層/Ni層(以上スパッタ)/N
i鍍金層/Au鍍金層(2〜3μm厚)からなるメタライズ
層との接着をPb−Snロー材により行っていた。しかしな
がら、Pb−Snロー材を用いてキャップ及び放熱板を接着
する際、キャップのメタライズ層を構成するAu鍍金層表
面及び放熱板のメタライズ層を構成するAu鍍金層表面に
Pb−Snロー材が充分に濡れ拡がらず、充分な封止気密性
が得難いという問題があった。
In recent years, TAB (Tape Automated Bonding)
Accordingly, a semiconductor device in which an LSI chip is connected face down and the connected LSI chip is sealed with a Pb-Sn brazing material by a cap and a heat radiating plate attracts attention. Specifically, this semiconductor device has a metallized layer composed of a Ni plating layer / Au plating layer (2 to 3 μm layer) formed on a cap and a Ti layer / Mo layer / Ni layer (sputtering) formed on a heat sink. / N
Adhesion with a metallized layer consisting of an i-plated layer / Au-plated layer (2 to 3 μm thick) was performed using a Pb-Sn brazing material. However, when bonding the cap and the heat sink using the Pb-Sn brazing material, on the surface of the Au plating layer constituting the metallized layer of the cap and the surface of the Au plating layer constituting the metallized layer of the heat sink.
There was a problem that the Pb-Sn brazing material did not sufficiently wet and spread, and it was difficult to obtain sufficient sealing airtightness.

このため、キャップのメタライズ層を構成するAu鍍金
層表面及び放熱板のメタライズ層を構成するAu鍍金層表
面にPb−Snロー材を充分濡れ拡がるようにして充分な封
止気密性を得ることができる半導体装置が要求されてい
る。
For this reason, it is possible to obtain sufficient sealing airtightness by sufficiently wetting and spreading the Pb-Sn brazing material on the Au plating layer surface constituting the metallized layer of the cap and the Au plating layer constituting the metallized layer of the heat sink. There is a demand for a semiconductor device that can be used.

〔従来の技術〕[Conventional technology]

第7図は従来の半導体装置の構成を示す図である。図
示例の半導体装置は「日経マイクロデバイス 1989年
6月号 P51 図2」で報告されたものである。
FIG. 7 is a diagram showing a configuration of a conventional semiconductor device. The semiconductor device in the illustrated example is “Nikkei Micro Devices 1989
June issue P51 Figure 2 ”.

この図において、31はAlN等のセラミックスからなる
パッケージ、32は外部リード、33はパッケージ31上に形
成されたTi層/Mo層/Ni層/Cr層/Cu層/Ni層(以上スパッ
タ)/Ni鍍金層/Au鍍金層等からなるシールパターン、34
は例えばシールパターン33と同じ構成材料からなる導体
パターン、35はポリイミド樹脂等からなる絶縁体カバ
ー、36はPb−Snロー材からなる接着層、37は例えば銅箔
にSn鍍金が形成されたTABリード、38はAu等からなるバ
ンプ、39はコバール合金等からなるキャップ、40はキャ
ップ39表面に形成されたNi鍍金層/Au鍍金層(2〜3μ
m厚)からなるメタライズ層、41はLSIチップ、42はLSI
チップ41背面に形成されたTi層/Au層(以上スパッタ)
等からなるメタライズ層、43はAlN等のセラミックスか
らなる放熱板、44は放熱板43下面に形成されたTi層/Mo
層/Ni層(以上スパッタ)/Ni鍍金層/Au鍍金層(2〜3
μm厚)等からなるメタライズ層、45はN2ガス等の不活
性ガスが充填された隙間である。
In this figure, 31 is a package made of ceramics such as AlN, 32 is an external lead, 33 is a Ti layer / Mo layer / Ni layer / Cr layer / Cu layer / Ni layer (or more sputter) / Seal pattern consisting of Ni plating layer / Au plating layer, etc., 34
Is, for example, a conductor pattern made of the same material as the seal pattern 33, 35 is an insulator cover made of polyimide resin or the like, 36 is an adhesive layer made of Pb-Sn brazing material, 37 is, for example, a TAB in which Sn plating is formed on copper foil. Leads, 38 are bumps made of Au or the like, 39 is a cap made of Kovar alloy or the like, 40 is a Ni plating layer / Au plating layer (2-3 μm) formed on the surface of the cap 39.
m), 41 is an LSI chip, 42 is an LSI
Ti layer / Au layer formed on the back of chip 41 (sputtered above)
43 is a heat sink made of ceramics such as AlN, 44 is a Ti layer / Mo formed on the lower surface of the heat sink 43
Layer / Ni layer (more than sputtering) / Ni plating layer / Au plating layer (2-3
metallization layer consisting μm thick) or the like, 45 denotes a gap, inert gas such as N 2 gas is filled.

従来の半導体装置は、パッケージ31にTABによりLSIチ
ップ41をLSI素子等のパターニング面がパッケージ31側
を向くようにフェースダウンで接続し、パッケージ31に
接続されたLSIチップ41をキャップ39及び放熱板43で封
止するのを共に接着層36となるPb−Snロー材を用いるこ
とにより行っていた。この封止は具体的には、パッケー
ジ31に形成されたシールパターン33とキャップ39に形成
されたメタライズ層40を接着層36となるPb−Snロー材に
より接着するとともに、LSIチップ41背面に形成された
メタライズ層42及びキャップ39に形成されたメタライズ
層40と放熱板43に形成されたメタライズ層44とを接着層
36となるPb−Snロー材により接着することにより行って
いた。
In the conventional semiconductor device, the LSI chip 41 is connected face-down to the package 31 by TAB so that the patterning surface of the LSI element or the like faces the package 31 side, and the LSI chip 41 connected to the package 31 is connected to the cap 39 and the heat sink. The sealing with 43 has been performed by using a Pb-Sn brazing material to be the adhesive layer 36. Specifically, this sealing is performed by bonding the seal pattern 33 formed on the package 31 and the metallized layer 40 formed on the cap 39 with a Pb-Sn brazing material serving as an adhesive layer 36, and forming the seal pattern 33 on the back surface of the LSI chip 41. The metallized layer 42 formed on the cap 39 and the metallized layer 42 formed on the cap 39 and the metallized layer 44 formed on the heat sink 43 are bonded to each other.
It was performed by bonding with a Pb-Sn brazing material which became 36.

なお、封止はN2ガス等の不活性ガス雰囲気中で行われ
るため、封止されたLSIチップ41周囲の隙間45には不活
性ガスが充填される。また、放熱板43のメタライズ層44
としては、スパッタ法により放熱板43上にTi層、Mo層、
Ni層を順次形成した後、更に鍍金により上記Ni層上にNi
鍍金層、Au鍍金層(2〜3μm厚)を順次形成したもの
を用いており、キャップ39のメタライズ層40としては、
鍍金によりキャップ39表面にNi鍍金層、Au鍍金層(2〜
3μm厚)を順次形成したものを用いていた。
Since the sealing is performed in an atmosphere of an inert gas such as N 2 gas, the gap 45 around the sealed LSI chip 41 is filled with an inert gas. Also, the metallized layer 44 of the heat sink 43
As, a Ti layer, a Mo layer,
After successively forming a Ni layer, Ni is further plated on the Ni layer.
A plating layer and an Au plating layer (2 to 3 μm thick) are sequentially formed, and as the metallized layer 40 of the cap 39,
Ni plating layer, Au plating layer (2-
(Thickness: 3 μm).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記した従来の半導体装置では、キャップ39に形成さ
れたNi鍍金層/Au鍍金層からなるメタライズ層40と放熱
板43に形成されたTi層/Mo層/Ni層(以上スパッタ)/Ni
鍍金層/Au鍍金層からなるメタライズ層44との接着をPb
−Snロー材により行っていた。しかしながら、Pb−Snロ
ー材を用いてキャップ39及び放熱板43を接着する際、キ
ャップ39のメタライズ層40を構成するAu鍍金層表面及び
放熱板43のメタライズ層44を構成するAu鍍金層表面にPb
−Snロー材が充分に濡れ拡がらず、第8図に示す如く、
キャップ39のメタライズ層40と放熱板43のメタライズ層
44間に隙間51が生じたり、メタライズ層40、44を構成す
るAu鍍金層とPb−Snロー材からなる接着層36間にボイド
が生じたりして充分な封止気密性が得難いという問題が
あった。また、Pb−Snロー材からなる接着層36を介して
キャップ39からの熱を放熱する放熱板43の放熱効果が悪
くなるという問題があった。そして、封止気密性が充分
でないと、Pb−Snロー材からなる接着層36を介して外気
のH2O、O2等が隙間45内に侵入しLSIチップ41等を腐食し
たり、また、放熱板43の放熱効果が悪くなると実際の使
用時のLSIチップ41のジャンクション温度を上げ寿命を
短くしてしまう等の問題があった。
In the conventional semiconductor device described above, the metallized layer 40 formed of the Ni plating layer / Au plating layer formed on the cap 39 and the Ti layer / Mo layer / Ni layer (or more sputtered) / Ni
Pb for bonding with metallized layer 44 consisting of plating layer / Au plating layer
-It was performed by Sn brazing material. However, when the cap 39 and the heat radiating plate 43 are bonded using the Pb-Sn brazing material, the Au plating layer surface forming the metallized layer 40 of the cap 39 and the Au plating layer forming the metallized layer 44 of the heat radiating plate 43 are bonded. Pb
-As shown in Fig. 8, the Sn brazing material does not sufficiently wet and spread.
Metallized layer 40 of cap 39 and metallized layer of heat sink 43
There is a problem that a gap 51 is generated between the 44 and a void is generated between the Au plating layer forming the metallized layers 40 and 44 and the adhesive layer 36 made of the Pb-Sn brazing material, and it is difficult to obtain sufficient sealing airtightness. there were. In addition, there is a problem that the heat radiating plate 43 that radiates heat from the cap 39 via the adhesive layer 36 made of the Pb-Sn brazing material has a poor heat radiation effect. If the sealing airtightness is not sufficient, H 2 O, O 2 and the like of the outside air enter the gap 45 through the adhesive layer 36 made of the Pb-Sn brazing material and corrode the LSI chip 41 and the like, or However, if the heat radiation effect of the heat radiating plate 43 deteriorates, there is a problem that the junction temperature of the LSI chip 41 in actual use is increased and the life is shortened.

上記金鍍金表面にPb−Snロー材が充分に濡れ拡がらな
いのは次のような理由からによるものと考えられる。
It is considered that the reason why the Pb-Sn brazing material does not sufficiently wet and spread on the surface of the gold plating is as follows.

メタライズ層40、44を構成する単に鍍金のみにより形
成したNi鍍金層は緻密な膜になっておらず、凹凸が生じ
て表面状態が荒れており、表面に酸化物等の残渣が残り
易く、この残渣が残った状態で金鍍金層が形成される。
そして、加熱時にAu鍍金層表面にNi鍍金層上に残渣が拡
散し出てくる。このため、金鍍金層表面にPb−Snロー材
が充分濡れ拡がり難くなるものと考えられる。
The Ni plating layer formed only by plating, which constitutes the metallized layers 40 and 44, is not a dense film, the surface state is rough due to unevenness, and residues such as oxides are likely to remain on the surface, A gold plating layer is formed with the residue remaining.
Then, upon heating, the residue diffuses out onto the Ni plating layer on the Au plating layer surface. For this reason, it is considered that the Pb-Sn brazing material is difficult to sufficiently wet and spread on the surface of the gold plating layer.

そこで、本発明は、キャップのメタライズ層を構成す
るAu鍍金層表面及び放熱板のメタライズ層を構成するAu
鍍金層表面にPb−Snロー材をボイドをほとんど生じさせ
ることなく充分濡れ拡がるようにして、封止気密性及び
放熱板を放熱効果を向上させることができ、LSIチップ
の信頼性を向上させることができる半導体装置を提供す
ることを目的としている。
Therefore, the present invention provides an Au plating layer surface constituting the metallized layer of the cap and an Au plate constituting the metallized layer of the heat sink.
The Pb-Sn brazing material can be spread sufficiently on the surface of the plating layer with almost no voids to improve the sealing airtightness and the heat dissipation effect of the heat sink, thereby improving the reliability of the LSI chip. It is an object of the present invention to provide a semiconductor device capable of performing the following.

〔課題を解決するための手段〕[Means for solving the problem]

本発明による半導体装置は上記目的達成のため、チッ
プがフェースダウンでパッケージに接続され、該パッケ
ージに形成されたシールパターンとキャップに形成され
たメタライズ層とがロー材により接着され、該チップ背
面に形成されたメタライズ層及び該キャップに形成され
たメタライズ層と放熱板に形成されたメタライズ層とが
主成分がPb−Snからなるロー材により接着されている半
導体装置において、該キャップ及び該放熱板に形成され
た該メタライズ層が再結晶化されて緻密な結晶粒を有す
る膜厚が0.5μm以上のニッケル鍍金層と該ニッケル鍍
金層上に形成された膜厚が0.2μm以上1.0μm以下の金
鍍金層とを有するものである。
In order to achieve the above object, in the semiconductor device according to the present invention, a chip is connected face-down to a package, a seal pattern formed on the package and a metallized layer formed on a cap are bonded by a brazing material, and In a semiconductor device in which a formed metallized layer and a metallized layer formed on the cap and a metallized layer formed on a heat sink are bonded by a brazing material whose main component is Pb-Sn, the cap and the heat sink The metallized layer formed on the substrate is recrystallized to have a dense crystal grain and has a thickness of 0.5 μm or more and a nickel plating layer having a thickness of 0.2 μm or more and 1.0 μm or less. And a plating layer.

本発明に係る再結晶化されて緻密な結晶粒を有するニ
ッケル鍍金層を得るための形成方法としては、鍍金によ
り得られたNi鍍金層をH2ガスまたはCOガス等の還元性ガ
スとN2ガスまたはCO2ガス等の不活性ガスとの混合ガス
中で熱処理する方法が挙げられる。この場合、Ni鍍金層
は酸化されないのが好ましく、上記のように還元性ガス
を用いればよい。
As forming method for obtaining nickel plating layer having been recrystallized dense grain according to the present invention, a Ni plating layer obtained by plating H 2 gas or a reducing gas and N 2 such as CO gas A method of performing heat treatment in a mixed gas with a gas or an inert gas such as a CO 2 gas may be used. In this case, the Ni plating layer is preferably not oxidized, and a reducing gas may be used as described above.

本発明において、ニッケル鍍金層の膜厚の下限を0.5
μmとしたのは0.5μmよりも薄くなると、再結晶化さ
れて緻密な結晶粒を有するニッケル鍍金層を得るための
熱処理の際、Niが下地の層(例えばスパッタにより形成
されたMo層等)中にほとんど拡散してしまい実用上好ま
しくないからである。
In the present invention, the lower limit of the thickness of the nickel plating layer is 0.5
When the thickness is smaller than 0.5 μm, when heat treatment is performed to obtain a nickel plating layer having recrystallized and dense crystal grains, Ni is used as a base layer (for example, a Mo layer formed by sputtering). This is because they are almost diffused into the inside, which is not preferable for practical use.

本発明において、金鍍金層の膜厚の下限を0.2μmと
したのは、0.2μmよりも薄くなると長期保存した時、A
u鍍金層の膜の隙間から空気中の酸素、水分等が侵入し
て金属膜が酸化変質したり、また、下地Ni等が金鍍金層
中に拡散し、それが、空気中の酸素、水分等と反応し
て、酸化変質してしまい実用上好ましくないからであ
る。また、金鍍金層の膜厚の上限を1.0μmとしたの
は、1.0μmより厚くなると、Pb−Snロー材を加熱溶融
した時、溶融するAuの量が増え、Pb−Snロー材としての
融点が上昇し、濡れ拡がり難くなり実用上好ましくない
からである。また、第6図に示すように、金鍍金層の膜
厚が0.2μm以上0.1μm以下の本発明のものは流れ出し
発生率、引き込み発生率の点でそれ以外の膜厚のものと
較べ共に調度良い値を示しており、半田流れ性が良好で
あることが判った。
In the present invention, the lower limit of the thickness of the gold-plated layer is set to 0.2 μm, when it is stored for a long time and becomes thinner than 0.2 μm, A
u Oxygen and moisture in the air penetrate through gaps in the film of the plating layer to cause oxidative deterioration of the metal film, and Ni or the like diffuses into the gold plating layer, resulting in oxygen and moisture in the air. This is because it reacts with the like and is oxidized and deteriorated, which is not preferable for practical use. Further, the upper limit of the thickness of the gold plating layer was set to 1.0 μm, when the thickness is more than 1.0 μm, when heating and melting the Pb-Sn brazing material, the amount of Au to be melted increases, and as a Pb-Sn brazing material This is because the melting point increases, and it becomes difficult to spread wet, which is not preferable for practical use. As shown in FIG. 6, the gold plating layer of the present invention in which the thickness of the gold plating layer is 0.2 μm or more and 0.1 μm or less has an outflow occurrence rate and a pulling-in occurrence rate which are both higher than those of other thicknesses. This shows a good value, indicating that the solder flowability is good.

本発明において、Pb−Snロー材の好ましい重量成分比
はPbが83重量%以上でSnが17重量%以下である。この場
合、固相線と液相線が近接しているので、早く凝固を終
了させることができ好ましい。
In the present invention, the preferred weight component ratio of the Pb-Sn brazing material is 83% by weight or more of Pb and 17% by weight or less of Sn. In this case, since the solidus line and the liquidus line are close to each other, the solidification can be terminated quickly, which is preferable.

本発明に係る主成分がPb−Snからなるロー材として
は、Pb−Snのみからなるロー材、Ag含有のPb−Snからな
るロー材が挙げられる。
Examples of the brazing material containing Pb-Sn as a main component according to the present invention include a brazing material consisting only of Pb-Sn and a brazing material consisting of Ag-containing Pb-Sn.

〔作用〕[Action]

本発明では、第1図、第3図、第5図に示すように、
キャップ39及び放熱板43に各々形成されたメタライズ層
8、4を構成するNi鍍金層8a、4dを、膜厚が例えば2μ
m(0.5μm以上)で再結晶化されて緻密な結晶粒を有
するように構成したため、従来の単に鍍金のみで形成し
たNi鍍金層の場合よりも表面に凹凸がほとんどなく表面
状態が整っている。そして、表面に酸化物等の残渣をほ
とんど残さない状態で膜厚が例えば0.5μm(0.2以上1.
0以下μm)のAu鍍金層8b、4eを形成するようにしたた
め、加熱の際Au鍍金層8b、4e表面にNi鍍金層8a、4d上の
残渣が拡散して表出すことがほとんどないため、Au鍍金
層8b、4e表面にPb−Snロー材をボイドをほとんど生じさ
せることなく充分濡れ拡がるようにすることができる。
In the present invention, as shown in FIG. 1, FIG. 3, and FIG.
The Ni plating layers 8a, 4d constituting the metallized layers 8, 4 formed on the cap 39 and the heat sink 43, respectively, are
m (0.5 μm or more), so that it is recrystallized to have dense crystal grains, so that the surface condition is almost uniform with less unevenness than the conventional Ni plating layer formed only by plating alone. . Then, the film thickness is, for example, 0.5 μm (from 0.2 to 1.
0 μm or less) Au plating layers 8b and 4e were formed, so that the residue on the Ni plating layers 8a and 4d hardly diffused and appeared on the Au plating layers 8b and 4e during heating. The Pb-Sn brazing material can be sufficiently spread on the surfaces of the Au plating layers 8b and 4e with almost no voids.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.

第1図〜第5図は本発明に係る半導体装置の一実施例
を説明する図であり、第1図は一実施例の半導体装置の
構成を示す図、第2図は一実施例のPb−Snロー材の製造
方法を説明する図、第3図は一実施例の放熱板のメタラ
イズ層の製造方法を説明する図、第4図は一実施例のキ
ャップ及びキャップのメタライズ層の製造方法を説明す
る図、第5図は一実施例の半導体装置の製造方法を説明
する図である。
1 to 5 are diagrams for explaining an embodiment of a semiconductor device according to the present invention. FIG. 1 is a diagram showing a configuration of a semiconductor device of one embodiment, and FIG. FIG. 3 is a view for explaining a method of manufacturing a Sn brazing material, FIG. 3 is a view for explaining a method of manufacturing a metallized layer of a heat sink of one embodiment, and FIG. 4 is a method of manufacturing a cap and a metallized layer of a cap according to one embodiment. FIG. 5 is a diagram for explaining a method of manufacturing a semiconductor device according to one embodiment.

これらの図において、第7図と同一符号は同一または
相当部分を示し、1はPbインゴット、2はSnインゴッ
ト、3は例えばPb:Sn=90重量%:10重量%のPb−Snロー
材、4は放熱板43に形成されたTi層4a/Mo層4b/Ni層4c/N
i鍍金層4d/Au鍍金層4eからなるメタライズ層、5はコバ
ール合金(42Alloyでもよい)等のロープ材、6は絞り
金型、7は切断金型、8はキャップ39に形成されたNi鍍
金層8a/Au鍍金層8bからなるメタライズ層、9はTABリー
ド37がばら付かないようにTABリード37に形成されたポ
リイミドテープ等からなるフィルムキャリアである。
In these figures, the same reference numerals as those in FIG. 7 denote the same or corresponding parts, 1 is a Pb ingot, 2 is a Sn ingot, 3 is, for example, Pb: Sn = 90% by weight: 10% by weight Pb-Sn brazing material, 4 is a Ti layer 4a / Mo layer 4b / Ni layer 4c / N formed on the heat sink 43
Metallized layer consisting of i-plated layer 4d / Au-plated layer 4e, 5 is rope material such as Kovar alloy (may be 42Alloy), 6 is drawing die, 7 is cutting die, and 8 is Ni plating formed on cap 39 The metallized layer 9 composed of the layer 8a / Au plating layer 8b and the film carrier 9 composed of a polyimide tape or the like formed on the TAB lead 37 so that the TAB lead 37 does not vary.

まず、第2図を用いて接着層36となるPb−Snロー材の
製造方法について説明する。
First, a method for manufacturing a Pb-Sn brazing material to be the adhesive layer 36 will be described with reference to FIG.

まず、高純度Pbインゴット1及び高純度Snインゴット
2を例えばPb:Sn=90重量%:10重量%で溶融した後、冷
却して結晶化させることによりPb−Snロー材3の固まり
を形成する。次いで、Pb−Snロー材3の固まりを絞り出
して棒状にし、圧延して所望の膜厚でシート状にした
後、型抜または切断することにより所望の形状のPb−Sn
ロー材3を得ることができる。
First, the high-purity Pb ingot 1 and the high-purity Sn ingot 2 are melted at, for example, Pb: Sn = 90% by weight: 10% by weight, and then cooled and crystallized to form a mass of the Pb-Sn brazing material 3. . Next, the mass of the Pb-Sn brazing material 3 is squeezed out into a bar shape, rolled into a sheet having a desired film thickness, and then punched or cut to form a Pb-Sn material having a desired shape.
The brazing material 3 can be obtained.

次に、第3図を用いて放熱板43のメタライズ層4の製
造方法について説明する。
Next, a method of manufacturing the metallized layer 4 of the heat sink 43 will be described with reference to FIG.

なお、ここでは放熱板43にAlNセラミックスを用いて
いるが、これは熱伝導率が150w/mK程度と大きく、放熱
効果が優れており、また、熱膨脹係数が約4ppm/KとSiの
約3ppm/Kに非常に近いので熱応力によるLSIチップ41へ
の負担が少ないからである。
Here, AlN ceramics is used for the heat sink 43, which has a large thermal conductivity of about 150 w / mK, excellent heat dissipation effect, and a thermal expansion coefficient of about 4 ppm / K and about 3 ppm of Si. This is because the load on the LSI chip 41 due to thermal stress is very small because it is very close to / K.

まず、スパッタ法により放熱板43上に膜厚が例えば0.
1μmのTi層4a、膜熱が例えば2μmのMo層4b及び膜熱
が例えば1μmのNi層4cを順次形成した後、Ti層をAlN
からなる放熱板43に拡散させてTi層4aと放熱板43の密着
性を向上させるために例えば930℃のH2ガスとN2ガスの
混合ガス中で熱処理する。ここでTi層4aを形成している
のはAlNからなる放熱板43とMo層4bの密着性を得るため
であり、Mo層4bを形成しているのは熱膨脹係数が約4ppm
/kでメタライズ層4全体としての熱膨脹係数を放熱板43
の熱膨脹係数に近付けるためであり、Ni層4cを形成して
いるのはNi鍍金層4dとの密着性を得るためである。次い
で、鍍金によりNi層4c上に膜厚が例えば2μmのNi鍍金
層4dを形成した後、Ni鍍金層4dを再結晶化させて緻密な
結晶粒を有するようにするために例えば720℃のH2ガス
とN2ガスの混合ガス中で熱処理する。次いで、鍍金によ
りNi鍍金層4d上に膜厚が例えば0.5μmのAu鍍金層4eを
形成することによりTi層4a/Mo層4b/Ni層4c(以上スパッ
タ)/Ni鍍金層4d/Au鍍金層4eからなるメタライズ層4を
得ることができる。
First, the film thickness is, for example, 0.
After sequentially forming a 1 μm Ti layer 4a, a Mo layer 4b having a film heat of, for example, 2 μm, and a Ni layer 4c having a film heat of, for example, 1 μm, the Ti layer is formed of AlN.
In order to improve the adhesion between the Ti layer 4a and the heat radiating plate 43 by diffusing it into the heat radiating plate 43 made of, for example, heat treatment is performed at 930 ° C. in a mixed gas of H 2 gas and N 2 gas. Here, the Ti layer 4a is formed to obtain the adhesion between the heat radiating plate 43 made of AlN and the Mo layer 4b, and the Mo layer 4b is formed so that the thermal expansion coefficient is about 4 ppm.
The heat expansion coefficient of the metallized layer 4 as a whole is determined by
The reason for forming the Ni layer 4c is to obtain close contact with the Ni plating layer 4d. Next, after forming a Ni plating layer 4d having a thickness of, for example, 2 μm on the Ni layer 4c by plating, the Ni plating layer 4d is recrystallized to have dense crystal grains, for example, at 720 ° C. Heat treatment is performed in a mixed gas of two gases and N 2 gas. Next, an Au plating layer 4e having a thickness of, for example, 0.5 μm is formed on the Ni plating layer 4d by plating, whereby a Ti layer 4a / Mo layer 4b / Ni layer 4c (or more sputtering) / Ni plating layer 4d / Au plating layer is formed. A metallized layer 4 made of 4e can be obtained.

次に、第4図を用いてキャップ39及びキャップ39のメ
タライズ層8の製造方法について説明する。
Next, a method of manufacturing the cap 39 and the metallized layer 8 of the cap 39 will be described with reference to FIG.

まず、コバール合金(42Alloy等でもよい)等の板状
のフープ材5を絞り金型6で所望の形状に成型し、切断
金型7により所望の寸法で切断してキャップ39を形成す
る。次いで、キャップ39を脱脂洗浄処理した後、鍍金に
よりキャップ39表面に膜厚が例えば2μmのNi鍍金層8a
を形成した後、Ni鍍金層8aを再結晶化させて緻密な結晶
粒を有するようにするために例えば720℃のH2ガス雰囲
気中で熱処理する。ここでの熱処理温度としては550℃
以上800℃以下が好ましい。次いで、鍍金によりNi鍍金
層8a上に膜厚が例えば0.5μmのAu鍍金層8bを形成する
ことによりNi鍍金層8a/Au鍍金層8bからなるメタライズ
層8を得ることができる。
First, a plate-shaped hoop material 5 such as a Kovar alloy (42Alloy or the like) is formed into a desired shape by a drawing die 6 and cut by a cutting die 7 into a desired size to form a cap 39. Next, after the cap 39 is degreased and cleaned, the Ni plating layer 8a having a thickness of, for example, 2 μm is formed on the surface of the cap 39 by plating.
Is formed, a heat treatment is performed, for example, in a H 2 gas atmosphere at 720 ° C. in order to recrystallize the Ni plating layer 8a to have dense crystal grains. The heat treatment temperature here is 550 ° C
It is preferably at least 800 ° C. Then, an Au plating layer 8b having a thickness of, for example, 0.5 μm is formed on the Ni plating layer 8a by plating, whereby the metallized layer 8 composed of the Ni plating layer 8a / Au plating layer 8b can be obtained.

次に、上記のように形成されたPb−Snロー材3、メタ
ライズ層4が形成された放熱板43及びメタライズ層8が
形成されたキャップ39を用いて半導体装置の製造方法に
ついて説明する。
Next, a method of manufacturing a semiconductor device will be described using the Pb-Sn brazing material 3 formed as described above, the heat sink 43 on which the metallized layer 4 is formed, and the cap 39 on which the metallized layer 8 is formed.

まず、第5図(a)、(b)に示すように、LSIチッ
プ41に形成されたAu等からなるバンプ38とフィルムキャ
リア9で補強されたTABリード37とを加熱、加圧により
接着する。なお、LSIチップ41背面にはTi層/Ni層/Ag層
(以上スパッタ)等からなるメタライズ層42が形成され
ている。
First, as shown in FIGS. 5A and 5B, a bump 38 made of Au or the like formed on an LSI chip 41 and a TAB lead 37 reinforced by a film carrier 9 are bonded by heating and pressing. . Note that a metallized layer 42 of a Ti layer / Ni layer / Ag layer (sputtered) or the like is formed on the back surface of the LSI chip 41.

次に、第5図(c)に示すように、TABリード37を所
定の長さで切断する。この時、TABリード37がばら付か
ないように補強されたフィルムキャリア9が除去され
る。
Next, as shown in FIG. 5C, the TAB lead 37 is cut to a predetermined length. At this time, the film carrier 9 reinforced so that the TAB leads 37 do not vary is removed.

次に、第5図(d)、(e)に示すように、LSIチッ
プ41をLSI素子等のパターニング面がパッケージ31側を
向くようにフェースダウンでパッケージ31に加熱、加圧
により接続する。この時、LSIチップ41のTABリード37と
パッケージ31の導体パターン34が接続される。なお、こ
こでのパッケージ31には、Ti層/Mo層/Ni層/Cr層/Cu層/N
i層(以上スパッタ)/Ni層/Au層(以上鍍金)等からな
るシールパターン33と、例えばシールパターン33の構成
材料と同じ構成材料からなる導体パターン34と、ポリイ
ミド樹脂等からなる絶縁体カバー35と、例えばコバール
(Kovar)合金のピンにAu鍍金が形成された外部リード3
2とが形成されている。
Next, as shown in FIGS. 5D and 5E, the LSI chip 41 is connected to the package 31 by heating and pressing face-down so that the patterning surface of the LSI element or the like faces the package 31 side. At this time, the TAB lead 37 of the LSI chip 41 and the conductor pattern 34 of the package 31 are connected. The package 31 here has a Ti layer / Mo layer / Ni layer / Cr layer / Cu layer / N
A seal pattern 33 composed of an i-layer (more than sputtering) / Ni layer / Au layer (more than plated), a conductor pattern 34 made of the same material as that of the seal pattern 33, and an insulator cover made of polyimide resin or the like 35 and external leads 3 with Au plating on the pins of, for example, Kovar alloy
2 are formed.

次に、第5図(f)に示すように、枠状のPb−Snロー
材、枠状のキャップ39、ペレット状のPb−Snロー材及び
放熱板43を順次載置する。なお、キャップ39表面にはNi
鍍金層8a/Au鍍金層8bからなるメタライズ層8が形成さ
れており、放熱板43下面にはTi層4a/Mo層4b/Ni層4(以
上スパッタ)c/Ni鍍金層4d/Au鍍金層4eからなるメタラ
イズ層4が形成されている。
Next, as shown in FIG. 5 (f), a frame-shaped Pb-Sn brazing material, a frame-shaped cap 39, a pellet-shaped Pb-Sn brazing material, and a heat sink 43 are sequentially placed. The surface of the cap 39 is Ni
A metallized layer 8 composed of a plating layer 8a / Au plating layer 8b is formed, and a Ti layer 4a / Mo layer 4b / Ni layer 4 (or more sputtered) c / Ni plating layer 4d / Au plating layer on the lower surface of the heat sink 43. A metallized layer 4 of 4e is formed.

そして、N2ガス雰囲気中で加熱(例えば300℃)、加
圧(例えば100g/cm2)することによりパッケージ31に形
成されたシールパターン33とキャップ39に形成されたメ
タライズ層8とを接着層36となるPb−Snロー材3により
接着するとともに、LSIチップ41背面に形成されたメタ
ライズ層42及びキャップ39表面に形成されたメタライズ
層8と放熱板43下面に形成されたメタライズ層4とをPb
−Snロー材3により接着することにより、第1図に示す
ような半導体装置が完成する。
Then, by heating (for example, 300 ° C.) and pressurizing (for example, 100 g / cm 2 ) in an N 2 gas atmosphere, the seal pattern 33 formed on the package 31 and the metallized layer 8 formed on the cap 39 are bonded to each other. The metallized layer 42 formed on the back surface of the LSI chip 41, the metallized layer 8 formed on the surface of the cap 39, and the metallized layer 4 formed on the lower surface of the heat sink 43 are bonded together with the Pb-Sn brazing material 3 serving as 36. Pb
The semiconductor device as shown in FIG. 1 is completed by bonding with the Sn solder material 3.

すなわち、上記実施例では、まずキャップ39及び放熱
板43に各々形成されたメタライズ層8、4を構成するNi
鍍金層8a、4dを、膜厚が例えば2μm(0.5μm以上)
で再結晶化されて緻密な結晶粒を有するように構成して
いる。このため、従来の単の鍍金のみで形成したNi鍍金
層の場合よりも表面に凹凸がほとんどなく表面状態が整
っている。次いで、表面に酸化物等の残渣をほとんど残
さない状態で膜厚が例えば0.5μm(0.2μm以上1.0μ
m以下)のAu鍍金層8b、4eを形成することができる。こ
のため、加熱の際Au鍍金層8b、4e表面にNi鍍金層8a、4d
上の残渣が拡散して表出すことがほとんどないため、Au
鍍金層8b、4e表面にPb−Snロー材をボイドをほとんど生
じさせることなく充分濡れ拡がるようにすることができ
る。したがって、封止気密性及び放熱板43の放熱効果を
向上させることができ、LSIチップの信頼性を向上させ
ることができる。
That is, in the above-described embodiment, first, the Ni that constitutes the metallized layers 8 and 4 formed on the cap 39 and the heat sink 43, respectively, is used.
The thickness of the plating layers 8a and 4d is, for example, 2 μm (0.5 μm or more)
And has fine crystal grains. For this reason, the surface condition is almost uniform with almost no irregularities as compared with the case of the conventional Ni plating layer formed only by single plating. Then, the film thickness is, for example, 0.5 μm (0.2 μm or more and 1.0 μm or less) with little residue such as oxide remaining on the surface.
m or less) Au plating layers 8b and 4e can be formed. Therefore, at the time of heating, the Ni plating layers 8a, 4d
Since the residue above hardly diffuses and appears, Au
The Pb-Sn brazing material can be sufficiently wet-spread on the surfaces of the plating layers 8b and 4e with almost no voids. Therefore, the sealing airtightness and the heat radiation effect of the heat radiation plate 43 can be improved, and the reliability of the LSI chip can be improved.

なお、本実施例では、放熱板43に形成されるメタライ
ズ層4を構成する下地の層としてスパッタ法によって形
成されるTi層4a、Mo層4b、Ni層4cを用いる場合について
説明したが、本発明はこれに限定されるものではなく、
例えばWまたはMo等の金属ペーストを塗布、焼付した層
を下地の層として用いる場合であってもよい。
In this embodiment, the case where the Ti layer 4a, the Mo layer 4b, and the Ni layer 4c formed by the sputtering method are used as the base layer constituting the metallized layer 4 formed on the heat sink 43 has been described. The invention is not limited to this,
For example, a case in which a metal paste such as W or Mo is applied and baked may be used as a base layer.

〔発明の効果〕〔The invention's effect〕

本発明によれば、キャップのメタライズ層を構成する
Au鍍金層表面及び放熱板のメタライズ層を構成するAu鍍
金層表面にPb−Snロー材をほとんどボイドを生じないよ
うに充分濡れ拡がるようにして、封止気密性及び放熱板
の放熱効果を向上させることができ、LSIチップの信頼
性を向上させることができるという効果がある。
According to the present invention, constituting the metallized layer of the cap
The Pb-Sn brazing material spreads sufficiently on the surface of the Au plating layer and the surface of the Au plating layer, which constitutes the metallization layer of the heat sink, so that almost no voids occur, improving the sealing airtightness and the heat dissipation effect of the heat sink. And the reliability of the LSI chip can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図〜第5図は本発明に係る半導体装置の一実施例を
説明する図であり、 第1図は一実施例の半導体装置の構成を示す図、 第2図は一実施例のPb−Snロー材の製造方法を説明する
図、 第3図は一実施例の放熱板のメタライズ層の製造方法を
説明する図、 第4図は一実施例のキャップ及びキャップのメタライズ
層の製造方法を説明する図、 第5図は一実施例の半導体装置の製造方法を説明する
図、 第6図は本発明の効果を説明する図、 第7図は従来例の半導体装置の構成を示す図、 第8図は従来例の課題を説明する図である。 3……Pb−Snロー材、 4……メタライズ層、 4d……Ni鍍金層、 4e……Au鍍金層、 8……メタライズ層、 8a……Ni鍍金層、 8b……Au鍍金層、 31……パッケージ、 33……シールパターン、 39……キャップ、 41……LSIチップ、 42……メタライズ層、 43……放熱板。
1 to 5 are diagrams for explaining an embodiment of a semiconductor device according to the present invention. FIG. 1 is a diagram showing a configuration of a semiconductor device of one embodiment. FIG. 2 is a diagram showing Pb of one embodiment. FIG. 3 is a view for explaining a method for manufacturing a Sn brazing material, FIG. 3 is a view for explaining a method for manufacturing a metallized layer of a heat sink according to one embodiment, and FIG. 4 is a method for manufacturing a cap and a metallized layer for a cap according to one embodiment. FIG. 5 is a diagram illustrating a method of manufacturing a semiconductor device according to one embodiment; FIG. 6 is a diagram illustrating the effect of the present invention; FIG. 7 is a diagram illustrating a configuration of a conventional semiconductor device; FIG. 8 is a diagram for explaining the problem of the conventional example. 3 ... Pb-Sn brazing material, 4 ... metallized layer, 4d ... Ni plated layer, 4e ... Au plated layer, 8 ... metallized layer, 8a ... Ni plated layer, 8b ... Au plated layer, 31 …… Package, 33 …… Seal pattern, 39 …… Cap, 41 …… LSI chip, 42 …… Metalized layer, 43 …… Heat sink.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】チップ(41)がフェースダウンでパッケー
ジ(31)に接続され、該パッケージ(31)に形成された
シールパターン(33)とキャップ(39)に形成されたメ
タライズ層(8)とがロー材(3、36)により接着さ
れ、該チップ(41)背面に形成されたメタライズ層(4
2)及び該キャップ(39)に形成されたメタライズ層
(8)と放熱板(43)に形成されたメタライズ層(4)
とが主成分がPb−Snからなるロー材(3、36)により接
着されている半導体装置において、 該キャップ(39)及び該放熱板(43)に形成された該メ
タライズ層(4、8)が再結晶化されて緻密な結晶粒を
有する膜厚が0.5μm以上のニッケル鍍金層(4d、8a)
と該ニッケル鍍金層(4d、8a)上に形成された膜厚が0.
2μm以上1.0μm以下の金鍍金層(4e、8b)とを有する
ことを特徴とする半導体装置。
1. A chip (41) is connected face-down to a package (31), and a seal pattern (33) formed on the package (31) and a metallization layer (8) formed on a cap (39). Are bonded by a brazing material (3, 36), and a metallized layer (4) formed on the back surface of the chip (41) is formed.
2) and a metallized layer (8) formed on the cap (39) and a metallized layer (4) formed on the heat sink (43)
And a metallized layer (4, 8) formed on the cap (39) and the heat radiating plate (43) in a semiconductor device in which is bonded by a brazing material (3, 36) whose main component is Pb-Sn. Is recrystallized and has dense crystal grains. Nickel plating layer (4d, 8a) with a thickness of 0.5 μm or more.
And the film thickness formed on the nickel plating layers (4d, 8a) is 0.
A semiconductor device comprising a gold plating layer (4e, 8b) having a thickness of 2 μm or more and 1.0 μm or less.
【請求項2】前記Pb−Snロー材(3、36)の重量成分比
がPbが83重量%以上でSnが17重量%以下であることを特
徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the weight component ratio of the Pb-Sn brazing material (3, 36) is such that Pb is 83% by weight or more and Sn is 17% by weight or less.
JP2072371A 1990-03-20 1990-03-20 Semiconductor device Expired - Fee Related JP2809799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2072371A JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2072371A JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03270260A JPH03270260A (en) 1991-12-02
JP2809799B2 true JP2809799B2 (en) 1998-10-15

Family

ID=13487383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2072371A Expired - Fee Related JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2809799B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693300B2 (en) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 External connection terminal of semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
JPH03270260A (en) 1991-12-02

Similar Documents

Publication Publication Date Title
JP2984068B2 (en) Method for manufacturing semiconductor device
TWI523724B (en) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
US7485495B2 (en) Integrated heat spreader with intermetallic layer and method for making
JPH04326534A (en) Chip bonding method of semiconductor device
JP3559432B2 (en) Method of forming a semiconductor metallization system and its structure
CN101150102B (en) Semiconductor device and method for manufacturing the same
JPH05226527A (en) Heat sink and semiconductor module using the same
US3291578A (en) Metallized semiconductor support and mounting structure
JPH05347469A (en) Ceramic circuit board
JP2809799B2 (en) Semiconductor device
JP2796168B2 (en) Semiconductor device
JPS5936425B2 (en) Lead frame structure with intermediate layer
JPH028459B2 (en)
JP4055399B2 (en) Chip-type semiconductor device and manufacturing method thereof
JPH0140514B2 (en)
JP4328462B2 (en) Solder coat lid
JPS5815252A (en) Bump structure
JP2963549B2 (en) Semiconductor package
JPH0864799A (en) Semiconductor chip, semiconductor device using it and manufacture thereof
JP3222348B2 (en) Manufacturing method of ceramic package
JPH0344064A (en) Junction structure of aluminum nitride substrate and metal substrate
JPS63164326A (en) Semiconductor device package
JP4123719B2 (en) Tape carrier and semiconductor device using the same
JPS57149741A (en) Bonding method for semiconductor pellet
JPS60143636A (en) Electronic component parts

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees