JPH03270260A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH03270260A
JPH03270260A JP2072371A JP7237190A JPH03270260A JP H03270260 A JPH03270260 A JP H03270260A JP 2072371 A JP2072371 A JP 2072371A JP 7237190 A JP7237190 A JP 7237190A JP H03270260 A JPH03270260 A JP H03270260A
Authority
JP
Japan
Prior art keywords
layer
plating
cap
metallized
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2072371A
Other languages
Japanese (ja)
Other versions
JP2809799B2 (en
Inventor
Takao Yamaguchi
孝夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2072371A priority Critical patent/JP2809799B2/en
Publication of JPH03270260A publication Critical patent/JPH03270260A/en
Application granted granted Critical
Publication of JP2809799B2 publication Critical patent/JP2809799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PURPOSE:To improve sealing airtightness and cooling effect of a cooling plate by specifying constitution of a metallized layer which is formed on a cap and the cooling plate. CONSTITUTION:A nickel-plated layer which is 0.5mum or more in film thickness with a fine crystal particle and a gold-plated layer which is 0.2mum-1.0mum in thickness and is formed on the nickel-plated layer are formed by recrystallizing metallized layers 4 and 8 which are formed on a cap 39 and a cooling plate 43. This recrystallized nickel-plated layer with the fine crystal particle can be obtained by heat treatment of an Ni-plated layer which is obtained by plating within a mixed gas of a reducing gas such as H2 gas or CO gas and an inactive gas such as N2 gas or CO2 gas, thus enabling sealing airtightness and cooling effect of the cooling plate to be improved.

Description

【発明の詳細な説明】 〔概要〕 半導体装置に関し、 キャップのメタライズ層を構成するAu鍍金層表面及び
放熱板のメタライズ層を構成するAu@金層表面にPb
−5nロー材をボイドをほとんど生しさせることなく充
分濡れ拡がるようにして、封止気密性及び放熱板の放熱
効果を向上させることができ、チップの信頼性を向上さ
せることができる半導体装置を提供することを目的とし
、チップがフェースダウンでパッケージに接続され、該
パッケージに形成されたシールパターンとキャップに形
成されたメタライズ層とがロー材により接着され、該チ
ップ背面に形成されたメタライズ層及び該キャップに形
成されたメタライズ層と放熱板に形成されたメタライズ
層とが主成分がPb−5nからなるロー材により接着さ
れている半導体装置において、該キャップ及び該放熱板
に形成された該メタライズ層が再結晶化されて緻密な結
晶粒を有する膜厚が0.5μm以上のニッケル鍍金層と
該ニッケル鍍金層上に形成された膜厚が0.2μm以上
1.0μm以下の金遣金層とを有するように構成する。
[Detailed Description of the Invention] [Summary] Regarding a semiconductor device, Pb is added to the surface of the Au plating layer constituting the metallized layer of the cap and the surface of the Au@gold layer constituting the metallized layer of the heat sink.
- A semiconductor device that can improve the sealing airtightness and the heat dissipation effect of the heat sink by making the 5N brazing material wet and spread sufficiently without creating any voids, thereby improving the reliability of the chip. A chip is connected face down to a package, a seal pattern formed on the package and a metallized layer formed on the cap are bonded with a brazing material, and a metallized layer formed on the back side of the chip. and a semiconductor device in which a metallized layer formed on the cap and a metallized layer formed on a heat sink are bonded together with a brazing material whose main component is Pb-5n, A nickel plating layer having a thickness of 0.5 μm or more and having dense crystal grains formed by recrystallization of the metallized layer, and a nickel plated layer having a thickness of 0.2 μm or more and 1.0 μm or less formed on the nickel plating layer. It is configured to have a layer.

[産業上の利用分野〕 本発明は、半導体装置に係り、特に半導体装置を構成す
るキャップのメタライズ層を構成するAug金層表面及
び放熱板のメタライズ層を構成するAu鍍金層表面にP
b−Snロー材を充分濡れ拡がるようにすることができ
る半導体装置に関する。
[Industrial Field of Application] The present invention relates to a semiconductor device, and in particular, the present invention relates to a semiconductor device in which P is applied to the surface of an Au plating layer constituting a metallized layer of a cap and the surface of an Au plating layer constituting a metallized layer of a heat dissipation plate.
The present invention relates to a semiconductor device that can sufficiently wet and spread a b-Sn brazing material.

近年、パッケージにT A B (Tape Auto
o+atedBonding )によりLSIチップが
フェースダウンで接続され、この接続されたLSIチッ
プをキャップ及び放熱板でPb−Snロー材により封止
される半導体装置が注目されている。この半導体装置は
具体的には、キャップに形成されたNi鍍金層/ A 
u鍍金層(2〜3μm厚)からなるメタライズ層と放熱
板に形成されたTi層/MO層/Ni層(以上スパッタ
)/Ni鍍金層/Au鍍金層(2〜3μm厚)からなる
メタライズ層との接着をPb−Snロー材により行って
いた。しかしながら、Pb−Snロー材を用いてキャッ
プ及び放熱板を接着する際、キャップのメタライズ層を
構成するAu鍍金層表面及び放熱板のメタライズ層を構
成するAu鍍金層表面にPb−Snロー材が充分に濡れ
拡がらず、充分な封止気密性が得難いという問題があっ
た。
In recent years, TAB (Tape Auto) has been added to packages.
Semiconductor devices are attracting attention in which LSI chips are connected face-down by O+atedBonding and the connected LSI chips are sealed with a Pb-Sn brazing material using a cap and a heat sink. Specifically, this semiconductor device has a Ni plating layer/A formed on the cap.
A metallized layer consisting of a u plating layer (2 to 3 μm thick) and a metallized layer formed on the heat sink consisting of a Ti layer/MO layer/Ni layer (sputtered)/Ni plating layer/Au plating layer (2 to 3 μm thick) Adhesion with the Pb-Sn brazing material was performed. However, when bonding the cap and the heat sink using the Pb-Sn brazing material, the Pb-Sn brazing material is applied to the surface of the Au plating layer that makes up the metallized layer of the cap and the surface of the Au plating layer that makes up the metallized layer of the heat sink. There was a problem in that it did not wet and spread sufficiently and it was difficult to obtain sufficient sealing and airtightness.

このため、キャップのメタライズ層を構成するAu鍍金
層表面及び放熱板のメタライズ層を構成するAu鍍金層
表面にPb−Snロー材を充分濡れ拡がるようにして充
分な封止気密性を得ることができる半導体装置が要求さ
れている。
For this reason, it is necessary to sufficiently wet and spread the Pb-Sn brazing material on the surface of the Au plating layer constituting the metallized layer of the cap and the surface of the Au plating layer constituting the metallized layer of the heat sink to obtain sufficient sealing airtightness. There is a demand for semiconductor devices that can

〔従来の技術〕[Conventional technology]

第7図は従来の半導体装置の構成を示す図である。図示
例の半導体装置は「日経マイクロデバイス 1989年
 6月号 P51  図2」で報告されたものである。
FIG. 7 is a diagram showing the configuration of a conventional semiconductor device. The illustrated semiconductor device is the one reported in "Nikkei Microdevice June 1989 issue, P51, FIG. 2".

この図において、31はAlN等のセラミックスからな
るパンケージ、32は外部リード、33はパンケージ3
1上に形成されたTi層/ M o層/Ni層/ Cr
層/ Cu層/Ni層(以上スパッタ)/NiNi鍍金
1i u鍍金層等からなるシールパターン、34は例え
ばシールパターン33と同じ構成材料からなる導体パタ
ーン、35はポリイミド樹脂等からなる絶縁体カバー、
36はPb−Snロー材からなる接着層、37は例えば
銅箔にSn鍍金が形成されたTABリード、38はAu
等からなるバンプ、39はコバール合金等からなるキャ
ップ、40はキャップ39表面に形成されたNi鍍金1
i / A u鍍金層(2〜3μm厚)からなるメタラ
イズ層、41はLSIチップ、42はLSIチップ41
背面に形成されたTi層/ A u層(以上スパッタ)
等からなるメタライズ層、43はAlN等のセラミック
スからなる放熱板、44は放熱板43下面に形成された
Ti層/MO層/Ni層(以上スパッタ)/N1鍍金層
/Aul金Ji(2〜3μm厚)等からなるメタライズ
層、45はN2ガス等の不活性ガスが充填された隙間で
ある。
In this figure, 31 is a pan cage made of ceramics such as AlN, 32 is an external lead, and 33 is a pan cage 3.
Ti layer/Mo layer/Ni layer/Cr formed on 1
Seal pattern consisting of layer/Cu layer/Ni layer (sputtered)/NiNi plating 1i u plating layer, etc., 34 is a conductor pattern made of the same constituent material as the seal pattern 33, 35 is an insulator cover made of polyimide resin, etc.
36 is an adhesive layer made of Pb-Sn brazing material, 37 is a TAB lead made of copper foil plated with Sn, and 38 is Au.
39 is a cap made of Kovar alloy, etc., and 40 is a Ni plating 1 formed on the surface of the cap 39.
A metallized layer consisting of an i/Au plating layer (2 to 3 μm thick), 41 is an LSI chip, 42 is an LSI chip 41
Ti layer/Au layer formed on the back side (sputtered)
43 is a heat sink made of ceramics such as AlN, 44 is a Ti layer/MO layer/Ni layer (sputtered)/N1 plating layer/Aul gold Ji (2~ 45 is a gap filled with an inert gas such as N2 gas.

従来の半導体装置は、パッケージ31にTABによりL
SIチップ4】をLSI素子等のパターニング面がパッ
ケージ31側を向くようにフェースダウンで接続し、パ
ンケージ31に接続されたLSIチップ41をキヤ・ノ
ブ39及び放熱板43で封止するのを共に接着層36と
なるPb−Snロー材を用いることにより行っていた。
In the conventional semiconductor device, L is attached to the package 31 by TAB.
SI chips 4] are connected face down so that the patterned surfaces of the LSI elements, etc. This was done by using a Pb-Sn brazing material that would become the adhesive layer 36.

この封止は具体的には、パンケージ31に形成されたシ
ールパターン33とキャップ39に形成されたメタライ
ズ層4oを接着層36となるPb−Snロー材により接
着するとともに、LSIチップ41背面に形成されたメ
タライズ層42及びキャップ39に形成されたメタライ
ズ層40と放熱板43に形成されたメタライズ層44と
を接着層36となるPb−Snロー材により接着するこ
とにより行っていた。
Specifically, this sealing is performed by bonding the seal pattern 33 formed on the pan cage 31 and the metallized layer 4o formed on the cap 39 with a Pb-Sn brazing material that becomes the adhesive layer 36, and also forming a seal pattern 33 formed on the back surface of the LSI chip 41. The metallized layer 42 and the metallized layer 40 formed on the cap 39 and the metallized layer 44 formed on the heat sink 43 are bonded together using a Pb-Sn brazing material which becomes the adhesive layer 36.

なお、封止はN2ガス等の不活、性ガス雰囲気中で行わ
れるため、封止されたLSIチンプ41周囲の隙間45
には不活性ガスが充填される。また、放熱板43のメタ
ライズ層44としては、スパンタ法により放熱板43上
にTi層、Mo層、NiNを順次形成した後、更に鍍金
により上記1’Ji層上にNi鍍金層、Au鍍金層(2
〜3μm厚〉を順次形成したものを用いており、キャッ
プ39のメタライズ層40としては、鍍金によりキャッ
プ39表面にNi鍍金層、Au鍍金層(2〜3μm厚)
を順次形成したものを用いていた。
Note that since the sealing is performed in an inert gas atmosphere such as N2 gas, the gap 45 around the sealed LSI chimp 41
is filled with inert gas. Further, as the metallized layer 44 of the heat sink 43, after sequentially forming a Ti layer, a Mo layer, and NiN on the heat sink 43 by spunter method, further plating is performed to form a Ni plating layer and an Au plating layer on the 1'Ji layer. (2
The metallized layer 40 of the cap 39 includes a Ni plating layer and an Au plating layer (2 to 3 μm thick) on the surface of the cap 39 by plating.
A structure formed in sequence was used.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記した従来の半導体装置では、キャップ39に形成さ
れたNi鍍金層/ A u鍍金層からなるメタライズ層
40と放熱板43に形成されたTi層/ M 。
In the conventional semiconductor device described above, the metallized layer 40 consisting of the Ni plating layer/Au plating layer formed on the cap 39 and the Ti layer/M formed on the heat sink 43.

層/Ni層(以上スパッタ)/Ni1i金層/ A u
鍍金層からなるメタライズ層44との接着をPb−Sn
ロー材により行っていた。しかしながら、Pb−Snロ
ー材を用いてキャップ39及び放熱板43を接着する際
、キャップ39のメタライズ層40を構成するAu鍍金
層表面及び放熱板43のメタライズJi44を構成する
Au鍍金層表面にPb−Snロー材が充分に濡れ拡がら
ず、第8図に示す如く、キャップ39のメタライズ層4
0と放熱板43のメタライズ層44間に隙間51が生じ
たり、メタライズ層40゜44を構成するAu鍍金層と
Pb−Snロー材からなる接着層36間にボイドが生じ
たりして充分な封止気密性が得難いという問題があった
。また、Pb−Snロー材からなる接着層36を介して
キャップ39からの熱を放熱する放熱板43の放熱効果
が悪くなるという問題があった。そして、封止気密性が
充分でないと、Pb−Snロー材からなる接着層36を
介して外気のH!O10□等が隙間45内に侵入しLS
Iチップ41等を腐食したり、また、放熱板43の放熱
効果が悪くなると実際の使用時のLSIチップ4】のシ
ャンクシシン温度を上げ寿命を短くしてしまう等の問題
があった。
Layer/Ni layer (sputtered)/Ni1i gold layer/A u
Pb-Sn is used for adhesion to the metallized layer 44 consisting of a plating layer.
This was done using raw materials. However, when bonding the cap 39 and the heat sink 43 using the Pb-Sn brazing material, Pb is applied to the surface of the Au plating layer constituting the metallized layer 40 of the cap 39 and the surface of the Au plating layer constituting the metallized Ji 44 of the heat sink 43. - The Sn brazing material does not sufficiently wet and spread, and as shown in FIG. 8, the metallized layer 4 of the cap 39
A gap 51 may be formed between the metallized layer 44 of the metallized layer 40 and the heat dissipation plate 43, or a void may be formed between the Au plating layer composing the metallized layer 40 and the adhesive layer 36 made of Pb-Sn brazing material, resulting in insufficient sealing. There was a problem in that it was difficult to obtain airtightness. Further, there was a problem in that the heat dissipation effect of the heat dissipation plate 43, which dissipates heat from the cap 39 via the adhesive layer 36 made of Pb-Sn brazing material, deteriorated. If the sealing airtightness is not sufficient, H! O10□ etc. enter the gap 45 and LS
There are problems such as corrosion of the I chip 41 and the like, and if the heat dissipation effect of the heat sink 43 deteriorates, the shank temperature of the LSI chip 4] increases during actual use, shortening its life.

上記金鍍金表面にPb−Snロー材が充分に濡れ拡がら
ないのは次のような理由からによるものと考えられる。
The reason why the Pb-Sn brazing material does not sufficiently wet and spread on the gold-plated surface is considered to be due to the following reasons.

メタライズ140.44を構成する単に鍍金2こより形
成したNi鍍金層は緻密な膜になっておらず、凹凸が生
じて表面状態が荒れており、表面に酸化物等の残渣が残
り易く、この残渣が残った状態で全鍍金層が形成される
。そして、加熱時にAu鍍金層表面にNi鍍金層上の残
渣が拡散し出てくる。このため、全鍍金層表面にPb−
Snロー材が充分濡れ拡がり難くなるものと考えられる
The Ni plating layer, which is simply formed from two plating layers constituting the metallization 140.44, is not a dense film and has unevenness and rough surface condition, and easily leaves residues such as oxides on the surface. The entire plating layer is formed with this remaining. Then, during heating, the residue on the Ni plating layer diffuses onto the surface of the Au plating layer and comes out. Therefore, Pb-
It is thought that this makes it difficult for the Sn brazing material to sufficiently wet and spread.

そこで、本発明は、キャップのメタライズ層を構成する
Au鍍金層表面及び放熱板のメタライズ層を構成するA
u鍍金層表面にPb−Snロー材をボイドをほとんど生
じさせることなく充分濡れ拡がるようにして、封止気密
性及び放熱板の放熱効果を向上させることができ、LS
Iチップの信頼性を向上させることができる半導体装置
を提供することを目的としている。
Therefore, the present invention provides the surface of the Au plating layer constituting the metallized layer of the cap and the surface of the Au plating layer constituting the metallized layer of the heat sink.
By making the Pb-Sn brazing material sufficiently wet and spread on the surface of the plating layer with almost no voids, it is possible to improve the sealing airtightness and the heat dissipation effect of the heat dissipation plate.
It is an object of the present invention to provide a semiconductor device that can improve the reliability of an I-chip.

〔課題を解決するための手段〕[Means to solve the problem]

本発明による半導体装置は上記目的達成のため、チップ
がフェースダウンでパッケージに接続され、該パンケー
ジに形成されたシールパターンとキャップに形成された
メタライズ層とがロー材により接着され、該チップ背面
に形成されたメタライズ層及び該キャップに形成された
メタライズ層と放熱板に形成されたメタライズ層とが主
成分がPb−Snからなるロー材により接着されている
半導体装置において、該キャップ及び該放熱板に形成さ
れた該メタライズ層が再結晶化されて緻密な結晶粒を有
する膜厚が0.5μm以上のニッケル鍍金層と該ニッケ
ル鍍金層上に形成された膜厚が0.2μm以上1.0μ
m以下の全鍍金層とを有するものである。
In order to achieve the above object, in the semiconductor device according to the present invention, the chip is connected to the package face down, the seal pattern formed on the pan cage and the metallized layer formed on the cap are bonded with a brazing material, and the back surface of the chip is bonded to the metallized layer formed on the cap. In a semiconductor device in which a formed metallized layer, a metallized layer formed on the cap, and a metallized layer formed on a heat sink are bonded by a brazing material whose main component is Pb-Sn, the cap and the heat sink are bonded together. A nickel plating layer having a thickness of 0.5 μm or more and having dense crystal grains by recrystallizing the metallized layer formed on the nickel plating layer and a nickel plating layer having a thickness of 0.2 μm or more and 1.0 μm formed on the nickel plating layer.
The total plating layer is less than m.

本発明に係る再結晶化されて緻密な結晶粒を有するニッ
ケル鍍金層を得るための形成方法としては、鍍金により
得られたNi鍍金層をH!ガスまたはCOガス等の還元
性ガスとN2ガスまたはCO,ガス等の不活性ガスとの
混合ガス中で熱処理する方法が挙げられる。この場合、
Ni鍍金層は酸化されないのが好ましく、上記のように
還元性ガスを用いればよい。
As a formation method for obtaining a recrystallized nickel plating layer having dense crystal grains according to the present invention, a Ni plating layer obtained by plating is formed using H! Examples include a method of heat treatment in a mixed gas of a reducing gas such as gas or CO gas and an inert gas such as N2 gas or CO or gas. in this case,
It is preferable that the Ni plating layer is not oxidized, and a reducing gas may be used as described above.

本発明において、ニッケル鍍金層の膜厚の下限をO−5
μmとしたのは0.5μmよりも薄くなると、再結晶化
されて緻密な結晶粒を有するニッケル鍍金層を得るため
の熱処理の際、Niが下地の層(例えばスバフタにより
形成された00層等)中にほとんど拡散してしまい実用
上好ましくないからである。
In the present invention, the lower limit of the thickness of the nickel plating layer is O-5.
When the thickness is less than 0.5 μm, Ni is recrystallized during heat treatment to obtain a nickel plating layer with dense crystal grains. ), which is practically undesirable.

本発明において、全鍍金層の膜厚の下限を0.2μmと
したのは、0.2μmよりも薄くなると長期保存した時
、Au鍍金層の膜の隙間から空気中の酸素、水分等が侵
入して金属膜が酸化変質したり、また、下地Ni等が全
鍍金層中に拡散し、それが、空気中の酸素、水分等と反
応して、酸化変質してしまい実用上好ましくないからで
ある。また、全鍍金層の膜厚の上限を1.0μmとした
のは、1.0μmより厚くなると、Pb−Snロー材を
加熱溶融した時、溶融するAuの量が増え、Pb−Sn
ロー材としての融点が上昇し、濡れ拡がり難くなり実用
上好ましくないからである。また、第6図に示すように
、全鍍金層の膜厚が0.2μm以上0.1μm以下の本
発明のものは流れ出し発生率、引き込み発生率の点でそ
れ以外の膜厚のものと較べ共に調度良い値を示しており
、半田流れ性が良好であることが判った。
In the present invention, the lower limit of the film thickness of the entire plating layer is set to 0.2 μm because if it is thinner than 0.2 μm, oxygen, moisture, etc. in the air will enter through the gaps in the Au plating layer when stored for a long time. This is because the metal film is oxidized and deteriorated in quality, and the underlying Ni etc. is diffused into the entire plating layer, which reacts with oxygen, moisture, etc. in the air and oxidized and deteriorated, which is not desirable for practical purposes. be. In addition, the upper limit of the thickness of the entire plating layer was set to 1.0 μm because if it becomes thicker than 1.0 μm, the amount of melted Au increases when the Pb-Sn brazing material is heated and melted, and the Pb-Sn brazing material increases.
This is because the melting point of the brazing material increases, making it difficult to wet and spread, which is not preferred in practice. Furthermore, as shown in Fig. 6, the coating of the present invention in which the thickness of the entire plated layer is 0.2 μm or more and 0.1 μm or less is superior to those with other thicknesses in terms of run-off occurrence rate and pull-in occurrence rate. Both showed good values, and it was found that the solder flowability was good.

本発明において、Pb−Snロー材の好ましい重M威分
比はPbが83重量%以上でSnが17重誉%以下であ
る。この場合、固相線と液相線が近接しているので、早
く凝固を終了させることができ好ましい。
In the present invention, the preferred weight/M weight ratio of the Pb-Sn brazing material is 83% by weight or more for Pb and 17% by weight or less for Sn. In this case, since the solidus line and the liquidus line are close to each other, coagulation can be completed quickly, which is preferable.

本発明に係る主成分がPb−Snからなるロー材として
は、Pb−Snのみからなるロー材、Ag含有のPb−
Snからなるロー材が挙げられる。
The brazing material whose main component is Pb-Sn according to the present invention includes brazing material consisting only of Pb-Sn, Ag-containing Pb-
An example is brazing material made of Sn.

〔作用〕[Effect]

本発明では、第1図、第3図、第5図に示すように、キ
ャップ39及び放熱板43に各々形成されたメタライズ
層8.4を溝底するNi鍍金合金層8a4d、膜厚が例
えば2μm(0,5μm以上)で再結晶化されて緻密な
結晶粒を有するように溝底したため、従来の単に鍍金の
みで形成したNi鍍金層の場合よりも表面に凸凹がほと
んどなく表面状態が整っている。そして、表面に酸化物
等の残渣をほとんど残さない状態で膜厚が例えぽ0.5
μm(0,2以上1.0以下pm)のAu鍍金合金層8
b4e形成するようにしたため、加熱の際Au鍍金層8
b、4d表面にNi鍍金合金層8a4d上残渣が拡散し
て表出すことがほとんどないため、AU鍍金合金881
40表面Pb−5nO−材をボイドをほとんど生じさせ
ることなく充分濡れ拡がるようにすることができる。
In the present invention, as shown in FIG. 1, FIG. 3, and FIG. Since the groove bottom is recrystallized to have dense crystal grains of 2 μm (0.5 μm or more), the surface has almost no irregularities and has a more uniform surface condition than the conventional Ni plating layer formed by simply plating. ing. Then, with almost no residue such as oxides left on the surface, the film thickness is reduced to 0.5 mm.
Au plating alloy layer 8 of μm (0.2 or more and 1.0 or less pm)
b4e is formed, the Au plating layer 8 is formed during heating.
AU plating alloy 881 because the residue on Ni plating alloy layer 8a4d is hardly diffused and exposed on the surface b, 4d.
40 surface Pb-5nO- material can be sufficiently wetted and spread with almost no voids.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.

第1図〜第5図は本発明に係る半導体装置の一実施例を
説明する図であり、第1図は一実施例の半導体装置のI
或を示す図、第2図は一実施例のPb−Snロー材の製
造方法を説明する図、第3図は一実施例の放熱板のメタ
ライズ層の製造方法を説明する図、第4図は一実施例の
キヤ・7プ及びキャップのメタライズ層の製造方法を説
明する図、第5図は一実施例の半導体装置の製造方法を
説明する図である。
1 to 5 are diagrams for explaining one embodiment of a semiconductor device according to the present invention, and FIG. 1 shows an I of the semiconductor device of one embodiment.
FIG. 2 is a diagram illustrating a method of manufacturing a Pb-Sn brazing material according to an embodiment, FIG. 3 is a diagram illustrating a method of manufacturing a metallized layer of a heat dissipation plate according to an embodiment, and FIG. 5 is a diagram illustrating a method of manufacturing a cap 7 and a metallized layer of the cap according to one embodiment, and FIG. 5 is a diagram illustrating a method of manufacturing a semiconductor device according to one embodiment.

これらの図において、第7図と同一符号は同一または相
当部分を示し、1はPbインゴット、2はSnインゴッ
ト、3は例えばPb:5n=90重量%:10重量%の
Pb−Sn11:+−材、4は放熱板43に形成された
Ti層4a/MO層4b/Ni層4 c / N i鍍
金Ji 4 d / A u鍍金層4eからなるメタラ
イズ層、5はコバール合金(42A11oyでもよい)
等のロープ材、6は絞り金型、7は切断金型、8はキャ
ップ39に形成されたNi鍍全全金層8a/Au鍍金層
8bからなるメタライズ層、9はTABリード37がば
ら付かないようにTABリード37に形成されたポリイ
呉ドテーブ等からなるフィルムキャリアである。
In these figures, the same reference numerals as in FIG. 7 indicate the same or equivalent parts, 1 is a Pb ingot, 2 is a Sn ingot, and 3 is, for example, Pb:5n=90% by weight: 10% by weight of Pb-Sn11:+- 4 is a metallized layer consisting of a Ti layer 4a/MO layer 4b/Ni layer 4c/Ni plating Ji4d/Au plating layer 4e formed on the heat dissipation plate 43; 5 is a Kovar alloy (42A11oy may also be used);
6 is a drawing die, 7 is a cutting die, 8 is a metallized layer consisting of Ni plating all gold layer 8a/Au plating layer 8b formed on the cap 39, and 9 is a TAB lead 37 with loose ends. This is a film carrier made of polyimide tape, etc., formed on the TAB lead 37 to ensure that the TAB lead 37 does not move.

まず、第2図を用いて接着層36となるPb−snロー
材3の製造方法について説明する。
First, a method for manufacturing the Pb-sn brazing material 3 that will become the adhesive layer 36 will be described using FIG.

まず、高純度Pbインゴット1及び高純度Snインゴッ
ト2を例えばPb:5n=90重量%:10重量%で溶
融した後、冷却して結晶化させることによりPb−Sn
ロー材3の固まりを形成する6次いで、Pb−Snロー
材3の固まりを絞り出して棒状にし、圧延して所望の膜
厚でシート状にした後、型抜または切断することにより
所望の形状のPb−Snロー材3を得ることができる。
First, a high-purity Pb ingot 1 and a high-purity Sn ingot 2 are melted at, for example, Pb:5n=90% by weight:10% by weight, and then cooled and crystallized to obtain Pb-Sn.
Forming a mass of brazing material 3 6 Next, the mass of Pb-Sn brazing material 3 is squeezed out into a rod shape, rolled into a sheet shape with a desired thickness, and then molded or cut into a desired shape. A Pb-Sn brazing material 3 can be obtained.

次に、第3図を用いて放熱板43のメタライズ層4の製
造方法について説明する。
Next, a method for manufacturing the metallized layer 4 of the heat sink 43 will be described using FIG. 3.

なお、ここでは放熱板43にAlNセラミックスを用い
ているが、これは熱伝導率が150w/m・K程度と大
きく、放熱効果が優れており、また、熱膨張係数が約4
 ppm/にとSiの約3 ppga/Kに非常に近い
ので熱応力によるLSIチップ41への負担が少ないか
らである。
Here, AlN ceramics are used for the heat dissipation plate 43, which has a high thermal conductivity of about 150 w/m·K, has an excellent heat dissipation effect, and has a thermal expansion coefficient of about 4.
This is because the LSI chip 41 is less burdened by thermal stress because its ppm/K is very close to Si's approximately 3 ppga/K.

まず、スパッタ法により放熱板43上に膜厚が例えば0
11μmのTi層4 a 、膜厚が例えば2μmのMO
層4b及び膜厚が例えば1μmのNi層4Cを順次形成
した後、Ti層4aのTiをAINからなる放熱板43
に拡散させてTi層4aと放熱板43の密着性を向上さ
せるために例えば930℃のH,ガスとN2ガスの混合
ガス中で熱処理する。
First, a film with a thickness of, for example, 0 is formed on the heat sink 43 by sputtering.
A Ti layer 4 a of 11 μm, an MO layer with a thickness of 2 μm, for example.
After sequentially forming the layer 4b and the Ni layer 4C having a film thickness of, for example, 1 μm, the Ti of the Ti layer 4a is replaced with a heat sink 43 made of AIN.
In order to improve the adhesion between the Ti layer 4a and the heat sink 43 by diffusing the Ti layer 4a, heat treatment is performed in a mixed gas of H, gas and N2 gas at 930° C., for example.

ここでTi層4aを形成しているのは、INからなる放
熱板43とMO層4bの密着性を得るためであり、MO
層4bを形成しているのは熱膨張係数が約4 ppm1
/ kでメタライズ層4全体としての熱膨張係数を放熱
板43の熱膨張係数に近付けるためであり、Nj層4C
を形成しているのはNj鍍金合金層4d密着性を得るた
めである。次いで、鍍金によりNi層4C上に膜厚が例
えば2μmのNi鍍金合金層4d形成た後、Ni鍍金合
金層4d再結晶化せて緻密な結晶粒を有するようにする
ために例えば720℃のHzガスとN2ガスの混合ガス
中で熱処理する。次いで、鍍金によりNi1i金層4d
上C二膜厚が例えば0.5μmのAu鍍金合金層4e形
成ることによりTi層4 a / M o ii 4 
b/Ni層4C(以上スパッタ)/Ni鍍金層4d/ 
A u鍍金層4eからなるメタライズ層4を得ることが
できる。
The reason why the Ti layer 4a is formed here is to obtain adhesion between the heat sink 43 made of IN and the MO layer 4b.
The layer 4b is formed with a thermal expansion coefficient of approximately 4 ppm1
/k to bring the thermal expansion coefficient of the metallized layer 4 as a whole close to that of the heat sink 43, and the Nj layer 4C
is formed in order to obtain adhesion to the Nj plating alloy layer 4d. Next, after forming a Ni plating alloy layer 4d having a film thickness of, for example, 2 μm on the Ni layer 4C by plating, the Ni plating alloy layer 4d is recrystallized at 720° C. Hz to have dense crystal grains. Heat treatment is performed in a mixed gas of gas and N2 gas. Next, Ni1i gold layer 4d is formed by plating.
By forming an Au plating alloy layer 4e having a thickness of, for example, 0.5 μm on the upper C layer, a Ti layer 4a/Mo ii 4 is formed.
b/Ni layer 4C (sputtered)/Ni plating layer 4d/
A metallized layer 4 made of an Au plating layer 4e can be obtained.

次に、第4図を用いてキャップ39及びキャップ39の
メタライズ層8の製造方法について説明する。
Next, a method for manufacturing the cap 39 and the metallized layer 8 of the cap 39 will be described using FIG.

まず、コバール合金(42A11oy等でもよい)等の
板状のフープ材5を絞り金型6で所望の形状に成型し、
切断金型7により所望の寸法で切断してキャップ39を
形成する。次いで、キヤ、7プ39を脱脂洗浄処理した
後、鍍金によりキャップ39表面にM厚が例えば2μm
のNi鍍金合金層8a形成た後、Ni鍍金合金層8a再
結晶化せて緻密な結晶粒を有するようにするために例え
ば720℃のH2ガス雰囲気中て熱処理する。ここでの
熱処理温度としては550℃以上800℃以下が好まし
い。次いて、鍍金によりNi鍍金層sa上lこ膜厚が例
えば0.5μmのAu鍍金合金層8b形成ることにより
Ni鍍全全金層8a/ A u鍍金1i8bからなるメ
タライズ層8を得ることができる。
First, a plate-shaped hoop material 5 such as Kovar alloy (42A11oy etc. may be used) is formed into a desired shape using a drawing die 6.
The cap 39 is formed by cutting into desired dimensions using the cutting die 7. Next, after degreasing and cleaning the cap 39, the surface of the cap 39 is plated to a thickness M of, for example, 2 μm.
After forming the Ni-plated alloy layer 8a, heat treatment is performed in an H2 gas atmosphere at, for example, 720° C. in order to recrystallize the Ni-plated alloy layer 8a and make it have dense crystal grains. The heat treatment temperature here is preferably 550°C or more and 800°C or less. Next, by plating to form an Au plating alloy layer 8b having a thickness of, for example, 0.5 μm on the Ni plating layer sa, it is possible to obtain a metallized layer 8 consisting of the Ni plating all gold layer 8a/the Au plating 1i8b. can.

次に、上記のように形成されたPb−Snロー材3、メ
タライズ層4が形成された放熱板43及びメタライズ層
8が形成されたキャップ39を用いて半導体装置の製造
方法について説明する。
Next, a method for manufacturing a semiconductor device will be described using the Pb-Sn brazing material 3 formed as described above, the heat sink 43 on which the metallized layer 4 is formed, and the cap 39 on which the metallized layer 8 is formed.

まず、第5図(a)、(b)に示すよう番こ、LSIチ
ップ41に形成されたAu等からなるパン138とフィ
ルムキャリア9で補強されたT A B +7−ド37
とを加熱、加圧により接着する。なお、LSIチンプ4
1背面にはTi層/Nil/Ag層(以上スパッタ)等
からなるメタライズ層42が形成されている。
First, as shown in FIGS. 5(a) and 5(b), the T A B +7− board 37 is reinforced with a pan 138 made of Au or the like formed on the LSI chip 41 and a film carrier 9.
and are bonded together by heating and pressure. In addition, LSI Chimp 4
A metallized layer 42 consisting of a Ti layer/Nil/Ag layer (all of which are sputtered) is formed on the 1 rear surface.

次に、第5図(c)に示すように、TABリード37を
所定の長さで切断する。この時、TABリード37がば
S付かない、よう番こ補強されたフィルムキャリア9が
除去される。
Next, as shown in FIG. 5(c), the TAB lead 37 is cut to a predetermined length. At this time, the reinforced film carrier 9, which prevents the TAB leads 37 from sticking, is removed.

次に、第5図(d)、(e)に示すように、LSIチッ
プ41をLSI素子等のバターニング面がパンケージ3
1側を向くようにフェースダウンでパッケージ31に加
熱、加圧により接続する。この時、LSIチップ41の
TABリード37とパンケージ31の導体パターン34
が接続される。なお、ここでのパンケージ31には、T
i層/Mo層/ N i層/Cr層/ Cu層/Ni層
(以上スパッタ)/Ni層/ A u層(以上鍍金)等
からなるシールパターン33と、例えばシールパターン
33の構成材料と同じ構成材料からなる導体パターン3
4と、ポリイミド樹脂等からなる絶縁体カバー35と、
例えばコバール(Kovar)合金のピンにAu鍍金が
形成された外部リード32とが形成されている。
Next, as shown in FIGS. 5(d) and 5(e), the LSI chip 41 is placed so that the patterned surface of the LSI element etc. is in the pan cage 3.
It is connected to the package 31 face down so as to face the first side by heating and pressurizing. At this time, the TAB lead 37 of the LSI chip 41 and the conductor pattern 34 of the pan cage 31
is connected. In addition, in the pan cage 31 here, T
The seal pattern 33 is composed of an i layer/Mo layer/Ni layer/Cr layer/Cu layer/Ni layer (sputtered)/Ni layer/Au layer (plated), etc., and the material is the same as that of the seal pattern 33, for example. Conductor pattern 3 made of constituent materials
4, an insulator cover 35 made of polyimide resin, etc.
For example, the external lead 32 is formed of a pin made of Kovar alloy and plated with Au.

次に、第5図(f)に示すように、枠状のPb−Snロ
ー材3、枠状のキャップ39、ペレット状のPb−Sn
ロー材3及び放熱vi43を順次載置する。なお、キャ
ップ39表面にはNi鍍金層8a/Aug金層8bから
なるメタライズ層8が形成されており、放熱板43下面
にはT i Jig 4 a / M c Ji4b/
Ni層4 (以上スパッタ)c/Ni鍍金層4 d /
 A u鍍金層4eが与なるメタライズ層4が形成され
ている。
Next, as shown in FIG. 5(f), a frame-shaped Pb-Sn brazing material 3, a frame-shaped cap 39, a pellet-shaped Pb-Sn
The brazing material 3 and the heat dissipation vi 43 are placed one after another. Note that a metallized layer 8 consisting of a Ni plating layer 8a/Aug gold layer 8b is formed on the surface of the cap 39, and a T i Jig 4 a / M c Ji4 b /
Ni layer 4 (sputtered) c/Ni plating layer 4 d/
A metallized layer 4 provided with an Au plating layer 4e is formed.

そして、N!ガス雰囲気中で加熱(例えば300℃)、
加圧(例えば100g/anすすることによりパッケー
ジ31に形成されたシールパターン33トキヤツプ39
に形成されたメタライズ層8とを接着層36となるPb
−Snロー材3により接着するとともに、LSIチップ
41背面に形成されたメタライズ層42及びキャップ3
9表面に形成されたメタライズ層8と放熱板43下面に
形成されたメタライズ層4とをPb−Snロー材3によ
り接着することにより、第1図に示すような半導体装置
が完成する。
And N! Heating in a gas atmosphere (e.g. 300°C),
A seal pattern 33 and cap 39 formed on the package 31 by applying pressure (for example, 100 g/an)
The metallized layer 8 formed on the Pb
-A metallized layer 42 and cap 3 formed on the back surface of the LSI chip 41 while being bonded with the Sn brazing material 3.
A semiconductor device as shown in FIG. 1 is completed by bonding the metallized layer 8 formed on the surface of the metallized layer 8 and the metallized layer 4 formed on the lower surface of the heat sink 43 using the Pb--Sn brazing material 3.

すなわち、上記実施例では、まずキャップ39及び放熱
t5.43に各々形成されたメタライズ層8.4を構成
するNi鍍金合金層8a4d、膜厚が例えご2μm (
0,5μm以上)で再結晶化されて緻密な結晶粒を有す
るように構成している。このため、従来の単に鍍金のみ
で形成したNi鍍金層の場合よりも表面に凸凹がほとん
どなく表面状態が整っている。次いで、表面に酸化物等
の残渣をほとんど残さない状態で膜厚が例えば0.5μ
m <0.2μm以上1.0pm以下)のAu鍍全全金
層8b4e形成することができる。このため、加熱の際
Au鍍金層8b、4e表面にNi鍍金層8a、4d上の
残渣が拡散して表出すことがほとんどないため、Au鍍
全金層8b40表面にPb−Sn0−材をボイドをほと
んど生しさせることなく充分濡れ拡がるようにすること
ができる。したがって、封止気密性及び放熱板43の放
熱効果を向上させることができ、LSIチップの信頼性
を向上させることができる。
That is, in the above embodiment, first, the Ni plating alloy layer 8a4d constituting the metallized layer 8.4 formed on the cap 39 and the heat radiation t5.43 has a film thickness of, for example, 2 μm (
0.5 μm or more) to have dense crystal grains. Therefore, the surface has almost no unevenness and the surface condition is more uniform than in the case of a conventional Ni plating layer formed only by plating. Next, the film thickness is reduced to 0.5 μm, for example, with almost no residues such as oxides left on the surface.
m<0.2 μm or more and 1.0 pm or less), an all-Au plating all-gold layer 8b4e can be formed. Therefore, during heating, the residues on the Ni plating layers 8a and 4d are hardly diffused and exposed on the surfaces of the Au plating layers 8b and 4e. It can be made to sufficiently wet and spread without causing almost any growth. Therefore, the sealing airtightness and the heat radiation effect of the heat sink 43 can be improved, and the reliability of the LSI chip can be improved.

なお、本実施例では、放熱板43に形成されるメタライ
ズ層4を構成する下地の層としてスパッタ法によって形
成されるTi層4a、MO層4b、N i N4 cを
用いる場合について説明したが、本発明はこれに限定さ
れるものではなく、例えばWまたはMO等の金属ペース
トを塗布、焼付した層を下地の層として用いる場合であ
ってもよい。
In this embodiment, a case has been described in which the Ti layer 4a, the MO layer 4b, and the NiN4c formed by sputtering are used as the base layer constituting the metallized layer 4 formed on the heat dissipation plate 43. The present invention is not limited to this, and for example, a layer obtained by coating and baking a metal paste such as W or MO may be used as the base layer.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、キャップのメタライズ層を構成するA
u鍍金層表面及び放熱板のメタライズ層を構成するAu
鍍金層表面にPb−Snロー材をほとんどボイドを生じ
ないように充分濡れ拡がるようにして、封止気密性及び
放熱板の放熱効果を向上させることができ、LSIチッ
プの信頼性を向上させることができるという効果がある
According to the present invention, A constituting the metallized layer of the cap
Au constituting the surface of the plating layer and the metallized layer of the heat sink
To improve the reliability of LSI chips by making it possible to sufficiently wet and spread the Pb-Sn brazing material on the surface of the plating layer so as to hardly create voids, thereby improving the sealing airtightness and the heat radiation effect of the heat sink. It has the effect of being able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第5図は本発明に係る半導体装置の一実施例を
説明する図であり、 第1図は一実施例の半導体装置の構成を示す図、第2図
は一実施例のPb−Snロー材の製造方法を説明する図
、 第3図は一実施例の放熱板のメタライズ層の製造方法を
説明する図、 第4図は一実施例のキャップ及びキャップのメタライズ
層の製造方法を説明する図、 第5図は一実施例の半導体装置の製造方法を説明する図
、 第6図は本発明の詳細な説明する図、 第7図は従来例の半導体装置の構成を示す図、第8図は
従来例の課題を説明する図である。 3・・・・・・Pb−Snロー材、 4・・・・・・メタライズ層、 4d・・・・・・Ni鍍金層、 4e・・・・・・Au鍍金層、 8・・・・・・メタライズ層、 8a・・・・・・Ni鍍金層、 8b・・・・・・Au鍍金層、 31・・・・・・パッケージ、 33・・・・・・シールパターン、 39・・・・・・キャップ、 41・・・・・・LSIチップ、 42・・・・・・メタライズ層、 43・・・・・・放熱板。 (高純度Pb) (高純度Sn) 一実施例のPb 5nロー材の製造方法を説明する間 第2図 一実施例の半導体装置の構成を示す国 策1図 (プレス加工) (洗浄、脱脂処理〉 ↓ ↓ 熱処理 (720℃、H2ガス中) 2< 一実施例の半導体装置の製造方法を説明する図従来例の
半導体装置の構成を示す同 第 図 本発明の詳細な説明する図 第 図 従来例の課題を説明する図 第 図
1 to 5 are diagrams for explaining one embodiment of a semiconductor device according to the present invention, FIG. 1 is a diagram showing the configuration of a semiconductor device of one embodiment, and FIG. - A diagram illustrating a method for manufacturing the Sn brazing material, FIG. 3 is a diagram illustrating a method for manufacturing a metallized layer of a heat sink according to an embodiment, and FIG. 4 is a diagram illustrating a method for manufacturing a cap and a metallized layer of a cap according to an embodiment. 5 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment. FIG. 6 is a diagram illustrating details of the present invention. FIG. 7 is a diagram illustrating the configuration of a conventional semiconductor device. , FIG. 8 is a diagram explaining the problems of the conventional example. 3... Pb-Sn brazing material, 4... Metallized layer, 4d... Ni plating layer, 4e... Au plating layer, 8... ...Metallized layer, 8a...Ni plating layer, 8b...Au plating layer, 31...Package, 33...Seal pattern, 39... ... Cap, 41 ... LSI chip, 42 ... Metallized layer, 43 ... Heat sink. (High-purity Pb) (High-purity Sn) While explaining the manufacturing method of the Pb 5n brazing material of one embodiment, Figure 2 is a national policy diagram showing the structure of the semiconductor device of one embodiment (Press processing) (Cleaning, degreasing treatment) 〉 ↓ ↓ Heat treatment (720°C, in H2 gas) 2< Figure illustrating the manufacturing method of a semiconductor device according to one embodiment Figure 2 depicting the configuration of a conventional semiconductor device Figure 2 Detailed explanation of the present invention Figure 2 Diagrams to explain example tasks

Claims (2)

【特許請求の範囲】[Claims] (1)チップ(41)がフェースダウンでパッケージ(
31)に接続され、該パッケージ(31)に形成された
シールパターン(33)とキャップ(39)に形成され
たメタライズ層(8)とがロー材(3、36)により接
着され、該チップ(41)背面に形成されたメタライズ
層(42)及び該キャップ(39)に形成されたメタラ
イズ層(8)と放熱板(43)に形成されたメタライズ
層(4)とが主成分がPb−Snからなるロー材(3、
36)により接着されている半導体装置において、該キ
ャップ(39)及び該放熱板(43)に形成された該メ
タライズ層(4、8)が再結晶化されて緻密な結晶粒を
有する膜厚が0.5μm以上のニッケル鍍金層(4d、
8a)と該ニッケル鍍金層(4d、8a)上に形成され
た膜厚が0.2μm以上1.0μm以下の金鍍金層(4
e、8b)とを有することを特徴とする半導体装置。
(1) The chip (41) is packaged face down (
The seal pattern (33) formed on the package (31) and the metallized layer (8) formed on the cap (39) are bonded by brazing material (3, 36), and the chip (31) is connected to the chip (31). 41) The metallized layer (42) formed on the back surface, the metallized layer (8) formed on the cap (39), and the metallized layer (4) formed on the heat sink (43) are composed mainly of Pb-Sn. Raw material (3,
36), the metallized layers (4, 8) formed on the cap (39) and the heat sink (43) are recrystallized to have a film thickness with dense crystal grains. Nickel plating layer (4d,
8a) and the gold plating layer (4) with a film thickness of 0.2 μm or more and 1.0 μm or less formed on the nickel plating layer (4d, 8a).
e, 8b).
(2)前記Pb−Snロー材(3、36)の重量成分比
がPbが83重量%以上でSnが17重量%以下である
ことを特徴とする請求項1記載の半導体装置。
(2) The semiconductor device according to claim 1, wherein the weight component ratio of the Pb-Sn brazing material (3, 36) is 83% by weight or more of Pb and 17% by weight or less of Sn.
JP2072371A 1990-03-20 1990-03-20 Semiconductor device Expired - Fee Related JP2809799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2072371A JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2072371A JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03270260A true JPH03270260A (en) 1991-12-02
JP2809799B2 JP2809799B2 (en) 1998-10-15

Family

ID=13487383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2072371A Expired - Fee Related JP2809799B2 (en) 1990-03-20 1990-03-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2809799B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583379A (en) * 1993-09-03 1996-12-10 Ngk Spark Plug Co., Ltd. Outer lead for a semiconductor IC package having individually annealed plated layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583379A (en) * 1993-09-03 1996-12-10 Ngk Spark Plug Co., Ltd. Outer lead for a semiconductor IC package having individually annealed plated layers
US5668060A (en) * 1993-09-03 1997-09-16 Ngk Spark Plug Co., Ltd. Outer lead for a semiconductor IC package and a method of fabricating the same

Also Published As

Publication number Publication date
JP2809799B2 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US20080272180A1 (en) Method of manufacturing heat spreader module
JP4466645B2 (en) Semiconductor package having non-ceramic window frame
JPS59155950A (en) Low melting-point glass seal type ceramic package for semiconductor device
US8747579B2 (en) Solder layer and device bonding substrate using the same and method for manufacturing such a substrate
JP2004253736A (en) Heat spreader module
JPH03270260A (en) Semiconductor device
JPH09312362A (en) Heat sink, its manufacture method and package using the same
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JPH05109947A (en) Heat conducting material and its manufacture
JPH0780272B2 (en) Thermal conductive composite material
JPH04230063A (en) Multilayer heat sink
JP2001284501A (en) Heat dissipation
JPH0786444A (en) Manufacture of compound heat dissipating substrate for semiconductor
JPS5838694A (en) Solder for semiconductor die bonding
US20230420334A1 (en) Power semiconductor module arrangement and method for forming the same
JPS63164326A (en) Semiconductor device package
JPH04137552A (en) Lead frame
JPH0140514B2 (en)
TW200840079A (en) Eutectic bonding material of LED and packaging method
JP2796168B2 (en) Semiconductor device
JP2963549B2 (en) Semiconductor package
JPH0344064A (en) Junction structure of aluminum nitride substrate and metal substrate
JPH06344131A (en) Method for joining part to semiconductor heat radiating base plate
JPH0645485A (en) Integrated circuit package high in heat dissipation
JPH04137538A (en) Composite material for bonding semiconductor element and semiconductor device using the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees