JP2807296B2 - Manufacturing method of semiconductor single crystal layer - Google Patents
Manufacturing method of semiconductor single crystal layerInfo
- Publication number
- JP2807296B2 JP2807296B2 JP31139089A JP31139089A JP2807296B2 JP 2807296 B2 JP2807296 B2 JP 2807296B2 JP 31139089 A JP31139089 A JP 31139089A JP 31139089 A JP31139089 A JP 31139089A JP 2807296 B2 JP2807296 B2 JP 2807296B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal layer
- insulating film
- seed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁膜上に半導体単結晶層を形成する半導
体単結晶層の製造方法に係わり、特に基板シード部から
の横方向の結晶成長を利用した半導体単結晶層の製造方
法に関する。The present invention relates to a method for manufacturing a semiconductor single crystal layer in which a semiconductor single crystal layer is formed on an insulating film, and particularly relates to a method for manufacturing a semiconductor single crystal layer from a substrate seed portion. The present invention relates to a method for manufacturing a semiconductor single crystal layer using lateral crystal growth.
(従来の技術) 従来、集積度の向上、デバイス動作の高速化を目的と
して、3次元ICの開発が進められているが、この3次元
ICの実現には絶縁膜上に半導体単結晶層を形成する技術
が必須である。シリコンデバイスでは、SOI(Silicon O
n Insulater)技術として、電子ビームやレーザビーム
等による溶融再結晶化法、固相エピタキシャル成長法等
が積極的に開発されてきた。その中で、固相エピタキシ
ャル成長法は低温で単結晶層を形成可能なため有望な技
術である。(Prior Art) Conventionally, three-dimensional ICs have been developed for the purpose of improving the degree of integration and increasing the speed of device operation.
In order to realize an IC, a technology for forming a semiconductor single crystal layer on an insulating film is essential. In silicon devices, SOI (Silicon O
n Insulater techniques such as a melt recrystallization method using an electron beam or a laser beam, a solid phase epitaxial growth method, and the like have been actively developed. Among them, the solid phase epitaxial growth method is a promising technique because a single crystal layer can be formed at a low temperature.
また、従来より多結晶半導体層を用いてきたデバイス
において、多結晶半導体層を単結晶化することにより素
子信頼性が向上することがある。例えば、フローティン
グタイプのEPROMでは、フローティングゲートとして多
結晶シリコン層を用い、フローティングゲート上の絶縁
膜として多結晶シリコンの酸化膜を用いている。この多
結晶シリコン上の酸化膜は通常、多結晶シリコンを熱酸
化することにより形成している。しかし、酸化温度を低
温化すると、多結晶シリコン表面に突起等の凹凸が生じ
るため、絶縁特性が劣化する問題がある。この問題を回
避するためにフローティングゲートにシリコン単結晶層
を用いることが考えられる。フローティングゲートを単
結晶層にすることにより、フローティングゲート上の絶
縁膜の絶縁特性は飛躍的に向上する。このようなデバイ
スでも、シリコン単結晶層を形成する方法として固相エ
ピタキシャル成長法が有効である。Further, in a device in which a polycrystalline semiconductor layer has been conventionally used, element reliability may be improved by monocrystallizing the polycrystalline semiconductor layer. For example, in a floating type EPROM, a polycrystalline silicon layer is used as a floating gate, and an oxide film of polycrystalline silicon is used as an insulating film on the floating gate. The oxide film on the polycrystalline silicon is usually formed by thermally oxidizing the polycrystalline silicon. However, when the oxidation temperature is lowered, irregularities such as protrusions are formed on the surface of the polycrystalline silicon, and thus there is a problem that the insulating characteristics are deteriorated. In order to avoid this problem, it is conceivable to use a silicon single crystal layer for the floating gate. By making the floating gate a single crystal layer, the insulating characteristics of the insulating film on the floating gate are dramatically improved. Even in such a device, a solid phase epitaxial growth method is effective as a method for forming a silicon single crystal layer.
第4図は、固相エピタキシャル成長法を用いた従来の
シリコン単結晶層製造工程を示す断面図である。まず、
第4図(a)に示す如く、シリコン基板1上に絶縁膜2
を形成し、絶縁膜2の一部を除去して基板シード部3を
形成する。このとき、基板シード部3には自然酸化膜4
が形成される。次いで、水素(H2)雰囲気中,1000℃の
高温で熱処理することにより、第4図(b)に示す如く
基板シード部3上の自然酸化膜4を除去する。続いて、
絶縁膜2及び3基板シード部3上に非晶質シリコン膜5
を形成する。次いで、第4図(c)に示す如く、550〜6
50℃の低温でアニールすることにおり、シリコン単結晶
層7を固相エピタキシャル成長させる。このとき、自然
酸化膜4は非晶質シリコン膜5に侵入して消えてしまう
か或いは極めて薄くなる。FIG. 4 is a cross-sectional view showing a conventional silicon single crystal layer manufacturing process using a solid phase epitaxial growth method. First,
As shown in FIG. 4 (a), an insulating film 2 is formed on a silicon substrate 1.
Is formed, and a part of the insulating film 2 is removed to form the substrate seed portion 3. At this time, the native oxide film 4
Is formed. Next, by performing heat treatment at a high temperature of 1000 ° C. in a hydrogen (H 2 ) atmosphere, the natural oxide film 4 on the substrate seed portion 3 is removed as shown in FIG. 4B. continue,
Amorphous silicon film 5 on insulating films 2 and 3
To form Next, as shown in FIG.
By annealing at a low temperature of 50 ° C., the silicon single crystal layer 7 is subjected to solid phase epitaxial growth. At this time, the natural oxide film 4 enters the amorphous silicon film 5 and disappears or becomes extremely thin.
しかしながら、この種の方法にあっては次のような問
題があった。即ち、基板シード部3上の自然酸化膜4が
厚い場合は、エピタキシャル成長後に結晶欠陥7を多く
含むシリコン単結晶層6ができてしまうので、自然酸化
膜4を除去することが重要である。基板シード部3上の
自然酸化膜4を除去する工程においては、絶縁膜2の表
面がエッチングされて損傷を受けるため、絶縁膜2の表
面に凹凸が生じる。固相成長させる際には、損傷による
絶縁膜2の表面の凹凸が基板シード部3以外の核発生の
原因となる。このため、基板シード部3から横方向に長
い距離に渡って単結晶層を形成することは困難であっ
た。However, this type of method has the following problems. That is, when the native oxide film 4 on the substrate seed portion 3 is thick, a silicon single crystal layer 6 containing many crystal defects 7 is formed after the epitaxial growth, and it is important to remove the native oxide film 4. In the step of removing the native oxide film 4 on the substrate seed portion 3, the surface of the insulating film 2 is etched and damaged, so that the surface of the insulating film 2 becomes uneven. During the solid phase growth, irregularities on the surface of the insulating film 2 due to damage cause nuclei other than the substrate seed portion 3. For this reason, it has been difficult to form a single crystal layer over a long distance in the lateral direction from the substrate seed portion 3.
また、EPROMのフローティングゲートを固相エピタキ
シャル成長法でシリコン単結晶層に形成する場合は、絶
縁膜の損傷は絶縁膜の絶縁特性を劣化し、デバイス機能
の信頼性を著しく劣化させる要因となる。Further, when the floating gate of the EPROM is formed in a silicon single crystal layer by the solid phase epitaxial growth method, damage to the insulating film deteriorates the insulating characteristics of the insulating film, and significantly deteriorates the reliability of the device function.
(発明が解決しようとする課題) このように従来、固相エピタキシャル成長法で絶縁膜
上に半導体単結晶層を形成する場合、成長前に基板シー
ド部上の自然酸化膜を除去する必要があるが、この自然
酸化除去工程により下地に絶縁膜表面に凹凸が形成さ
れ、これが核となるために、単結晶層が横方向に成長し
ない問題や、絶縁膜の絶縁特性を劣化させる問題があっ
た。(Problems to be Solved by the Invention) As described above, conventionally, when a semiconductor single crystal layer is formed on an insulating film by a solid phase epitaxial growth method, it is necessary to remove a natural oxide film on a substrate seed portion before growth. In addition, the natural oxidation removing step forms irregularities on the surface of the insulating film on the base, which serves as a nucleus, which causes a problem that the single crystal layer does not grow in the lateral direction and a problem that the insulating characteristics of the insulating film deteriorate.
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、基板シード部から絶縁膜上に単結
晶層を横方向に成長させることができ、大面積の単結晶
層を得ると共に絶縁膜の絶縁特性の向上をはかり得る半
導体単結晶層の製造方法を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to enable a single crystal layer to grow laterally on an insulating film from a substrate seed portion, and to form a large area single crystal layer. It is another object of the present invention to provide a method for manufacturing a semiconductor single crystal layer, which can improve the insulating characteristics of an insulating film.
[発明の構成] (課題を解決するための手段) 本発明の骨子は、シード開口のエッチングにより下地
絶縁膜に凹凸が形成されるのを防止するため、シード開
口前に絶縁膜上に半導体層を形成ておくことにある。[Means for Solving the Problems] The gist of the present invention resides in that a semiconductor layer is formed on an insulating film before the seed opening in order to prevent the formation of irregularities in the underlying insulating film due to the etching of the seed opening. Is to be formed.
即ち本発明は、基板シード部からの結晶成長を利用し
て絶縁膜上に半導体単結晶層を形成する半導体単結晶層
の製造方法において、半導体基板上に絶縁膜を形成した
のち、この絶縁膜上に第1の半導体薄膜を形成し、次い
で前記絶縁膜及び第1の半導体薄膜の一部を開口して結
晶成長の核となる基板シード部を形成し、次いで第1の
半導体薄膜及び基板シード部上の自然酸化膜を除去し、
次いで第1の半導体薄膜及び基板シード部上に第2の半
導体薄膜を形成し、しかるのち第1及び第2の半導体薄
膜を熱処理して結晶化するようにした方法である。That is, the present invention relates to a method for manufacturing a semiconductor single crystal layer in which a semiconductor single crystal layer is formed on an insulating film by utilizing crystal growth from a substrate seed portion. A first semiconductor thin film is formed thereon, and then a portion of the insulating film and the first semiconductor thin film is opened to form a substrate seed portion serving as a nucleus for crystal growth. Remove the natural oxide film on the part,
Then, a second semiconductor thin film is formed on the first semiconductor thin film and the substrate seed portion, and thereafter, the first and second semiconductor thin films are heat-treated to be crystallized.
(作用) 本発明によれば、絶縁膜を形成したのち該絶縁膜の上
に第1の半導体薄膜を形成し、その後に基板シード部、
第2の半導体薄膜を形成するため、基板シード部上の自
然酸化膜を除去するエッチング工程においては、絶縁膜
は第1の半導体薄膜で覆われている。このため、絶縁膜
の表面が損傷を受け凹凸が生じることはない。従って、
絶縁膜表面に基板シード部以外の核が発生するのを防止
でき、また絶縁膜の絶縁特性が劣化することもない。(Operation) According to the present invention, after forming an insulating film, a first semiconductor thin film is formed on the insulating film, and thereafter, a substrate seed portion,
In order to form the second semiconductor thin film, in an etching step for removing a natural oxide film on the substrate seed portion, the insulating film is covered with the first semiconductor thin film. Therefore, there is no possibility that the surface of the insulating film is damaged and unevenness is generated. Therefore,
Generation of nuclei other than the substrate seed portion on the surface of the insulating film can be prevented, and the insulating characteristics of the insulating film do not deteriorate.
(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。(Examples) Hereinafter, details of the present invention will be described with reference to the illustrated examples.
第1図は本発明の第1の実施例方法に係わる半導体結
晶層の製造工程を示す断面図である。まず、第1図
(a)に示す如く、シリコン単結晶基板11の上に熱酸化
によるSiO2膜(絶縁膜)12を200Å厚さに形成し、その
上に第1の非晶質シリコン膜13を500Åの厚さに形成す
る。この非晶質シリコン膜13は、LP−CVD法にて、シラ
ン(SiH4)又はジシラン(Si2H6)を500〜550℃の温度
で熱分解することにより形成する。FIG. 1 is a sectional view showing a manufacturing process of a semiconductor crystal layer according to the first embodiment of the present invention. First, as shown in FIG. 1 (a), an SiO 2 film (insulating film) 12 is formed on a silicon single crystal substrate 11 by thermal oxidation to a thickness of 200 °, and a first amorphous silicon film is formed thereon. 13 is formed to a thickness of 500 mm. The amorphous silicon film 13 is formed by thermally decomposing silane (SiH 4 ) or disilane (Si 2 H 6 ) at a temperature of 500 to 550 ° C. by an LP-CVD method.
次いで、第1図(b)に示す如く、第1の非晶質シリ
コン膜13及び絶縁膜12を選択エッチングすることによ
り、基板シード部14を設ける。このとき、僅かな酸素で
或いは何等かの原因によりシリコン膜13の表面及び基板
シード部14の表面には、自然酸化膜15が形成される。Next, as shown in FIG. 1 (b), a substrate seed portion 14 is provided by selectively etching the first amorphous silicon film 13 and the insulating film 12. At this time, a natural oxide film 15 is formed on the surface of the silicon film 13 and the surface of the substrate seed portion 14 with a slight amount of oxygen or due to any cause.
次いで、上記試料を弗化水素ガスに晒すことにより自
然酸化膜15を除去したのち、第1図(c)に示す如く第
1の非晶質シリコン膜13及び基板シード部14上に第2の
非晶質シリコン膜16を500Åの厚さに形成する。この第
2の非晶質シリコン膜16の形成は、第1の非晶質シリコ
ン膜13の形成と同様にLPCVD法でシラン又はジシランを
熱分解することにより行う。また、自然酸化膜15を除去
する工程において、下地の絶縁膜12の表面は第1の非晶
質シリコン膜13で覆われているため、該膜12の表面に凹
凸が生じることはない。Next, after exposing the sample to a hydrogen fluoride gas to remove the natural oxide film 15, a second amorphous silicon film 13 and a second substrate seed portion 14 are formed on the first amorphous silicon film 13 as shown in FIG. An amorphous silicon film 16 is formed to a thickness of 500 mm. The formation of the second amorphous silicon film 16 is performed by thermally decomposing silane or disilane by LPCVD in the same manner as the formation of the first amorphous silicon film 13. In the step of removing the native oxide film 15, the surface of the underlying insulating film 12 is covered with the first amorphous silicon film 13, so that the surface of the film 12 does not have irregularities.
次いで、窒素雰囲気中,550〜650℃の温度でアニール
処理を行い、第1図(d)に示す如く非晶質シリコン膜
13,16を単結晶シリコン層17に変える。この結晶化は、
基板シード部14からの固相エピタキシャル成長である。Next, an annealing process is performed in a nitrogen atmosphere at a temperature of 550 to 650 ° C. to form an amorphous silicon film as shown in FIG.
13 and 16 are changed to a single crystal silicon layer 17. This crystallization is
This is a solid phase epitaxial growth from the substrate seed portion 14.
このようにすることにより、従来では基板シート部か
ら10μmまでしかシリコン単結晶にできなかったのに対
し、この実施例では基板シード部14から15μm以上離れ
た領域まで無欠陥のシリコン単結晶層17を得ることが可
能となった。これは、下地の絶縁膜12の表面が平坦化さ
れた状態にあり、常に基板シード部14から結晶成長が進
むためと考えられる。なお、自然酸化膜15を除去する際
のエッチング工程により、第1の非晶質シリコン膜13の
表面に凹凸が生じるが、このシリコン膜13表面の凹凸は
第2の非晶質シリコン膜16により埋められるので、凹凸
が結晶成長の核になることはなく何等問題とならない。By doing so, the silicon single crystal can be formed only up to 10 μm from the substrate sheet portion in the prior art, whereas in this embodiment, the defect-free silicon single crystal layer 17 can be formed up to a region 15 μm or more from the substrate seed portion 14. It became possible to obtain. This is considered to be because the surface of the underlying insulating film 12 is in a flattened state, and crystal growth always proceeds from the substrate seed portion 14. Note that the surface of the first amorphous silicon film 13 has irregularities due to the etching process for removing the natural oxide film 15, and the irregularities on the surface of the silicon film 13 are reduced by the second amorphous silicon film 16. Since it is buried, the unevenness does not become a nucleus for crystal growth, and there is no problem.
かくして本実施例方法によれば、基板シード部14を設
ける前に絶縁膜12上に第1の非晶質シリコン膜13を形成
しているので、基板シード部14上の自然酸化膜15を除去
する際にエッチング工程で、絶縁膜12の表面に凹凸が生
じる等の不都合を未然に防止することができる。このた
め、基板シード部14からの横方向成長によりシリコン単
結晶層17を形成することができ、絶縁膜12上に大面積の
単結晶層を実現することができる。また、絶縁膜12の表
面に損傷による凹凸がないことから、絶縁膜12の絶縁特
性の向上をはかることができる。Thus, according to the method of the present embodiment, since the first amorphous silicon film 13 is formed on the insulating film 12 before providing the substrate seed portion 14, the natural oxide film 15 on the substrate seed portion 14 is removed. In this case, inconveniences such as unevenness on the surface of the insulating film 12 can be prevented beforehand in the etching step. Therefore, the silicon single crystal layer 17 can be formed by lateral growth from the substrate seed portion 14, and a large area single crystal layer can be realized on the insulating film 12. In addition, since there is no unevenness due to damage on the surface of the insulating film 12, the insulating characteristics of the insulating film 12 can be improved.
第2図は本発明の第2の実施例方法を説明するための
工程断面図である。なお、第1図と同一部分には同一符
号を付して、その詳しい説明は省略する。FIG. 2 is a process sectional view for explaining the method of the second embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
この実施例方法が先に説明した第1の実施例方法と異
なる点は、非晶質シリコン膜の形成工程にある。即ち本
実施例では、まず、第2図(a)に示す如く、シリコン
単結晶基板11上に熱酸化によるSiO2膜(絶縁膜)12及び
第1の多結晶シリコン膜23を形成する。ここで、第1の
多結晶シリコン膜23の形成にはLP−CVD法を用い、シラ
ン又はジシランを600℃以上の温度で熱分解することに
より行った。This embodiment differs from the first embodiment in the step of forming an amorphous silicon film. That is, in this embodiment, first, as shown in FIG. 2A, an SiO 2 film (insulating film) 12 and a first polycrystalline silicon film 23 are formed on a silicon single crystal substrate 11 by thermal oxidation. Here, the first polycrystalline silicon film 23 was formed by thermally decomposing silane or disilane at a temperature of 600 ° C. or higher using the LP-CVD method.
次いで、第2図(b)に示す如く、先の第1の実施例
方法と同様に多結晶シリコン間23及び絶縁膜12の選択エ
ッチングを行って基板シード部14を設ける。このとき、
第1の多結晶シリコン膜23の表面及び基板シード部14の
上には前述したように自然酸化膜15が形成される。その
後、自然酸化膜15を除去した後、第2図(c)に示す如
く、LPCVD法にて第2の多結晶シリコン膜26を形成す
る。Next, as shown in FIG. 2 (b), the substrate seed portion 14 is provided by performing selective etching of the polysilicon 23 and the insulating film 12 in the same manner as in the first embodiment. At this time,
The natural oxide film 15 is formed on the surface of the first polycrystalline silicon film 23 and on the substrate seed portion 14 as described above. Thereafter, after removing the natural oxide film 15, a second polycrystalline silicon film 26 is formed by LPCVD as shown in FIG. 2 (c).
次いで、第2図(d)に示す如く、シリコン,砒素又
は硼素を第1及び第2の多結晶シリコン膜23,26にイオ
ン注入することにより、第1及び第2の多結晶シリコン
膜23,26を非晶質化させる。また、このイオン注入によ
り、基板シード部13上に僅かに残った自然酸化膜も分散
されて除去される。その後、先の第1の実施例と同様
に、窒素雰囲気中の550〜600℃の温度でアニール処理す
ることにより、非晶質シリコン膜13,16を固相エピタキ
シャル成長によりシリコン単結晶層17に変える。Next, as shown in FIG. 2 (d), silicon, arsenic or boron is ion-implanted into the first and second polycrystalline silicon films 23 and 26 to thereby form the first and second polycrystalline silicon films 23 and 26. 26 is made amorphous. In addition, due to this ion implantation, a natural oxide film slightly remaining on the substrate seed portion 13 is also dispersed and removed. Thereafter, similarly to the first embodiment, the amorphous silicon films 13 and 16 are converted into the silicon single crystal layer 17 by solid phase epitaxial growth by annealing at a temperature of 550 to 600 ° C. in a nitrogen atmosphere. .
このような工程であっても、絶縁膜12の表面に凹凸が
生じるのを防止することができ、先の実施例方法と同様
の効果が得られる。Even in such a process, it is possible to prevent the occurrence of unevenness on the surface of the insulating film 12, and the same effect as that of the above-described embodiment method can be obtained.
第3図は本発明の第3の実施例方法を説明するための
工程断面図であり、本発明をEPROMの製造に適用した例
を示している。FIG. 3 is a process sectional view for explaining the method of the third embodiment of the present invention, and shows an example in which the present invention is applied to the manufacture of an EPROM.
まず、第3図(a)に示す如く、シリコン単結晶基板
31上に素子分離用酸化膜32,ゲート酸化膜(絶縁膜)33
を形成した後、全面に第1の非晶質シリコン膜34をLPCV
D法によりシラン又はジシランの熱分解により形成す
る。続いて、第3図(b)に示す如く、第1の非晶質シ
リコン膜34上にフォトレジスト35を塗布し、基板シード
部を形成する場所のレジスト35を除去する。そして、レ
ジスト35をマスクとして酸化膜32,33をドライエッチン
グすることにより基板シード部36を設ける。このとき、
基板シード部36上には自然酸化膜37が形成される。First, as shown in FIG. 3 (a), a silicon single crystal substrate
Element isolation oxide film 32, gate oxide film (insulating film) 33 on 31
After forming the first amorphous silicon film 34 on the entire surface by LPCV
Formed by thermal decomposition of silane or disilane by Method D. Subsequently, as shown in FIG. 3B, a photoresist 35 is applied on the first amorphous silicon film 34, and the resist 35 where the substrate seed portion is to be formed is removed. Then, the substrate seed portion 36 is provided by dry-etching the oxide films 32 and 33 using the resist 35 as a mask. At this time,
On the substrate seed portion 36, a natural oxide film 37 is formed.
次いで、第3図(c)に示す如く、第1の非晶質シリ
コン膜34の上及び基板シード部36内に、第2の非晶質シ
リコン膜38をLPCVE法にてシラン又はジシランの熱分解
で形成する。続いて、窒素又はアルゴンガス雰囲気中,5
00〜550℃の低温でアニール処理することにより、第3
図(d)に示す如く第1及び第2の非晶質シリコン膜3
4,38を固相エピタキシャル成長によりシリコン単結晶層
39に変える。そして、シリコン単結晶層39に燐,砒素又
は硼素を拡散させる。ここで、シリコン単結晶層39はフ
ローティングゲートとして用いる。また、基板シード部
36上のシリコン単結晶層39は除去する。Next, as shown in FIG. 3C, a second amorphous silicon film 38 is formed on the first amorphous silicon film 34 and in the substrate seed portion 36 by heat of silane or disilane by the LPCVE method. Formed by decomposition. Subsequently, in a nitrogen or argon gas atmosphere, 5
By annealing at a low temperature of 00 to 550 ° C., the third
As shown in FIG. 4D, the first and second amorphous silicon films 3 are formed.
4,38 silicon single crystal layer by solid phase epitaxial growth
Change to 39. Then, phosphorus, arsenic or boron is diffused into the silicon single crystal layer 39. Here, the silicon single crystal layer 39 is used as a floating gate. Also, the substrate seed section
The silicon single crystal layer 39 on 36 is removed.
次いで、第3図(e)に示す如く、シリコン単結晶層
39上に熱酸化膜41を形成し、さらにその上に多結晶シリ
コン膜42を形成し、多結晶シリコン膜42に燐を拡散させ
てコントロールゲートにする。次いで、第3図(f)に
示す如く、多結晶シリコン膜42,熱酸化膜41及びシリコ
ン単結晶層39をゲート電極形状に選択エッチングする。
続いて、多結晶シリコン膜42及びシリコン単結晶39をマ
スクとして、基板31に砒素をイオン注入することによ
り、n-型拡散層43を形成し、図に示すEPROMセルを完成
する。Then, as shown in FIG. 3 (e), a silicon single crystal layer
A thermal oxide film 41 is formed on 39, a polycrystalline silicon film 42 is further formed thereon, and phosphorus is diffused into the polycrystalline silicon film 42 to form a control gate. Next, as shown in FIG. 3 (f), the polycrystalline silicon film 42, the thermal oxide film 41 and the silicon single crystal layer 39 are selectively etched into a gate electrode shape.
Subsequently, arsenic is ion-implanted into the substrate 31 using the polycrystalline silicon film 42 and the silicon single crystal 39 as a mask to form an n − -type diffusion layer 43, thereby completing the EPROM cell shown in the figure.
なお、フローティングゲート39へのドーピングを固相
成長させる以前に行うこともできる。燐,又は砒素を添
加した多結晶シリコン層の固相成長速度は早いため、む
しろ燐又は砒素を非晶質シリコン中に添加した後に固相
成長させた場合の方が大面積に渡り基板シード部付近か
ら離れた領域までエピタキシャル成長させることができ
る。The doping of the floating gate 39 can be performed before the solid phase growth. Since the solid phase growth rate of the polycrystalline silicon layer to which phosphorus or arsenic is added is high, the solid phase growth after adding phosphorus or arsenic to amorphous silicon has a larger substrate seed portion over a larger area. Epitaxial growth can be performed up to a region distant from the vicinity.
かくして本実施例方法によれば、フローティングゲー
ト39の下の熱酸化膜(ゲート酸化膜)33の絶縁耐圧を劣
化させることはなく、フローティングゲート39をシリコ
ン単結晶層にすることが可能となり、フローティングゲ
ート39上の熱酸化膜(シリコン酸化膜)41の絶縁耐圧を
向上させることができる。Thus, according to the method of this embodiment, the floating gate 39 can be made of a silicon single crystal layer without deteriorating the withstand voltage of the thermal oxide film (gate oxide film) 33 below the floating gate 39. The withstand voltage of the thermal oxide film (silicon oxide film) 41 on the gate 39 can be improved.
また、基板シート部36の面積を広くすることは集積度
を向上させる流れに反する。従って、基板シード部36の
面積割合をできるだけ少なくすることが望ましいため、
基板シード部36は少なくとも素子2個につき1個の割合
で存在する半導体装置が有効である。実際に第1図に示
す方法により、基板シード部から15μm以上離れた領域
200μm2の面積まで単結晶層を形成することが可能なの
で、素子単体面積20μm2の素子の場合は基板シード部1
個当り約10個の素子の割合でシード部面積割合を減らす
ことができる。Increasing the area of the substrate sheet portion 36 is against the trend of improving the degree of integration. Therefore, since it is desirable to reduce the area ratio of the substrate seed portion 36 as much as possible,
A semiconductor device in which the substrate seed portion 36 exists at least at a rate of one for every two elements is effective. Actually, by the method shown in FIG. 1, a region 15 μm or more away from the substrate seed portion.
Since it is possible to form a single crystal layer to the area of 200 [mu] m 2, the substrate seed unit 1 for elements of a single element area 20 [mu] m 2
The seed area ratio can be reduced by the ratio of about 10 elements per element.
なお、本発明は上述した各実施例に限定されるもので
はない。実施例では、自然酸化膜を除去する工程として
弗化水素(HF)ガスを用たが、この代わりに弗素窒素
(NF3),又は塩酸(HCl)ガス雰囲気中で熱処理しても
よい。また、結晶化する半導体はシリコンに限るもので
はなく、ゲルマニウム,GaAs,その他の半導体を用いるこ
とが可能である。さらに、基板シード部からの結晶成長
法としては固相エピタキシャル成長法に限るものではな
く、電子ビームやレーザビームを用いた溶融再結晶化方
法を用いることも可能である。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することができ
る。Note that the present invention is not limited to the above-described embodiments. In the embodiment, the hydrogen fluoride (HF) gas is used as the step of removing the natural oxide film. However, the heat treatment may be performed in a fluorine nitrogen (NF 3 ) or hydrochloric acid (HCl) gas atmosphere instead. Further, the semiconductor to be crystallized is not limited to silicon, and germanium, GaAs, and other semiconductors can be used. Further, the crystal growth method from the substrate seed portion is not limited to the solid phase epitaxial growth method, and a melt recrystallization method using an electron beam or a laser beam can also be used. In addition, various modifications can be made without departing from the scope of the present invention.
[発明の効果] 以上詳述したように本発明によれば、シード開口前に
絶縁膜上に半導体層を形成しておくことにより、下地絶
縁膜に凹凸が形成されるのを防止することができる。従
って、常に基板シード部から単結晶層を横方向に成長さ
せることができ、大面積の単結晶層を得ると共に絶縁膜
の絶縁特性の向上をはかることが可能となる。[Effects of the Invention] As described above in detail, according to the present invention, by forming a semiconductor layer on an insulating film before opening a seed, it is possible to prevent the formation of irregularities on the underlying insulating film. it can. Therefore, the single crystal layer can always be grown in the lateral direction from the substrate seed portion, so that a single crystal layer having a large area can be obtained and the insulating characteristics of the insulating film can be improved.
第1図は本発明の第1の実施例方法に係わる半導体単結
晶層の製造工程を示す断面図、第2図は本発明の第2の
実施例方法を説明するための工程断面図、第3図は本発
明の第3の実施例方法を説明するための工程断面図、第
4図は従来方法を説明するための工程断面図である。 11……シリコン単結晶基板、 12……熱酸化SiO2膜(絶縁膜)、 13……第1の非晶質シリコン膜、 14……基板シード部、 15……自然酸化膜、 16……第2の非晶質シリコン膜、 17……単結晶シリコン層、 23……第1の多結晶シリコン膜、 26……第2の多結晶シリコン膜。FIG. 1 is a sectional view showing a manufacturing process of a semiconductor single crystal layer according to the method of the first embodiment of the present invention. FIG. 2 is a process sectional view for explaining the method of the second embodiment of the present invention. FIG. 3 is a process sectional view for explaining the method of the third embodiment of the present invention, and FIG. 4 is a process sectional view for explaining the conventional method. 11: silicon single crystal substrate, 12: thermally oxidized SiO 2 film (insulating film), 13: first amorphous silicon film, 14: substrate seed part, 15: natural oxide film, 16: Second amorphous silicon film, 17 single crystal silicon layer, 23 first polycrystalline silicon film, 26 second polycrystalline silicon film.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/20──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/20
Claims (3)
前記絶縁膜上に第1の半導体薄膜を形成する工程と、前
記絶縁膜及び第1の半導体薄膜の一部を開口して結晶成
長の核となる基板シード部を形成する工程と、前記第1
の半導体薄膜及び前記基板シード部上の自然酸化膜を除
去する工程と、前記第1の半導体薄膜及び前記基板シー
ド部上に第2の半導体薄膜を形成する工程と、前記第1
及び第2の半導体薄膜を熱処理して結晶化する工程とを
含むことを特徴とする半導体単結晶層の製造方法。A step of forming an insulating film on a semiconductor substrate;
Forming a first semiconductor thin film on the insulating film, forming a substrate seed portion serving as a nucleus for crystal growth by opening a part of the insulating film and the first semiconductor thin film;
Removing a native oxide film on the semiconductor thin film and the substrate seed portion; forming a second semiconductor thin film on the first semiconductor thin film and the substrate seed portion;
And a step of heat-treating and crystallizing the second semiconductor thin film.
る工程は、前記基板シード部からの固相成長であること
を特徴とする請求項1記載の半導体単結晶層の製造方
法。2. The method according to claim 1, wherein the step of crystallizing the first and second semiconductor thin films is a solid phase growth from the substrate seed portion.
それぞれの工程として、多結晶シリコン膜を形成した
後、この多結晶シリコン膜にイオン注入して非結晶シリ
コン膜を形成することを特徴とする請求項1又は2記載
の半導体単結晶層の製造方法。3. A process for forming the first and second semiconductor thin films, comprising forming a polycrystalline silicon film and then implanting ions into the polycrystalline silicon film to form an amorphous silicon film. The method for producing a semiconductor single crystal layer according to claim 1 or 2, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31139089A JP2807296B2 (en) | 1989-11-30 | 1989-11-30 | Manufacturing method of semiconductor single crystal layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31139089A JP2807296B2 (en) | 1989-11-30 | 1989-11-30 | Manufacturing method of semiconductor single crystal layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03173120A JPH03173120A (en) | 1991-07-26 |
JP2807296B2 true JP2807296B2 (en) | 1998-10-08 |
Family
ID=18016610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31139089A Expired - Lifetime JP2807296B2 (en) | 1989-11-30 | 1989-11-30 | Manufacturing method of semiconductor single crystal layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2807296B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041412A (en) * | 1996-07-18 | 1998-02-13 | Toshiba Corp | Semiconductor device and its manufacture |
-
1989
- 1989-11-30 JP JP31139089A patent/JP2807296B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03173120A (en) | 1991-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
JP3058954B2 (en) | Method of manufacturing semiconductor device having growth layer on insulating layer | |
US4448632A (en) | Method of fabricating semiconductor devices | |
JP3182893B2 (en) | Method for manufacturing thin film transistor | |
JPH05109737A (en) | Manufacture of thin film transistor | |
JP2989051B2 (en) | Silicon carbide bipolar semiconductor device and method of manufacturing the same | |
JP2807296B2 (en) | Manufacturing method of semiconductor single crystal layer | |
JP2560376B2 (en) | Method for manufacturing MOS transistor | |
JPS5852843A (en) | Manufacture of semiconductor integrated circuit device | |
JP2718074B2 (en) | Method of forming thin film semiconductor layer | |
JP2793486B2 (en) | Method for manufacturing semiconductor device | |
JP3003598B2 (en) | Method for manufacturing semiconductor device | |
JPH0684938A (en) | Manufacture of semiconductor device | |
JPH0468770B2 (en) | ||
JPH0555142A (en) | Crystallizing method for amorphous semiconductor layer | |
JP3128904B2 (en) | Method of forming polycrystalline silicon pattern | |
JPH0878403A (en) | Semiconductor device and formation of element isolating region in semiconductor device | |
JPH05144730A (en) | Manufacture of semiconductor device | |
JP3025342B2 (en) | Thin film transistor and method for forming the same | |
JPH0799258A (en) | Manufacture of semiconductor device | |
JPH0546706B2 (en) | ||
JP2762447B2 (en) | Method for manufacturing semiconductor device | |
JPS6248015A (en) | Solid phase growth of semiconductor layer | |
JPS6266619A (en) | Manufacture of semiconductor device | |
JP3346060B2 (en) | Method for manufacturing thin film semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080724 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100724 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |