JP2806151B2 - Frame correlation device - Google Patents

Frame correlation device

Info

Publication number
JP2806151B2
JP2806151B2 JP4156363A JP15636392A JP2806151B2 JP 2806151 B2 JP2806151 B2 JP 2806151B2 JP 4156363 A JP4156363 A JP 4156363A JP 15636392 A JP15636392 A JP 15636392A JP 2806151 B2 JP2806151 B2 JP 2806151B2
Authority
JP
Japan
Prior art keywords
correlation
frame
signal
time
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4156363A
Other languages
Japanese (ja)
Other versions
JPH05347615A (en
Inventor
則人 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4156363A priority Critical patent/JP2806151B2/en
Publication of JPH05347615A publication Critical patent/JPH05347615A/en
Application granted granted Critical
Publication of JP2806151B2 publication Critical patent/JP2806151B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ディジタル通信装置の
受信信号処理に利用するフレーム相関装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame correlation device used for processing a received signal of a digital communication device.

【0002】[0002]

【従来の技術】近年、通信分野、特に陸上移動通信にお
いては、時分割多重ディジタル通信方式が採用され、受
信信号から時分割された信号群であるスロットの検出
を、いわゆる被相関信号が「1」である場合のフレーム
相関を求めるフレーム相関装置によって行う場合があ
る。
2. Description of the Related Art In recent years, in the field of communications, especially land mobile communications, a time division multiplex digital communication system has been adopted, and detection of a slot, which is a signal group time-divided from a received signal, is performed by a so-called correlated signal of "1". Is carried out by a frame correlation apparatus for obtaining a frame correlation.

【0003】次に、このフレーム相関装置の一例につい
て説明する。図2は従来のフレーム相関装置の構成を示
している。図2において、101は入力される被相関信
号と、他方の入力である相関信号との相関を取って相関
出力信号を生成する相関部であり論理積回路で構成され
ている。また、102は相関部101からの相関出力信
号及び被相関信号に同期したクロック信号により、相関
部101の他方の入力とする相関信号を生成するシフト
レジスタであり、1フレーム分のデータが格納できる段
数(例えば、N段)を有する。
Next, an example of the frame correlation apparatus will be described. FIG. 2 shows the configuration of a conventional frame correlation device. In FIG. 2, reference numeral 101 denotes a correlation unit which generates a correlation output signal by correlating an input correlated signal with a correlation signal which is the other input, and is constituted by an AND circuit. Reference numeral 102 denotes a shift register that generates a correlation signal to be used as the other input of the correlation unit 101 by using a correlation output signal from the correlation unit 101 and a clock signal synchronized with the correlated signal, and can store data for one frame. It has a number of stages (for example, N stages).

【0004】次に、この従来例の構成の動作について説
明する。先ず、シフトレジスタ102は初期化され、格
納のレジスタ(図示せず)には、全てデータ「1」が格
納される。1フレームの被相関信号Aとシフトレジスタ
102の出力、すなわち全て「1」の相関信号Bとの論
理積がとられ、被相関信号と同一の相関出力信号Yがシ
フトレジスタ102に入力される。次のフレームで被相
関信号Aが入力されると、1フレーム前の相関信号B
(=A)との相関がとられ、相関出力信号Y(B・A)
が得られる。すなわち、A=1、B=1の場合に相関部
101の出力Yが「1」となり、相関がとれたことにな
る。
[0004] Next, the operation of this conventional example will be described. First, the shift register 102 is initialized, and all data “1” is stored in a storage register (not shown). The logical product of the correlated signal A of one frame and the output of the shift register 102, that is, the correlation signal B of all "1" is obtained, and the same correlation output signal Y as the correlated signal is input to the shift register 102. When the correlated signal A is input in the next frame, the correlation signal B in the previous frame is input.
(= A) and a correlation output signal Y (B · A)
Is obtained. That is, when A = 1 and B = 1, the output Y of the correlation unit 101 becomes “1”, indicating that the correlation has been obtained.

【0005】このように、常に1フレーム前にとられた
相関出力信号との相関がとられることになる。シフトレ
ジスタ102は、被相関信号に同期したクロックである
シフトクロックによってシフトされ、かつ、シフトレジ
スタ102の出力すなわち相関信号と被相関信号とは、
フレーム内の相対的位置が等しくなるので、フレーム相
関を求めることができる。
As described above, the correlation with the correlation output signal obtained one frame before is always obtained. The shift register 102 is shifted by a shift clock that is a clock synchronized with the correlated signal, and the output of the shift register 102, that is, the correlation signal and the correlated signal are
Since the relative positions in the frame become equal, the frame correlation can be obtained.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記従来
例のフレーム相関装置においては、必ず1フレーム分の
相関信号をシフトレジスタに記憶しておく必要があり、
1フレーム時間長が長い場合又は1フレームのデータ数
が覆い場合に装置規模が増大してしまうという問題があ
った。
However, in the above-mentioned conventional frame correlation apparatus, it is necessary to store a correlation signal for one frame in the shift register without fail.
When the length of one frame is long or when the number of data in one frame is large, there is a problem that the scale of the apparatus increases.

【0007】特に被相関信号のオーバーサンプリングを
行う場合には、シフトレジスタの装置規模が極端に増大
して、LSI化が困難になり、さらに、消費電力も大き
くなり実用的ではないという問題があった。
In particular, when over-sampling of a correlated signal, there is a problem that the device scale of the shift register is extremely increased, making it difficult to implement an LSI, and furthermore, the power consumption is increased, which is not practical. Was.

【0008】本発明は、このような従来の技術における
問題を解決するものであり、1フレーム時間長が長い場
合においても装置規模を縮小できる優れたフレーム相関
装置の提供を目的とする。
An object of the present invention is to solve such a problem in the prior art, and an object of the present invention is to provide an excellent frame correlation apparatus capable of reducing the apparatus scale even when one frame time length is long.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明のフレーム相関装置は、1フレームを信号形
式の単位とする被相関信号のフレーム相関をとる相関手
段と、相関手段を制御する相関制御手段と、1フレーム
内の相対時間を記憶する記憶手段と、記憶手段を制御す
る記憶部制御手段と、1フレームの時間を計測する時間
計測手段とを備え、相関出力信号を直接記憶せずに相関
がある1フレーム内の相対時間を記憶する構成である。
In order to achieve the above object, a frame correlation apparatus according to the present invention controls a correlation means for obtaining a frame correlation of a correlated signal having one frame as a unit of a signal format, and controlling the correlation means. Storage means for storing the relative time within one frame, storage means control means for controlling the storage means, and time measurement means for measuring the time of one frame, and directly stores the correlation output signal. This is a configuration in which the relative time within one frame that has a correlation is stored without performing the correlation.

【0010】そして、記憶手段の記憶データ数は、被相
関信号において1フレームあたりの誤り相関があるデー
タの発生確率と、1フレームあたりの正しい相関のある
データ数との和で決定する構成であり、また、記憶手段
の記憶データ数を調節することにより、真のフレーム相
関出力を得るのに必要な時間とフレーム相関を得るのに
必要な規模を調整して構成される。
[0010] The number of data stored in the storage means is determined by the sum of the probability of occurrence of data having an error correlation per frame in the correlated signal and the number of data having a correct correlation per frame. Also, by adjusting the number of data stored in the storage means, the time required for obtaining a true frame correlation output and the scale required for obtaining a frame correlation are adjusted.

【0011】[0011]

【作用】このような本発明のフレーム相関装置は、1フ
レーム分の相関信号を直接記憶せずに相関があった場合
のみの発生時刻(1フレーム内での相対的時刻)を記憶
し、次のフレーム時間では、記憶されている相関発生時
刻のみに基づいて相関をとり、1フレーム時間の全ての
相関出力信号データを記憶しないようにし、相関出力信
号を記憶する記憶装置における装置規模が縮小される。
The frame correlation apparatus of the present invention stores the occurrence time (relative time within one frame) only when there is a correlation without directly storing the correlation signal for one frame. In the frame time, the correlation is performed based only on the stored correlation occurrence time, all the correlation output signal data for one frame time are not stored, and the device scale of the storage device for storing the correlation output signal is reduced. You.

【0012】[0012]

【実施例】以下、本発明のフレーム相関装置の実施例を
図面に基づいて詳細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a frame correlation apparatus according to the present invention.

【0013】図1は実施例の構成を示している。図1に
おいて、1は入力される被相関信号A(論理値「0」又
は論理値「1」)と、他方から入力される相関信号Zと
の相関をとる相関部(請求項における相関手段に対応す
る)である。2は相関部1からの相関出力信号に基づい
てメモリへのデータ書き込みを制御するメモリ制御部
(請求項における記憶部制御手段に対応する)である。
3はクロック信号に同期して1フレーム時間長をカウン
トし、カウント値Dを出力するカウンタ(請求項におけ
る時間計測手段に対応する)である。4はメモリ制御部
2からの制御信号にしたがって、カウンタのカウント値
D(1フレーム内の相対的時刻)を記憶し、必要に応じ
て記憶内容を出力するメモリ(請求項における記憶手段
に対応する)である。また、5はカウンタ3のカウント
値Dとメモリ4の記憶内容を比較し、比較結果を相関部
1に出力する相関制御部(請求項における相関制御手段
に対応する)である。
FIG. 1 shows the configuration of the embodiment. In FIG. 1, reference numeral 1 denotes a correlator for correlating an input correlated signal A (logical value "0" or logical value "1") with a correlated signal Z input from the other. Corresponding). Reference numeral 2 denotes a memory control unit (corresponding to a storage unit control unit in claims) that controls data writing to a memory based on a correlation output signal from the correlation unit 1.
Reference numeral 3 denotes a counter (corresponding to a time measuring means in the claims) which counts one frame time length in synchronization with the clock signal and outputs a count value D. Reference numeral 4 denotes a memory for storing a count value D (relative time within one frame) of a counter in accordance with a control signal from the memory control unit 2 and outputting stored contents as necessary (corresponding to a storage means in the claims). ). Reference numeral 5 denotes a correlation control unit (corresponding to a correlation control unit in the claims) that compares the count value D of the counter 3 with the content stored in the memory 4 and outputs the comparison result to the correlation unit 1.

【0014】次に、この実施例の構成における動作につ
いて説明する。まず、カウンタ3は被相関信号Aのデー
タ速度(周波数)と等しいクロック信号Bを常にカウン
トし、1フレーム時間長を生成(カウンタ3のカウント
値Dは、フレーム内の相対時間を示す)する。メモリ4
は初期化し、一つもデータを記憶していない状態とす
る。
Next, the operation of the configuration of this embodiment will be described. First, the counter 3 always counts the clock signal B equal to the data rate (frequency) of the correlated signal A, and generates one frame time length (the count value D of the counter 3 indicates a relative time within a frame). Memory 4
Is initialized, and no data is stored.

【0015】相関制御部5は、メモリ4にデータが記憶
されいない場合、相関制御信号Bを「1」にし、メモリ
4にデータが記憶されている場合は、その記憶されてい
る記憶データEとカウンタ3のカウント値Dを比較し、
また、一致したときは相関制御信号Bを「1」に、一致
しない場合は、「0」にする。
When no data is stored in the memory 4, the correlation control unit 5 sets the correlation control signal B to "1". When data is stored in the memory 4, the stored data E is stored in the memory 4. Compare the count value D of the counter 3 and
When they match, the correlation control signal B is set to "1". When they do not match, the correlation control signal B is set to "0".

【0016】被相関信号Aは、相関部1において、相関
制御部5の出力相関制御信号Cと相関がとられ、相関信
号Zとしてメモリ制御部2に入力される。
The correlated signal A is correlated with the output correlation control signal C of the correlation control section 5 in the correlation section 1 and is input to the memory control section 2 as a correlation signal Z.

【0017】メモリ制御部2は、相関信号Zが「1」の
場合は、その時点のカウンタ3のカウンタ値Dと同じ値
がメモリ4に記憶されていなければ、その時点のカウン
タ3のカウンタ値Dをメモリ4に記憶させる。逆に相関
信号Zが「0」の場合は、その時点のカウンタ3のカウ
ンタ値Dと同じ値がメモリ4に記憶されていれば、その
メモリ4からその同じ値を削除する。
When the correlation signal Z is "1", the memory controller 2 determines that the counter value of the counter 3 at that time is not stored in the memory 4 unless the counter value D of the counter 3 at that time is stored in the memory 4. D is stored in the memory 4. Conversely, when the correlation signal Z is “0”, if the same value as the counter value D of the counter 3 at that time is stored in the memory 4, the same value is deleted from the memory 4.

【0018】この動作を数フレーム時間繰り返すことに
よって、被相関信号Aにおいて毎フレーム同じ相対的時
刻に「1」になる時刻のみにおいて、相関出力Zが
「1」になり、フレーム相関をとることができる。
By repeating this operation for several frames, the correlation output Z becomes "1" only at the time when the correlated signal A becomes "1" at the same relative time for each frame, and the frame correlation can be obtained. it can.

【0019】メモリ4の記憶できるデータ数の最大数
は、被相関信号Aにおいて1フレーム時間中に誤って
「1」が出力される確率によって決めることができる。
The maximum number of data that can be stored in the memory 4 can be determined by the probability that "1" is erroneously output during one frame time in the correlated signal A.

【0020】例えば、上記確率がmの場合、メモリ4の
記憶できるデータ数の最大数nは次式(1)で表され
る。
For example, when the probability is m, the maximum number n of data that can be stored in the memory 4 is expressed by the following equation (1).

【0021】n=k×m+h …(1) k:被相関信号Aに含まれる1フレームデータ数、h:
被相関信号Aにおいて1フレーム時間中に「1」が出力
されるべきデータ数 メモリ4の記憶できるデータ数をこのnより、小さくす
ると単に真の相関出力Zを得るのにより多くの被相関信
号Aのデータ数が必要とされるのみである。すなわち、
フレーム相関をとる時間が長く必要とされる。
N = k × m + h (1) k: the number of data of one frame included in the correlated signal A, h:
Number of data to be output "1" in one correlated signal A during one frame time If the number of data that can be stored in the memory 4 is made smaller than n, more correlated signals A are obtained simply to obtain the true correlation output Z. Only the number of data is required. That is,
A long time for frame correlation is required.

【0022】このように上記実施例では、メモリ4の記
憶できるデータ数を被相関信号Aに含まれる1フレーム
データ数より、小さくことにより、ハードウェア(装
置)規模を縮小することができる。
As described above, in the above embodiment, the hardware (apparatus) scale can be reduced by making the number of data that can be stored in the memory 4 smaller than the number of one frame data included in the correlated signal A.

【0023】[0023]

【発明の効果】以上の説明から明らかなように、本発明
のフレーム相関装置は、1フレーム分の相関信号を直接
記憶せずに相関があった場合のみの発生時刻(1フレー
ム内での相対的時刻)を記憶し、次のフレーム時間で
は、記憶されている相関発生時刻のみに基づいて相関を
とるようにしているため、1フレーム時間の全ての相関
出力信号データを記憶しないようにでき、相関出力信号
を記憶する記憶装置における装置規模が縮小できるとい
う効果を有する。
As is apparent from the above description, the frame correlation apparatus according to the present invention does not directly store the correlation signal for one frame but directly generates the time of occurrence (the relative time within one frame). Target time), and in the next frame time, the correlation is calculated based only on the stored correlation occurrence time, so that all the correlation output signal data for one frame time can be prevented from being stored, This has the effect that the scale of the storage device for storing the correlation output signal can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のフレーム相関装置の実施例における構
成を示すブロック図
FIG. 1 is a block diagram showing a configuration of an embodiment of a frame correlation apparatus according to the present invention.

【図2】従来のフレーム相関装置における構成を示すブ
ロック図
FIG. 2 is a block diagram showing a configuration of a conventional frame correlation apparatus.

【符号の説明】[Explanation of symbols]

1 相関部 2 メモリ制御部 3 カウンタ 4 メモリ 5 相関制御部 A 被相関信号 B 相関制御信号 C 出力相関制御信号 D カウント値 E 記憶データ Z 相関信号 DESCRIPTION OF SYMBOLS 1 Correlation part 2 Memory control part 3 Counter 4 Memory 5 Correlation control part A Correlated signal B Correlation control signal C Output correlation control signal D Count value E Storage data Z Correlation signal

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1フレームを信号形式の単位とする被相
関信号のフレーム相関をとる相関手段と、上記相関手段
を制御する相関制御手段と、上記1フレーム内の相対時
間を記憶する記憶手段と、上記記憶手段を制御する記憶
部制御手段と、上記1フレームの時間を計測する時間計
測手段とを備え、相関出力信号を直接記憶せずに相関が
ある上記1フレーム内の相対時間を記憶することを特徴
とするフレーム相関装置。
1. Correlation means for obtaining a frame correlation of a correlated signal using one frame as a unit of a signal format, correlation control means for controlling the correlation means, and storage means for storing a relative time within one frame. A storage unit control means for controlling the storage means, and a time measuring means for measuring the time of the one frame, and storing a relative time within the one frame having a correlation without directly storing a correlation output signal. A frame correlation apparatus characterized by the above-mentioned.
【請求項2】 記憶手段の記憶データ数は被相関信号に
おいて、1フレームあたりの誤り相関があるデータの発
生確率と、1フレームあたりの正しい相関のあるデータ
数との和で決定することを特徴とする請求項1記載のフ
レーム相関装置。
2. The number of data stored in the storage means is determined by the sum of the probability of occurrence of data having an error correlation per frame and the number of data having a correct correlation per frame in a correlated signal. The frame correlation apparatus according to claim 1, wherein
【請求項3】 記憶手段の記憶データ数を調節すること
により、真のフレーム相関出力を得るのに必要な時間と
フレーム相関を得るのに必要な規模を調整して構成され
ることを特徴とする請求項1記載のフレーム相関装置。
3. The method according to claim 1, wherein the time required for obtaining a true frame correlation output and the scale required for obtaining a frame correlation are adjusted by adjusting the number of data stored in the storage means. The frame correlation apparatus according to claim 1, wherein
JP4156363A 1992-06-16 1992-06-16 Frame correlation device Expired - Fee Related JP2806151B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4156363A JP2806151B2 (en) 1992-06-16 1992-06-16 Frame correlation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4156363A JP2806151B2 (en) 1992-06-16 1992-06-16 Frame correlation device

Publications (2)

Publication Number Publication Date
JPH05347615A JPH05347615A (en) 1993-12-27
JP2806151B2 true JP2806151B2 (en) 1998-09-30

Family

ID=15626120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4156363A Expired - Fee Related JP2806151B2 (en) 1992-06-16 1992-06-16 Frame correlation device

Country Status (1)

Country Link
JP (1) JP2806151B2 (en)

Also Published As

Publication number Publication date
JPH05347615A (en) 1993-12-27

Similar Documents

Publication Publication Date Title
JP2723691B2 (en) Variable timing signal generation circuit
JPH02272925A (en) Method and circuit for synchronizing frame phase by pointer conversion
US5202904A (en) Pulse stuffing apparatus and method
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
US5321727A (en) Signal phasing arrangement in a system for doubling the digital channel
EP1353457B1 (en) Control device for radio communication apparatus
JP2940454B2 (en) Slot reception synchronization circuit
JPH04142649A (en) Memory device
JPS612435A (en) Forecasting device of receiving position
JP2806151B2 (en) Frame correlation device
JP2967649B2 (en) Receive synchronization circuit
JPH08163394A (en) Background noise generator
JPS6253530A (en) Control information generating circuit for tdma communication equipment
JP3997496B2 (en) Timing correction apparatus and timing correction method
JP2000124854A (en) Reception synchronous protection setting method for radio base station
JP3246096B2 (en) Self-diagnosis device for digital equipment
JP2616622B2 (en) Frame correlation device
JP2870287B2 (en) Integrating circuit
JP2697629B2 (en) Speed converter
JPH03174837A (en) Timing matching circuit
JPH0646023A (en) Frame phase synchronizing circuit
JPH1013432A (en) Cell delay fluctuation absorbing device using two-dimensional array memory
JPH0525208B2 (en)
JPS634730A (en) Data synchronizing device in bus type line switching system
JPH0728279B2 (en) Digital phase control circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees