JP2803825B2 - イメージセンサの駆動方法 - Google Patents
イメージセンサの駆動方法Info
- Publication number
- JP2803825B2 JP2803825B2 JP1009143A JP914389A JP2803825B2 JP 2803825 B2 JP2803825 B2 JP 2803825B2 JP 1009143 A JP1009143 A JP 1009143A JP 914389 A JP914389 A JP 914389A JP 2803825 B2 JP2803825 B2 JP 2803825B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- reading
- photoelectric conversion
- block
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は画像読取り用のイメージセンサの駆動方法に
関する。
関する。
（発明の背景） ファクシミリやイメージスキャナ等の画像読取装置に
フォトダイオードアレイからなるイメージセンサが使用
されている。
フォトダイオードアレイからなるイメージセンサが使用
されている。
また、光電変換材料としてのアモルファスシリコンは
優れた特性を有しており、フォトダイオードの材料とし
て使用されている。
優れた特性を有しており、フォトダイオードの材料とし
て使用されている。
ところで、イメージセンサの駆動方法として、画素数
の割に駆動IC数が少ないマトリクス駆動がよく使用され
る。このマトリクス駆動は、フォトダイオードアレイを
複数のブロックに分割しておき、読取り時は、各ブロッ
クを順次切り換えながら各ブロック毎にフォトダイオー
ドに当たった光量に応じた信号を順次読出すようにした
ものである。
の割に駆動IC数が少ないマトリクス駆動がよく使用され
る。このマトリクス駆動は、フォトダイオードアレイを
複数のブロックに分割しておき、読取り時は、各ブロッ
クを順次切り換えながら各ブロック毎にフォトダイオー
ドに当たった光量に応じた信号を順次読出すようにした
ものである。
（発明が解決しようとする課題） しかし、以上のような画像情報を電流値として読出す
マトリクス駆動では、フォトダイオードに接続された配
線のインダクタンスや配線間の浮遊容量にばらつきがあ
るため信号レベルに影響を与え、正確な画像情報が得ら
れないといった問題がある。
マトリクス駆動では、フォトダイオードに接続された配
線のインダクタンスや配線間の浮遊容量にばらつきがあ
るため信号レベルに影響を与え、正確な画像情報が得ら
れないといった問題がある。
そこで、第３図のような読取り回路が提案されてい
る。
る。
この図において、ｍ個の光電変換素子（等価回路で示
した）を有するブロックがｎ個接続されている。Ｂは各
ブロックの共通接続端子であり、スイッチSBを介してバ
イアス電圧−Ｖ（ブロック選択時）若しくはアース（非
選択時）に接続される。尚、Biはｉ（１＜ｉ＜ｎ）番目
のブロックの共通電極であり、SBiはｉ（１＜ｉ＜ｎ）
番目のブロックのスイッチである。各光電変換素子は、
ブロッキングダイオードBDと、フォトダイオードPDと、
フォトダイオードPDと並列に接続されると考えられる蓄
積用コンデンサCPと、ブロッキングダイオードBDと並列
に接続されると考えられるコンデンサCBとでなる等価回
路で示される。尚、BDij,PDijはｉ（１＜ｉ＜ｎ）ブロ
ックのｊ（１＜ｊ＜ｍ）番目の素子であることを表して
いる。破線で囲まれた部分Ｍはマトリクス配線部であ
る。CRは各光電変換素子に接続された読取り用コンデン
サで、その容量値は蓄積用コンデンサCPより充分大きく
選ばれている。Ｓは読取り用コンデンサCRをリセットす
るためのリセットスイッチ、Ａは読取り用コンデンサCR
の両端電圧を受けるバッファアンプ、SRは該バッファア
ンプＡの出力を読出し時に選択するスイッチである。
尚、CRj,Sj,Aj,SRjはそれぞれｊ（１＜ｊ＜ｍ）番目の
素子であることを表している。
した）を有するブロックがｎ個接続されている。Ｂは各
ブロックの共通接続端子であり、スイッチSBを介してバ
イアス電圧−Ｖ（ブロック選択時）若しくはアース（非
選択時）に接続される。尚、Biはｉ（１＜ｉ＜ｎ）番目
のブロックの共通電極であり、SBiはｉ（１＜ｉ＜ｎ）
番目のブロックのスイッチである。各光電変換素子は、
ブロッキングダイオードBDと、フォトダイオードPDと、
フォトダイオードPDと並列に接続されると考えられる蓄
積用コンデンサCPと、ブロッキングダイオードBDと並列
に接続されると考えられるコンデンサCBとでなる等価回
路で示される。尚、BDij,PDijはｉ（１＜ｉ＜ｎ）ブロ
ックのｊ（１＜ｊ＜ｍ）番目の素子であることを表して
いる。破線で囲まれた部分Ｍはマトリクス配線部であ
る。CRは各光電変換素子に接続された読取り用コンデン
サで、その容量値は蓄積用コンデンサCPより充分大きく
選ばれている。Ｓは読取り用コンデンサCRをリセットす
るためのリセットスイッチ、Ａは読取り用コンデンサCR
の両端電圧を受けるバッファアンプ、SRは該バッファア
ンプＡの出力を読出し時に選択するスイッチである。
尚、CRj,Sj,Aj,SRjはそれぞれｊ（１＜ｊ＜ｍ）番目の
素子であることを表している。
第４図は上述の読取り回路を駆動する際の共通電極Bi
に供給される電圧のタイミングを示したタイミング図で
ある。共通電極Bi（１＜ｉ＜ｎ）には順次−Ｖなる電圧
が与えられる。そして、１ラインの読取り周期で一巡す
る。
に供給される電圧のタイミングを示したタイミング図で
ある。共通電極Bi（１＜ｉ＜ｎ）には順次−Ｖなる電圧
が与えられる。そして、１ラインの読取り周期で一巡す
る。
第５図は共通電極B1に−Ｖなる電圧が与えられている
ときのブロック内の読出しを行う際のスイッチS,SRのオ
ン／オフのタイミングを示すタイミング図である。この
図に示すように、共通電極B1に−Ｖが印加されている期
間にSR1→S1→SR2→S2→…→SRm→Smの順にオンされ
る。すなわち、SRのオンは読出しのためであり、Ｓのオ
ンは各ブロックの読出し（第５図（リ））終了後にコン
デンサCRをリセットするためである。
ときのブロック内の読出しを行う際のスイッチS,SRのオ
ン／オフのタイミングを示すタイミング図である。この
図に示すように、共通電極B1に−Ｖが印加されている期
間にSR1→S1→SR2→S2→…→SRm→Smの順にオンされ
る。すなわち、SRのオンは読出しのためであり、Ｓのオ
ンは各ブロックの読出し（第５図（リ））終了後にコン
デンサCRをリセットするためである。
このような読取り回路を用いれば、ブロック選択時に
フォトダイオードPDに入射した光量に応じた電流がコン
デンサCRに充電されるので、光信号をコンデンサCRの両
端電圧として順次取り出すことができる。
フォトダイオードPDに入射した光量に応じた電流がコン
デンサCRに充電されるので、光信号をコンデンサCRの両
端電圧として順次取り出すことができる。
第６図は上述の第３図を実際に基板に配置した場合の
概略構成を示す説明図である。図において、１はガラス
やセラミックで構成された基板、２はフォトダイオード
PD,ブロッキングダイオードＤが配置されるダイオード
部、Ｌは下部電極（信号線）であり、L11〜Lnmはそれぞ
れダイオード部２の各フォトダイオードPDijの出力を導
く下部電極である。Ｕは上部電極（信号線）であり、U1
〜U6は下部電極L11〜Lnmからの出力を読取用IC4に導く
上部電極である。尚、下部電極L,上部電極Ｕは、Al,Cr,
Ti,Mo等の金属で構成されている。３は下部電極Ｌと上
部電極Ｕとの間に絶縁のためにSiO2,SiN,ポリイミド等
が塗布された絶縁膜である。尚、下部電極Ｌと上部電極
Ｕとの接続箇所はコンタクトホールによる。
概略構成を示す説明図である。図において、１はガラス
やセラミックで構成された基板、２はフォトダイオード
PD,ブロッキングダイオードＤが配置されるダイオード
部、Ｌは下部電極（信号線）であり、L11〜Lnmはそれぞ
れダイオード部２の各フォトダイオードPDijの出力を導
く下部電極である。Ｕは上部電極（信号線）であり、U1
〜U6は下部電極L11〜Lnmからの出力を読取用IC4に導く
上部電極である。尚、下部電極L,上部電極Ｕは、Al,Cr,
Ti,Mo等の金属で構成されている。３は下部電極Ｌと上
部電極Ｕとの間に絶縁のためにSiO2,SiN,ポリイミド等
が塗布された絶縁膜である。尚、下部電極Ｌと上部電極
Ｕとの接続箇所はコンタクトホールによる。
このように上部電極Ｕと下部電極Ｌとは絶縁膜３によ
り絶縁されており、必要な接続箇所はコンタクトホール
により接続されている。
り絶縁されており、必要な接続箇所はコンタクトホール
により接続されている。
しかし、マトリクス配線部Ｍは信号線が長くかつ多層
に配線されているため、信号線間（上部電極間若しくは
下部電極間）に無視できない線間容量を有し、信号線間
で容量結合を生じている。そしてこの線間容量が隣接素
子間，ブロック間のクロストークの原因になっている。
に配線されているため、信号線間（上部電極間若しくは
下部電極間）に無視できない線間容量を有し、信号線間
で容量結合を生じている。そしてこの線間容量が隣接素
子間，ブロック間のクロストークの原因になっている。
一例として、読取り長216mm（A4サイズ），画素密度8
dot/mm,ブロック数27,64素子／ブロックのラインセンサ
の場合、上部電極の１ラインペア間の線間容量は約120p
Fにもなる。このため、光電変換出力によってある信号
線に電圧変動が生じると、隣接する信号線にも線間容量
を介して電圧が誘起される。例えば、第６図において上
部電極U2に電圧変動が生じると、隣接する上部電極U1,U
3にも電圧が誘起される。このようにしてクロストーク
が生じる。従ってMTFが低下するので実用にたえない。
dot/mm,ブロック数27,64素子／ブロックのラインセンサ
の場合、上部電極の１ラインペア間の線間容量は約120p
Fにもなる。このため、光電変換出力によってある信号
線に電圧変動が生じると、隣接する信号線にも線間容量
を介して電圧が誘起される。例えば、第６図において上
部電極U2に電圧変動が生じると、隣接する上部電極U1,U
3にも電圧が誘起される。このようにしてクロストーク
が生じる。従ってMTFが低下するので実用にたえない。
また、上部電極１本につき複数本（複数ブロック）の
下部電極が接続されているため、下部電極間の線間容量
によりブロック間のクロストークも発生する。
下部電極が接続されているため、下部電極間の線間容量
によりブロック間のクロストークも発生する。
本発明はこのような問題点に鑑みてなされたものであ
って、その目的は、クロストークを生じないイメージセ
ンサの駆動方法を提供することにある。
って、その目的は、クロストークを生じないイメージセ
ンサの駆動方法を提供することにある。
（課題を解決するための手段） 前記した課題を解決する本発明の駆動方法は、イメー
ジセンサ内のアレイ状に配置されたｍ×ｎ個の光電変換
素子を、ｍ個の光電変換素子からなるｎ個のブロックに
分け、各ブロック内の光電変換素子の出力信号を、マト
リクス配線部のｍ本の信号線を介して、これら信号線に
それぞれ接続された読取り用コンデンサに導くと共に、
この読取り用コンデンサに、各読取り用コンデンサの両
端電圧を受けるバッファアンプをそれぞれ接続し、各ブ
ロックを順次切り換えながら前記バッファアンプの各出
力信号を取得することにより、全ブロック内の光電変換
素子の出力信号を得るようにし、且つ、前記読取り用コ
ンデンサに並列接続されたリセットスイッチを用いて、
信号読出し後の前記読取り用コンデンサをリセットする
ようにしたイメージセンサの駆動方法であって、前記ブ
ロックの切り換え毎に、前記リセットスイッチを用い
て、前記読取り用コンデンサを同時にリセットし、この
リセット後に、前記バッファアンプの各出力信号を取得
することにより、切り換え後のブロック内の光電変換素
子の出力信号を得るようにしたことを特徴とするもので
ある。
ジセンサ内のアレイ状に配置されたｍ×ｎ個の光電変換
素子を、ｍ個の光電変換素子からなるｎ個のブロックに
分け、各ブロック内の光電変換素子の出力信号を、マト
リクス配線部のｍ本の信号線を介して、これら信号線に
それぞれ接続された読取り用コンデンサに導くと共に、
この読取り用コンデンサに、各読取り用コンデンサの両
端電圧を受けるバッファアンプをそれぞれ接続し、各ブ
ロックを順次切り換えながら前記バッファアンプの各出
力信号を取得することにより、全ブロック内の光電変換
素子の出力信号を得るようにし、且つ、前記読取り用コ
ンデンサに並列接続されたリセットスイッチを用いて、
信号読出し後の前記読取り用コンデンサをリセットする
ようにしたイメージセンサの駆動方法であって、前記ブ
ロックの切り換え毎に、前記リセットスイッチを用い
て、前記読取り用コンデンサを同時にリセットし、この
リセット後に、前記バッファアンプの各出力信号を取得
することにより、切り換え後のブロック内の光電変換素
子の出力信号を得るようにしたことを特徴とするもので
ある。
（作用） 本発明のイメージセンサの駆動方法においては、ブロ
ックの切り換え毎に、リセットスイッチを用いて、読取
り用コンデンサを同時にリセットし、マトリクス配線部
の電極（信号線）間の容量に蓄積した電荷を放電してい
る。従って、クロストークを生じないイメージセンサの
駆動方法を実現できる。
ックの切り換え毎に、リセットスイッチを用いて、読取
り用コンデンサを同時にリセットし、マトリクス配線部
の電極（信号線）間の容量に蓄積した電荷を放電してい
る。従って、クロストークを生じないイメージセンサの
駆動方法を実現できる。
（実施例） 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の駆動方法によりイメージセンサを駆
動した場合の各部の動作を示すタイムチャートである。
ここでは、ｍ個のブロックのタイミングの一部分のみを
示した。この図で（イ）B1,（ロ）B2は電源−Ｖ若しく
はグラウンドに選択的に切り替えられる。まず、B1が電
源−Ｖに接続される以前にS1〜Smを同時にオン状態にし
て接地する（読出し前リセット）。それからB1を電源−
Ｖに接続して、SR1,S1,…,SRm,Smを順次オンにして第１
ブロックの読出しを行う。そして、B1をグラウンドに接
続してからB2が−Ｖに接続されるまでの間にS1〜Smを同
時にオン状態にして接地する（読出し前リセット）。そ
れからB2を電源−Ｖに接続して、SR1,S1〜SRm,Smを順次
オンにして第２ブロックの読出しを行う。以後、これを
繰り返す。このように、各ブロック毎に読出し前リセッ
トを実行してから信号の読出し（第１図（リ））を行う
ことにより、電極間の静電容量にたまった電荷は放電さ
れる。このため、クロストークの発生もほとんどない。
動した場合の各部の動作を示すタイムチャートである。
ここでは、ｍ個のブロックのタイミングの一部分のみを
示した。この図で（イ）B1,（ロ）B2は電源−Ｖ若しく
はグラウンドに選択的に切り替えられる。まず、B1が電
源−Ｖに接続される以前にS1〜Smを同時にオン状態にし
て接地する（読出し前リセット）。それからB1を電源−
Ｖに接続して、SR1,S1,…,SRm,Smを順次オンにして第１
ブロックの読出しを行う。そして、B1をグラウンドに接
続してからB2が−Ｖに接続されるまでの間にS1〜Smを同
時にオン状態にして接地する（読出し前リセット）。そ
れからB2を電源−Ｖに接続して、SR1,S1〜SRm,Smを順次
オンにして第２ブロックの読出しを行う。以後、これを
繰り返す。このように、各ブロック毎に読出し前リセッ
トを実行してから信号の読出し（第１図（リ））を行う
ことにより、電極間の静電容量にたまった電荷は放電さ
れる。このため、クロストークの発生もほとんどない。
第２図は上述の読出し前リセットを実行したときの等
価回路を示す回路図である。第３図と同一物には同一番
号を付し説明は省略する。ここでは第１ブロックの第１
画素及び第２画素の部分を示す。この図で、Ｃ′は第１
画素と第２画素の間に生じる線間容量を表している。
尚、このＣ′は、マトリクス配線の下部電極で発生する
線間容量及び上部電極で発生する線間容量の和に相当す
る。この図のように、SB1がアース側に接続され、S1,S2
が同時にオン状態になると、線間容量Ｃ′，コンデンサ
CR1,CR2はそれぞれショートされた状態になる。従っ
て、線間容量Ｃ′に蓄えられた電荷は放電する。また、
フォトダイオードPD11,PD12に接続されたコンデンサCP
に蓄積された電荷は保存されたままになっている。
価回路を示す回路図である。第３図と同一物には同一番
号を付し説明は省略する。ここでは第１ブロックの第１
画素及び第２画素の部分を示す。この図で、Ｃ′は第１
画素と第２画素の間に生じる線間容量を表している。
尚、このＣ′は、マトリクス配線の下部電極で発生する
線間容量及び上部電極で発生する線間容量の和に相当す
る。この図のように、SB1がアース側に接続され、S1,S2
が同時にオン状態になると、線間容量Ｃ′，コンデンサ
CR1,CR2はそれぞれショートされた状態になる。従っ
て、線間容量Ｃ′に蓄えられた電荷は放電する。また、
フォトダイオードPD11,PD12に接続されたコンデンサCP
に蓄積された電荷は保存されたままになっている。
従って、SBi（１＜ｉ＜ｎ）がアース側に接続され、S
j（１＜ｊ＜ｍ）全てが同時にリセットされると、フォ
トダイオードPD11,PD12に接続された蓄積用コンデンサC
P以外の容量の電荷は全て放電されるので、ブロック間
のクロストークが減少する。
j（１＜ｊ＜ｍ）全てが同時にリセットされると、フォ
トダイオードPD11,PD12に接続された蓄積用コンデンサC
P以外の容量の電荷は全て放電されるので、ブロック間
のクロストークが減少する。
すなわち、本発明の駆動方法によれば、マトリクス配
線部Ｍの線間容量は依然存在するが、読出し前リセット
による線間容量の放電でブロック間のクロストークを減
少させることができる。
線部Ｍの線間容量は依然存在するが、読出し前リセット
による線間容量の放電でブロック間のクロストークを減
少させることができる。
尚、上記の実施例では各ブロック毎の読出し前リセッ
トの後に順次読出しを行うように構成したものについて
説明したが、これに限定されものではない。すなわち、
各ブロックの読出し前リセットの後に各ブロック内の画
素を同時に読出すようにすることも可能である。この場
合、読出しアンプＡの出力にメモリなどを接続すればよ
い。
トの後に順次読出しを行うように構成したものについて
説明したが、これに限定されものではない。すなわち、
各ブロックの読出し前リセットの後に各ブロック内の画
素を同時に読出すようにすることも可能である。この場
合、読出しアンプＡの出力にメモリなどを接続すればよ
い。
（発明の効果） 以上詳細に説明したように、本発明では、各ブロック
の読出しを行う前にリセットを行い、マトリクス配線部
の電極間の容量に蓄積した電荷を放電するようにした。
従って、クロストークを生じないイメージセンサの駆動
方法を実現することができる。
の読出しを行う前にリセットを行い、マトリクス配線部
の電極間の容量に蓄積した電荷を放電するようにした。
従って、クロストークを生じないイメージセンサの駆動
方法を実現することができる。
第１図は本発明の駆動方法により駆動した場合の信号波
形を示すタイミング図、第２図は本発明の駆動方法によ
る読出し前リセットを実行したときの等価回路を示す回
路図、第３図はイメージセンサの回路例を示す回路図、
第４図はブロック選択信号のタイミングを示すタイミン
グ図、第５図は従来の駆動方法により駆動したときの信
号波形を示すタイミング図、第６図はイメージセンサの
基板上の回路パターン例を示すパターン図である。 １……基板、２……ダイオード部 ３……絶縁膜、４……読取用IC ５……グラウンド線 Ｌ……下部電極、Ｕ……上部電極
形を示すタイミング図、第２図は本発明の駆動方法によ
る読出し前リセットを実行したときの等価回路を示す回
路図、第３図はイメージセンサの回路例を示す回路図、
第４図はブロック選択信号のタイミングを示すタイミン
グ図、第５図は従来の駆動方法により駆動したときの信
号波形を示すタイミング図、第６図はイメージセンサの
基板上の回路パターン例を示すパターン図である。 １……基板、２……ダイオード部 ３……絶縁膜、４……読取用IC ５……グラウンド線 Ｌ……下部電極、Ｕ……上部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/30 - 5/335 H04N 1/028
Claims (1)
- 【請求項１】イメージセンサ内のアレイ状に配置された
ｍ×ｎ個（m,n;整数）の光電変換素子を、ｍ個の光電変
換素子からなるｎ個のブロックに分け、各ブロック内の
光電変換素子の出力信号を、マトリクス配線部のｍ本の
信号線を介して、これら信号線にそれぞれ接続された読
取り用コンデンサに導くと共に、この読取り用コンデン
サに、各読取り用コンデンサの両端電圧を受けるバッフ
ァアンプをそれぞれ接続し、各ブロックを順次切り換え
ながら前記バッファアンプの各出力信号を取得すること
により、全ブロック内の光電変換素子の出力信号を得る
ようにし、且つ、前記読取り用コンデンサに並列接続さ
れたリセットスイッチを用いて、信号読出し後の前記読
取り用コンデンサをリセットするようにしたイメージセ
ンサの駆動方法であって、 前記ブロックの切り換え毎に、前記リセットスイッチを
用いて、前記読取り用コンデンサを同時にリセットし、
このリセット後に、前記バッファアンプの各出力信号を
取得することにより、切り換え後のブロック内の光電変
換素子の出力信号を得るようにしたことを特徴とするイ
メージセンサの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009143A JP2803825B2 (ja) | 1989-01-18 | 1989-01-18 | イメージセンサの駆動方法 |
| US07/466,593 US5023443A (en) | 1989-01-18 | 1990-01-17 | Image sensor and its driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009143A JP2803825B2 (ja) | 1989-01-18 | 1989-01-18 | イメージセンサの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189082A JPH02189082A (ja) | 1990-07-25 |
| JP2803825B2 true JP2803825B2 (ja) | 1998-09-24 |
Family
ID=11712400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1009143A Expired - Fee Related JP2803825B2 (ja) | 1989-01-18 | 1989-01-18 | イメージセンサの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803825B2 (ja) |
-
1989
- 1989-01-18 JP JP1009143A patent/JP2803825B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189082A (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0168030B1 (en) | Contact type image sensor and driving method therefor | |
| EP0819351B1 (en) | Read-out circuit for active matrix imaging arrays | |
| EP0437340A2 (en) | Image sensor | |
| US4447735A (en) | Charge-coupled type solid-state image sensor | |
| JPH012354A (ja) | トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する方法および装置 | |
| JP2911519B2 (ja) | 光電変換装置 | |
| US4189749A (en) | Solid state image sensing device | |
| US3814846A (en) | High density photodetection array | |
| JPS6251550B2 (ja) | ||
| JP2833729B2 (ja) | 固体撮像装置 | |
| US5227887A (en) | Two-dimensional image sensing device for having a storage gate for plural photo detectors | |
| US5262850A (en) | Photoelectric converting device having reduced line sensor space | |
| EP0527563A2 (en) | Color scan arrays | |
| US5023443A (en) | Image sensor and its driving method | |
| KR100264931B1 (ko) | 활성 픽셀을 가진 cmos 촬상 어레이 | |
| JP2803825B2 (ja) | イメージセンサの駆動方法 | |
| JPH0340998B2 (ja) | ||
| US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
| JPS6248435B2 (ja) | ||
| JP2549106B2 (ja) | 固体撮像装置の電子シヤツタ駆動法 | |
| JPH0227821B2 (ja) | ||
| JPH0135539B2 (ja) | ||
| JPH0477171A (ja) | リニアイメージセンサ | |
| JP2789853B2 (ja) | イメ−ジセンサの読取回路 | |
| JP3279094B2 (ja) | イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |