JP2803280B2 - パッケージ及びそれに塔載された回路素子の試験方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 パッケージ、特にマイクロ波帯域で使用される回路素
子を収納するパッケージおよびその試験方法に関し、 回路素子を搭載したベースをキャップに固定した後の
試験を容易化することを目的とし、 少なくとも片面に回路素子が搭載されてなるベース
と、前記ベースが固定され、且つ下面に開口を有するキ
ャップとを備え、前記ベースは、前記回路素子が搭載さ
れた面を前記キャップの開口に露出して固定されること
を特徴とするパッケージおよび、 下面に開口を有するキャップに少なくとも片面に回路
素子が搭載されてなるベースを、前記回路素子が前記開
口に露出するように固定する工程と、前記キャップの開
口を下面にして試験基板上に載置し、前記回路素子の試
験を行なう工程と、前記試験によって不良が検出された
場合は、前記キャップ内に露出する回路素子を再調整す
る工程とを含むことを特徴とする回路素子の試験方法を
提供するものである。

〔産業上の利用分野〕

本発明は、パッケージ、特にマイクロ波帯域で使用さ
れる回路素子を収納するパッケージおよびその試験方法
に関する。

マイクロ波帯域で使用される回路素子は、これを収容
したパッケージをプリント基板等に実装する前と後で、
この特性が変化する場合がある。

したがって、出荷前に実際にユーザが使用する状態に
近い状態で特性試験を行い、不良が検出された場合に
は、搭載されている回路素子を調節する必要がある。

〔従来の技術〕

第３図（ａ），（ｂ）は従来のベースの構造を示す図
である。

マイクロ波帯域で使用される半導体素子（GaAsトラン
ジスタ:FET）は、回路素子33を構成する他の素子（容
量:Cなど）と共に、第３図（ｂ）に示されるようなベー
ス32上の配線パターンＰ上に形成されている。

この後ベース32は、第３図（ａ）に示される様にキャ
ップ31によって封止される。

キャップ31は、その側面に形成された爪部（図示せ
ず）をベース32の受け部32aに引っ掛けることで固定さ
れる。

〔発明が解決しようとする課題〕

上記完成したパッケージは、出荷前にユーザーが使用
する状態に近い状態で特性の評価試験を行い、不良が検
出された場合は、再度キャップ31を開いて内部の回路を
調整しなければならない。

したがって、キャップの脱着を行う工程が必要であ
り、これが製造時の障害になることがあった。

上記パッケージを構成するキャップ31は、金属（例え
ば洋白（Fe−Ni合金））で構成されているが、上記キャ
ップの脱着時に修正不可能な『曲げ』などが加えられた
場合、そのキャップは再使用することができない。ま
た、このキャップの着脱を繰り返し行うと、キャップに
疲労が蓄積されるため、特に爪部などが破壊して装置の
信頼性が低下する場合がある。

また、金属で構成されたキャップは、使用時には高周
波シールドとして機能するが、上記の様にキャップが変
形すると、高周波的な状態が変化するため、回路装置の
特性が劣化してしまう場合があった。

本発明は、上記問題に鑑み、キャップの着脱を行わず
に半導体素子の再調整を行うことを可能とするものであ
る。

〔課題を解決するための手段〕

上記課題は、少なくとも片面に回路素子が搭載されて
なるベースと、前記ベースが固定され、且つ下面に開口
を有するキャップとを備え、前記ベースは、前記回路素
子が搭載された面を前記キャップの開口に露出して固定
されることを特徴とするパッケージ。

および、下面に開口を有するキャップに、少なくとも
片面に回路素子が搭載されてなるベースを、前記回路素
子が前記開口に露出するように固定する工程と、前記キ
ャップの開口を下面にして試験基板上に載置し、前記回
路素子の試験を行う工程と、前記試験によって不良が検
出された場合は、前記キャップにベースが固定された状
態で前記回路素子の調整を行う工程とを含むことを特徴
とする回路素子の試験方法。

によって達成される。

〔作用〕

第１図に本発明のパッケージの構造を示す。

本発明のパッケージは、ベース12に形成された回路素
子13が、キャップ11の底面に設けられた開口11aに露出
するように設けられている。

したがって、試験を行った結果、不良が検出された場
合は、キャップを裏返して回路素子を露出するだけで、
再調整を行うことが出来る。

また、キャップを着脱する必要がないため、キャップ
の変形も生じない。

〔実施例〕

以下、第２図を参照して本発明の実施例を説明する。

第２図は、本実施例を説明する図であり、21はキャッ
プ、22はベース、23は回路素子、24はリードをそれぞれ
示している。

キャップ21は、例えば洋白（Fe−Ni合金）、ステンレ
ス、SPCC（冷間圧延鉄板）などによって構成されてお
り、例えば0.3μｍの厚みに形成されている。

ベース23は、多層プリント基板であり、その表面には
FET（電界効果トランジスタ）やＣ（コンデンサ）の
他、図示しないチップ抵抗、コイル等が混載されてお
り、マイクロ波帯域で動作する回路素子23を構成してい
る。回路素子に対する信号は、リード24を介して入出力
される。

ベース23は、半田等のろう材あるいは、有機系の接着
剤等によってキャップ21の開口21aに固定される。

この様に形成された半導体回路装置は、出荷前に高周
波試験等が実施され、内部回路の調整が必要な素子は、
再調整が行われる。

本実施例によるパッケージの試験方法を以下に説明す
る。

まず、キャップ21の開口21aを下向きに伏せた状態で
設置し、リード24を各種の試験装置に接続して各種試験
をおこなう。

この場合、キャップ21の開口21aは、外部からシール
ドされていないので、必要であれば、アースされた金属
板等の上に装置を設置してシールドしても良い。

そして、試験の結果、回路素子23の再調整が必要であ
るとして選別された装置に対しては、キャップ21を裏返
してその開口21a内の回路素子23を露出させ、チップ抵
抗，コンデンサなどの部品の交換、導電層のレーザトリ
ミング等による誘導成分の調節など、必要な調節をおこ
なう。

以上の様に、本実施例による半導体パッケージでは、
キャップを裏返すだけで、内部の回路素子を露出するこ
とができ、その再調整を容易におこなうことができると
いう利点を有している。

また、回路素子の調整が最終的に終了したパッケージ
に対しては、信頼性を向上するため、キャップ21の開口
21aにエポキシ樹脂などの保護用樹脂を注入して表面を
保護することが望ましい。

以上、説明した実施例では、回路素子はベースの片面
にしか形成されていなかったが、場合によっては、ベー
スの両面に各種素子を設けても良い。

その場合は、再調整を必要としない素子をベースとキ
ャップの間に配置し、再調整を行う可能性のある素子を
開口側に配置すると良い。

〔発明の効果〕

以上説明したとおり、本発明によれば、開口に回路素
子が露出した半導体パッケージが得られるため、搭載さ
れる回路素子を調整する際は、パッケージを裏返すだけ
で良く、調整期間の短縮が図られ、また、キャップ等を
変形することも無いため、高周波特性の変動も抑えられ
て信頼性の高い半導体装置が得られる。

【図面の簡単な説明】

第１図は本発明によるパッケージの基本構造を説明する
図、第２図は、本発明の一実施例を説明する図、第３図
は、従来のパッケージの構造を説明する図である。 図において、 11,21,31……キャップ 12,22,32……ベース 13,23,33……回路素子 14……接着剤 24……リード 11a,21a……開口

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも片面に回路素子が搭載されてな
   るベースと、 前記ベースが固定され、且つ下面に開口を有するキャッ
   プとを備え、 前記ベースは、前記回路素子が搭載された面を前記キャ
   ップの開口に露出して固定されることを特徴とするパッ
   ケージ。
2. 【請求項２】パッケージの回路素子が露出する面は、前
   記パッケージの開口に注入された樹脂によって保護され
   ることを特徴とする請求項（１）記載のパッケージ。
3. 【請求項３】下面に開口を有するキャップに、少なくと
   も片面に回路素子が搭載されてなるベースを、前記回路
   素子が前記開口に露出するように固定する工程と、 前記キャップの開口を下面にして試験基板上に載置し、
   前記回路素子の試験を行う工程と、 前記試験によって不良が検出された場合は、前記キャッ
   プの開口内に露出する回路素子を再調整する工程とを含
   むことを特徴とする回路素子の試験方法。
4. 【請求項４】前記試験が終了した後、前記キャップの開
   口に樹脂を注入して前記回路素子を保護することを特徴
   とする請求項（３）記載の回路素子の試験方法。