JP2801805B2 - Microwave pulse high power transistor - Google Patents

Microwave pulse high power transistor

Info

Publication number
JP2801805B2
JP2801805B2 JP3263503A JP26350391A JP2801805B2 JP 2801805 B2 JP2801805 B2 JP 2801805B2 JP 3263503 A JP3263503 A JP 3263503A JP 26350391 A JP26350391 A JP 26350391A JP 2801805 B2 JP2801805 B2 JP 2801805B2
Authority
JP
Japan
Prior art keywords
input
envelope
transistor
electrode
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3263503A
Other languages
Japanese (ja)
Other versions
JPH05102813A (en
Inventor
滋 日浦
勝 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3263503A priority Critical patent/JP2801805B2/en
Publication of JPH05102813A publication Critical patent/JPH05102813A/en
Application granted granted Critical
Publication of JP2801805B2 publication Critical patent/JP2801805B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えばレーダ装置等
の大出力増幅部に用いられるパルス動作のマイクロ波パ
ルス高出力トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse-operated microwave pulse high-output transistor used in a high-output amplifier such as a radar device.

【0002】[0002]

【従来の技術】一般に、この種のマイクロ波パルス高出
力トランジスタとしては、C級動作のシリコンバイポー
ラトランジスタが用いられる。このマイクロ波パルス高
出力トランジスタは、そのパルス入力の際、入力信号に
同期してセルフバイアスがかかり、パルスオン時に、自
動的にバイアスされ、パルスオフ時に、自動的にバイア
スオフされることで、消費電力が少なく、パルス動作用
増幅器に好適される。
2. Description of the Related Art Generally, a silicon bipolar transistor of class C operation is used as this kind of microwave pulse high output transistor. This microwave pulse high-output transistor is self-biased in synchronization with the input signal when the pulse is input, and is automatically biased when the pulse is on and is automatically biased off when the pulse is off, so that power consumption is reduced. And is suitable for a pulse operation amplifier.

【0003】一方では、入力パルスの立ち下がりが速く
なると、そのベース・エミッタ接合に蓄積された電荷が
掃けるまでの時間が入力パルスの立ち下がり時間より長
く成り、入力パルスがオフにもかかわらずセルフバイア
スがかかり、トランジスタ動作状態(フリーラン)が起
こるという不具合を有する。特に、高出力トランジスタ
の場合、そのベース・エミッタ接合面積が大きく、蓄積
電荷量が増すことにより、電荷が掃けるまでの時間が長
くなり(数百ns以下)、フリーラン時間が長くなるた
めに、帯域内において雑音の持ち上がり(スプリアス)
が生じる。この雑音の電力はフリーラン時間が長くなる
ほど大きくなる。
On the other hand, if the fall of the input pulse becomes faster, the time until the charge stored in the base-emitter junction is swept becomes longer than the fall time of the input pulse. There is a problem that a self-bias is applied and a transistor operation state (free-run) occurs. In particular, in the case of a high-output transistor, its base-emitter junction area is large, and the amount of accumulated charge increases, so that the time until the charge is swept (several hundred ns or less) increases, and the free-run time increases. , Noise rise in the band (spurious)
Occurs. The power of this noise increases as the free-run time increases.

【0004】図4はこのような従来のマイクロ波パルス
高出力トランジスタ20を示すもので、いわゆるベース
接地の構成を採る。すなわち、トランジスタチップ1の
ベース電極1aはボンディングワイヤ2により外囲器3
に接続されて接地され、そのエミッタ電極1bは容量性
素子4,5及びボンディングワイヤ2で構成される内部
整合回路と入力リードパターン6を介して入力リード7
より外部に接続される。また、トランジスタチップ1の
下面はコレクタ電極として、誘電体基板8の導体膜9、
ボンディングワイヤ2、出力リードパターン10を介し
て出力リード11より外部に取り出される。
FIG. 4 shows such a conventional microwave pulse high-output transistor 20, which employs a so-called grounded base configuration. That is, the base electrode 1a of the transistor chip 1 is connected to the envelope 3 by the bonding wire 2.
Is connected to the ground, and its emitter electrode 1b is connected to an input lead 7 through an internal matching circuit composed of capacitive elements 4 and 5 and bonding wires 2 and an input lead pattern 6.
More connected to the outside. The lower surface of the transistor chip 1 serves as a collector electrode,
The bonding wire 2 is taken out of the output lead 11 via the output lead pattern 10 to the outside.

【0005】上記のように構成されたマイクロ波パルス
高出力トランジスタ20は図5に示すように外部整合回
路に接続される。すなわち、マイクロ波パルス高出力ト
ランジスタ20の出力側リード11は出力整合回路30
に接続され、この出力整合回路30はコイル31を介し
て電源32に接続されて該電源32によりバイアスされ
る。そして、入力側リード7は入力整合回路33に接続
される。入力整合回路33はコイル34を介して接地回
路に接続されるスルーホール35に接続される。この
際、コイル34は入力整合回路33に接続される入力側
リード7にできるだけ近いところに配置すると共に、そ
の長さ寸法が増幅用周波数体の特性に影響を及ぼすこと
なく、しかも、直流的にできるだけインダクタンス分を
少なく接地させるように短く設定することにより、入力
したマイクロ波信号の雑音の持ち上がり分(スプリア
ス)の抑制が図られる。
[0005] The microwave pulse high output transistor 20 configured as described above is connected to an external matching circuit as shown in FIG. That is, the output lead 11 of the microwave pulse high power transistor 20 is connected to the output matching circuit 30.
The output matching circuit 30 is connected to a power supply 32 via a coil 31 and is biased by the power supply 32. The input lead 7 is connected to the input matching circuit 33. The input matching circuit 33 is connected to a through hole 35 connected to a ground circuit via a coil 34. At this time, the coil 34 is arranged as close as possible to the input lead 7 connected to the input matching circuit 33, and its length dimension does not affect the characteristics of the amplification frequency body, and furthermore, it is DC-directed. By setting the inductance to be as short as possible so that the inductance is as small as possible, it is possible to suppress the noise rise (spurious) of the input microwave signal.

【0006】ところが、上記マイクロ波パルス高出力ト
ランジスタでは、外部整合回路と接続構成する際、その
ベース・エミッタ接合のできるだけ近くを接地してスプ
リアスの最適化を図っていることにより、そのボンディ
ンクワイヤ2、入力リードパターン6、入力側リード7
の各インダクタンス分による遅れが残るために、スプリ
アスが生じるという問題を有する。例えば、パルス幅を
1.0ms、デューティ比を25%、RBWを1MHz
とした場合、その出力のスペクトラムは、図6に示すよ
うにキャリア周波数(S帯)で、約300〜400MH
z 高いところに約40dBcのスプリアスが生じる。
However, in the above-mentioned microwave pulse high-output transistor, when connected to an external matching circuit, the spurious is optimized by grounding as close as possible to the base-emitter junction. 2, input lead pattern 6, input lead 7
However, there is a problem that a spur is generated because a delay due to each inductance remains. For example, the pulse width is 1.0 ms, the duty ratio is 25%, and the RBW is 1 MHz.
, The output spectrum is about 300 to 400 MHz at the carrier frequency (S band) as shown in FIG.
z A spurious of about 40 dBc is generated at a high position.

【0007】これによると、高出力化を図るためにベー
ス・エミッタ接合面積を増加した場合には、その蓄積電
荷が増加することにより、さらにスプリアスが増加する
という不具合が起こる。また、トランジスタ自体のイン
ダクタンス分の遅れがあることにより、スプリアス値の
向上を図るのが困難であるという問題を有する。
According to this, when the area of the base-emitter junction is increased in order to achieve a higher output, the accumulated charge increases, resulting in a further spurious increase. Further, there is a problem that it is difficult to improve a spurious value due to the delay of the inductance of the transistor itself.

【0008】[0008]

【発明が解決しようとする課題】以上述べたように、従
来のマイクロ波パルス高出力トランジスタでは、スプリ
アスの軽減化を図るのが困難であるという問題を有して
いた。
As described above, the conventional microwave pulse high output transistor has a problem that it is difficult to reduce spurious.

【0009】この発明は上記の事情に鑑みてなされたも
ので、容易にして、効果的にスプリアスの発生の軽減化
を図り得るようにしたマイクロ波パルス高出力トランジ
スタを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a microwave pulse high-output transistor which can easily and effectively reduce spurious generation. .

【0010】[0010]

【課題を解決するための手段】この発明は、入出力端子
を有する外囲器と、一方側が外囲器内の接地部上に搭載
され、他方側が導体膜で被膜された誘電体基板と、この
誘電体基板上に前記導体膜を介して搭載されるトランジ
スタチップと、このトランジスタチップの入力側前記
外囲器内の接地部上に搭載され、容量性素子を含む内部
整合回路と、前記トランジスタチップの出力電極パッド
を前記誘電体基板の導体膜を介して前記外囲器の出力端
子と接続するとともに、前記トランジスタチップの入力
電極パッドと前記内部整合回路の容量性素子の電極パッ
ドとを接続し、さらに該内部整合回路の容量性素子の電
極パッドと前記外囲器の入力端子とを接続する第1のボ
ンディングワイヤとを備えたマイクロ波パルス高出力ト
ランジスタにおいて、前記トランジスタチップの入力電
極パッド、前記内部整合回路の容量性素子の電極パッド
及びボンディングワイヤ中継端子の電極パッドのいずれ
かと外囲器内の接地部電極とを接続するものであって、
インピーダンス分が増幅用周波数帯前記トランジスタ
チップの入力インピーダンスに比して大きく、かつ低周
波帯及び直流において極めて低い抵抗となるようにイン
ダクタンスを定めた第2のボンディングワイヤを備え、
前記トランジスタチップの入力側容量に蓄積された電荷
を前記第2のボンディングワイヤを介して前記外囲器内
の接地部電極へ放電するように構成したものである。
According to the present invention, there is provided an envelope having an input / output terminal, a dielectric substrate having one side mounted on a ground portion in the envelope and the other side coated with a conductive film, A transistor chip mounted on the dielectric substrate via the conductive film, an internal matching circuit including a capacitive element, mounted on a ground portion in the envelope on the input side of the transistor chip, and An output electrode pad of the transistor chip is connected to an output terminal of the envelope via a conductor film of the dielectric substrate, and an input electrode pad of the transistor chip and an electrode pad of a capacitive element of the internal matching circuit are connected. And a first bonding wire for connecting the electrode pad of the capacitive element of the internal matching circuit to the input terminal of the envelope. The transistor chip input electrode pads of, be one that connects the ground portion electrode either within the envelope of the electrode pad of the electrode pads and the bonding wire relay terminal of the capacitive element of the internal matching circuit,
Large impedance content than the input impedance of the transistor chip amplifier frequency band, and a second bonding wire which defines the inductance so that a very low resistance at low frequency band and DC,
Charge stored in the input capacitance of the transistor chip
In the envelope via the second bonding wire.
Is configured to discharge to the ground electrode .

【0011】[0011]

【作用】上記構成によれば、トランジスタチップのベー
ス・エミッタ接合に蓄積された電荷が第2のボンディン
グワイヤを介して接地部電極より放電されることによ
り、入力側容量の電荷の掃ける時間が短縮されるため、
入力パルスのオフ時におけるセルフバイアス時間か短縮
化される。これにより、スプリアスが抑制されて、発生
の軽減化が促進され、高出力化が図れる。
According to the above structure, the electric charge accumulated at the base-emitter junction of the transistor chip is transferred to the second bond.
By discharging from the ground electrode through the gwire, the time for sweeping the charge of the input-side capacitance is shortened.
The self-bias time when the input pulse is off is shortened. As a result, spurious components are suppressed, the occurrence of spurious components is reduced, and a high output can be achieved.

【0012】[0012]

【実施例】以下、この発明の実施例について、図面を参
照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0013】図1はこの発明の一実施例に係るマイクロ
波パルス高出力トランジスタを示すもので、前記図4と
同一部分については、同一符号を付して、その説明を省
略する。すなわち、この発明の特徴とする点は、内部整
合回路を構成する電極パッド、例えば容量素子4の電極
パッドを接地用ボンディングワイヤ40を介して接地回
路を形成する外囲器3に直流的に接地接続したことにあ
る。このボンディングワイヤ40はそのインピーダンス
分が増幅用周波数帯において前記トランジスタチップ1
の入力インピーダンスに比して大きく、しかも増幅用周
波数帯に影響を及ぼさないように、例えばその長さ寸法
が十分長く設定され、かつスプリアスが大きくならない
程度に低周波帯及び直流において極めて低い抵抗となる
ようにインダクタンスが設定される。これにより、入力
パルスオフ時、トランジスタチップの1ベース・エミッ
タ接合に蓄積された電荷は、ボンディングワイヤ40を
通って外囲器に放電される。この結果、電荷によるボン
ディングワイヤ2、入力リード7及び入力リードパター
ン6のインダクタンス分の影響がなくなる。また、ボン
ディングワイヤ40は増幅周波数帯において、インピー
ダンスがトランジスタチップ1の入力インピーダンスに
比して大きく設定されていることにより、内部整合回路
に対して悪影響を及ぼすことがない。
FIG. 1 shows a microwave pulse high output transistor according to an embodiment of the present invention. The same parts as those in FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted. That is, a feature of the present invention is that an electrode pad constituting an internal matching circuit, for example, an electrode pad of a capacitive element 4 is DC-grounded to an envelope 3 forming a ground circuit via a bonding wire 40 for grounding. Have connected. The bonding wire 40 has an impedance equivalent to the transistor chip 1 in the amplification frequency band.
For example, its length is set to be sufficiently long so that it does not affect the amplification frequency band, and the resistance is extremely low in the low frequency band and DC so that the spurious does not become large. The inductance is set so that As a result, when the input pulse is turned off, the electric charge accumulated at one base-emitter junction of the transistor chip is discharged to the envelope through the bonding wire 40. As a result, the influence of inductance on the bonding wire 2, the input lead 7, and the input lead pattern 6 due to the electric charge is eliminated. In addition, since the impedance of the bonding wire 40 is set to be larger than the input impedance of the transistor chip 1 in the amplification frequency band, there is no adverse effect on the internal matching circuit.

【0014】このように、上記マイクロ波パルス高出力
トランジスタはトランジスタチップ1のベース・エミッ
タ接合に蓄積された電荷を接地部電極より放電するボン
ディングワイヤ40を設け、このボンディングワイヤ4
0を介してトランジスタチップ1のベース・エミッタ接
合に蓄積された電荷を接地部電極より放電するようにし
たことにより、入力側容量の電荷の掃ける時間が効果的
に短縮されるため、入力パルスのオフ時におけるセルフ
バイアス時間が短縮化される。これにより、出力のスペ
クトラムは、前記図6と略同様にパルス幅を1.0m
s、デューティ比を25%、RBWを1MHz として測
定した場合、図2に示す如く測定され、従来キャリア周
波数(S帯)で、約300〜400MHz 高いところに
約40dBcのスプリアスが抑制され、効果的に軽減さ
れる。この結果、スプリアスの軽減された高精度な特性
が容易に実現され、トランジスタとしての高出力化が容
易に図り得る。
As described above, the microwave pulse high output transistor is provided with the bonding wire 40 for discharging the electric charge accumulated at the base-emitter junction of the transistor chip 1 from the ground electrode.
Since the charge accumulated at the base-emitter junction of the transistor chip 1 is discharged from the ground electrode through the zero, the time for sweeping the charge of the input-side capacitance is effectively shortened. The self-bias time at the time of turning off is shortened. As a result, the output spectrum has a pulse width of 1.0 m as in the case of FIG.
When the s, duty ratio is 25%, and RBW is 1 MHz, the measurement is performed as shown in FIG. To be reduced. As a result, high-precision characteristics with reduced spurious can be easily realized, and high output as a transistor can be easily achieved.

【0015】また、これによれば、スプリアスの最適化
が製作時に同時に実現されることにより、従来のように
外部整合回路に接続構成する際に行う場合に比して、そ
の組立作業性の向上が図り得るという効用も有する。
[0015] Further, according to this, the spurious optimization is realized at the same time as the production, so that the assembling workability is improved as compared with the case where the spurious is connected to the external matching circuit as in the prior art. Has the effect that it can be achieved.

【0016】なお、この発明は上記実施例に限ることな
く、図3に示すように構成しても良い。即ち、接地用ボ
ンディングワイヤ40と増幅用周波数帯域内で共振する
容量素子41の電極パッドを設け、この容量素子41の
電極パッドと容量素子4の電極パッドをボンディングワ
イヤ42で接続するように構成する。これによると、容
量素子41の電極パッドとボンディングワイヤ42の作
用により、さらにボンディングワイヤ40による影響の
軽減化が図れ、有効な効果が期待される。
The present invention is not limited to the above embodiment, but may be configured as shown in FIG. That is, provided with an electrode pad of the capacitor 41 to resonate in the amplification frequency band and the ground bonding wire 40, configured to connect the electrode pads of the electrode pad and the capacitor 4 of the capacitor element 41 by a bonding wire 42 . According to this, the effect of the bonding wire 40 can be further reduced by the action of the electrode pad of the capacitive element 41 and the bonding wire 42 , and an effective effect is expected.

【0017】また、上記実施例では、接地用ボンディン
グワイヤ40を用いて容量素子4の電極パッドを外囲器
3に接地接続するように構成した場合で説明したが、こ
れに限ることなく、トランジスタチップ1の入力電極パ
ッド、他の内部整合回路の容量性素子5の電極パッド、
及び入力リードパターン6やボンディングワイヤ配線用
電極パターン(上記各実施例では図示せず)等のボンデ
ィングワイヤ中継端子の電極パッドのいずれかを外囲器
3等の接地回路に接続することにより、同様の効果が期
待される。
In the above embodiment, the case where the electrode pad of the capacitive element 4 is connected to the envelope 3 by using the ground bonding wire 40 has been described. However, the present invention is not limited to this. An input electrode pad of the chip 1, an electrode pad of a capacitive element 5 of another internal matching circuit,
Similarly, by connecting any of the electrode pads of the bonding wire relay terminal such as the input lead pattern 6 and the bonding wire wiring electrode pattern (not shown in the above embodiments) to a ground circuit such as the envelope 3. The effect is expected.

【0018】さらに、上記実施例では、ボンディングワ
イヤ40をインダクタンス素子として用いて構成した場
合で説明したが、これに限ることなく、例えば金箔等を
用いて構成しても良い。
Further, in the above embodiment, the case where the bonding wire 40 is used as an inductance element has been described. However, the present invention is not limited to this. For example, a gold foil or the like may be used.

【0019】また、上記実施例では、ベース接地構造に
構成した場合で説明したが、これに限ることなく、エミ
ッタ接地構造に構成することも可能である。この場合に
はトランジスタチップ1の入力側電極がベース電極パッ
ドとなる。よって、この発明は上記実施例に限ることな
く、その他、この発明の要旨を逸脱しない範囲で種々の
変形を実施し得ることは勿論のことである。
Further, in the above-described embodiment, the description has been given of the case where the grounded base structure is used. However, the present invention is not limited to this, and the grounded emitter structure may be used. In this case, the input electrode of the transistor chip 1 becomes a base electrode pad. Therefore, it is needless to say that the present invention is not limited to the above-described embodiment, and that various modifications can be made without departing from the scope of the present invention.

【0020】[0020]

【発明の効果】以上詳述したように、この発明によれ
ば、容易にして、効果的にスプリアスの発生の軽減化を
図り得るようにしたマイクロ波パルス高出力トランジス
タを提供することができる。
As described above in detail, according to the present invention, it is possible to provide a microwave pulse high-output transistor capable of easily and effectively reducing spurious generation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例に係るマイクロ波パルス高
出力トランジスタを示した図。
FIG. 1 is a diagram showing a microwave pulse high output transistor according to one embodiment of the present invention.

【図2】図1の出力のスペクトラムを示した図。FIG. 2 is a diagram showing an output spectrum of FIG. 1;

【図3】この発明の他の実施例を示した図。FIG. 3 is a diagram showing another embodiment of the present invention.

【図4】従来のマイクロ波パルス高出力トランジスタを
示した図。
FIG. 4 is a diagram showing a conventional microwave pulse high output transistor.

【図5】図4の外部整合回路との接続構成を示した図。FIG. 5 is a diagram showing a connection configuration with an external matching circuit of FIG. 4;

【図6】図4の出力のスペクトラムを示した図。FIG. 6 is a diagram showing an output spectrum of FIG. 4;

【符号の説明】 1…トランジスタチップ、1a…ベース電極、1b…エ
ミッタ電極、2…ボンディングワイヤ、3…外囲器、
4,5…容量素子、6…入力リードパターン、7…入力
リード、8…誘電体基板、9…導体膜、10…出力リー
ドパターン、11…出力リード、20…マイクロ波パル
ス出力トランジスタ、30…出力整合回路、31…コイ
ル、32…電源、33…入力整合回路、34…コイル、
35…スルーホール、40…ボンディングワイヤ、41
…容量素子、42…ボンディングワイヤ。
[Description of Signs] 1 ... transistor chip, 1a ... base electrode, 1b ... emitter electrode, 2 ... bonding wire, 3 ... envelope,
4, 5: Capacitance element, 6: Input lead pattern, 7: Input lead, 8: Dielectric substrate, 9: Conductive film, 10: Output lead pattern, 11: Output lead, 20: Microwave pulse output transistor, 30 ... Output matching circuit, 31 coil, 32 power supply, 33 input matching circuit, 34 coil,
35 ... through hole, 40 ... bonding wire, 41
... capacitance element, 42 ... bonding wire.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−91542(JP,A) 特開 昭55−82515(JP,A) IEEE TRANS.,VOL.M TT−19,NO.7,1971,第589頁− 第590頁 (58)調査した分野(Int.Cl.6,DB名) H03K 17/04 H03K 17/16 H03F 3/60──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-57-91542 (JP, A) JP-A-55-82515 (JP, A) IEEE TRANS. , VOL. M TT-19, NO. 7, 1971, p. 589-p. 590 (58) Fields investigated (Int. Cl. 6 , DB name) H03K 17/04 H03K 17/16 H03F 3/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入出力端子を有する外囲器と、一方側が
外囲器内の接地部上に搭載され、他方側が導体膜で被膜
された誘電体基板と、この誘電体基板上に前記導体膜を
介して搭載されるトランジスタチップと、このトランジ
スタチップの入力側前記外囲器内の接地部上に搭載さ
れ、容量性素子を含む内部整合回路と、前記トランジス
タチップの出力電極パッドを前記誘電体基板の導体膜を
介して前記外囲器の出力端子と接続するとともに、前記
トランジスタチップの入力電極パッドと前記内部整合回
路の容量性素子の電極パッドとを接続し、さらに該内部
整合回路の容量性素子の電極パッドと前記外囲器の入力
端子とを接続する第1のボンディングワイヤとを備えた
マイクロ波パルス高出力トランジスタにおいて、 前記トランジスタチップの入力電極パッド、前記内部整
合回路の容量性素子の電極パッド及びボンディングワイ
ヤ中継端子の電極パッドのいずれかと外囲器内の接地部
電極とを接続するものであって、インピーダンス分が増
幅用周波数帯前記トランジスタチップの入力インピー
ダンスに比して大きく、かつ低周波帯及び直流において
極めて低い抵抗となるようにインダクタンスを定めた第
2のボンディングワイヤを備え、前記トランジスタチッ
プの入力側容量に蓄積された電荷を前記第2のボンディ
ングワイヤを介して前記外囲器内の接地部電極へ放電す
るようにしたことを特徴とするマイクロ波パルス高出力
トランジスタ。
1. An envelope having input / output terminals, a dielectric substrate mounted on one side on a ground portion in the envelope, and a dielectric film coated on the other side with a conductive film, and the conductor provided on the dielectric substrate. A transistor chip mounted via a film, an internal matching circuit mounted on a ground portion in the envelope on the input side of the transistor chip and including a capacitive element, and an output electrode pad of the transistor chip. Connecting the input electrode pad of the transistor chip to the electrode pad of the capacitive element of the internal matching circuit while connecting to the output terminal of the envelope via the conductive film of the dielectric substrate; A high-power microwave pulse transistor comprising: a first bonding wire for connecting an electrode pad of the capacitive element to an input terminal of the envelope; Input electrode pads, it is one that connects the ground portion electrode either within the envelope of the electrode pad of the electrode pads and the bonding wire relay terminal of the capacitive element of the internal matching circuit, the impedance component amplification band in the transistor larger than the input impedance of the chip, and a second bonding wire which defines the inductance so that a very low resistance at low frequency band and DC, the transistor chip
The electric charge stored in the input side capacitance of the
Discharge to the ground electrode in the envelope via the grounding wire.
Microwave pulse height output transistor, characterized in that the so that.
JP3263503A 1991-10-11 1991-10-11 Microwave pulse high power transistor Expired - Fee Related JP2801805B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3263503A JP2801805B2 (en) 1991-10-11 1991-10-11 Microwave pulse high power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3263503A JP2801805B2 (en) 1991-10-11 1991-10-11 Microwave pulse high power transistor

Publications (2)

Publication Number Publication Date
JPH05102813A JPH05102813A (en) 1993-04-23
JP2801805B2 true JP2801805B2 (en) 1998-09-21

Family

ID=17390434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3263503A Expired - Fee Related JP2801805B2 (en) 1991-10-11 1991-10-11 Microwave pulse high power transistor

Country Status (1)

Country Link
JP (1) JP2801805B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549007A (en) * 1978-10-04 1980-04-08 Nec Corp High-frequency transistor power amplifier
JPS5791542A (en) * 1980-11-29 1982-06-07 Toshiba Corp High frequency transistor device
JPH01165149A (en) * 1987-12-21 1989-06-29 Mitsubishi Electric Corp Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANS.,VOL.MTT−19,NO.7,1971,第589頁−第590頁

Also Published As

Publication number Publication date
JPH05102813A (en) 1993-04-23

Similar Documents

Publication Publication Date Title
JP2944403B2 (en) Semiconductor device
JPH11298263A (en) High frequency power amplifier circuit and high frequency power amplifier module
JPH05199048A (en) High-frequency linear amplifier assembly
US6163221A (en) High-frequency amplification device
JPH0514069A (en) High output field effect transistor amplifier
JPH0669408A (en) Semiconductor device for high-frequency power amplification
JP2801805B2 (en) Microwave pulse high power transistor
JPH09121127A (en) High frequency amplifier and integrated circuit device
JP2005110119A (en) High-frequency transistor apparatus
TW521489B (en) High frequency amplifier
JP2880023B2 (en) High frequency transistor circuit
JP3062358B2 (en) Microwave integrated circuit device
EP0600694B1 (en) Improved transistor device layout
JPS6364081B2 (en)
JPS59112701A (en) Microwave integrated circuit
JP3051430B2 (en) Microwave integrated circuit
JP2558294B2 (en) Amplifier circuit IC
JP2624370B2 (en) High frequency integrated circuit
JPS6032749Y2 (en) Chip type capacitive element
JPH0129441B2 (en)
JPH042492Y2 (en)
JPS6043022B2 (en) Microwave device module
JPH0715215A (en) Hybrid integrated circuit
JPH04261206A (en) Amplifier
JPH06260563A (en) Package for transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100710

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110710

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees