JP2795937B2 - 電子モジュールの製作方法およびその方法により得られた電子モジュール - Google Patents

電子モジュールの製作方法およびその方法により得られた電子モジュール

Info

Publication number
JP2795937B2
JP2795937B2 JP1310478A JP31047889A JP2795937B2 JP 2795937 B2 JP2795937 B2 JP 2795937B2 JP 1310478 A JP1310478 A JP 1310478A JP 31047889 A JP31047889 A JP 31047889A JP 2795937 B2 JP2795937 B2 JP 2795937B2
Authority
JP
Japan
Prior art keywords
electronic module
plane
mold
semiconductor chip
fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1310478A
Other languages
English (en)
Other versions
JPH0316144A (ja
Inventor
ローズ ルネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHURANBERUJE IND
Original Assignee
SHURANBERUJE IND
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHURANBERUJE IND filed Critical SHURANBERUJE IND
Publication of JPH0316144A publication Critical patent/JPH0316144A/ja
Application granted granted Critical
Publication of JP2795937B2 publication Critical patent/JP2795937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、電子メモリ カードに合体されるように意
図された電子モジュールの製作方法に関するもので、ま
た本方法を実施することにより得られるような電子モジ
ュールを提供するものである。
電子メモリ カードが、その保持者に種々の取引を可
能にすることは、現在よく知られている。カードは殆ん
どプラスチック材料の本体により構成されており、この
本体は半導体チップ、カード読取り器との接続を作るた
めの接触タブ、電気接続領域および半導体チップを電気
接続領域に電気的に接続させるためのリンク手段を含む
電子モジュールを受納する。
一般に、電子モジュールは公知の印刷回路技術を使用
して作られる。本出願人の欧州特許出願No.0254640に記
載されたリードフレーム技術を使用することも可能であ
る。この技術は、１組の導体、または約0.1mmの厚さの
導電金属材料の帯片から、すなわち銅−鉄合金を使用し
て作られた“リードフレーム”を使用している。このリ
ードフレームには金属導体を互いに分離するための溝が
設けられていて、種々の導体が機械的にブリッジにより
相互に接続されている。電子モジュールが、カード本体
に固定された後に、ブリッジは切断されて所望の形態を
得るようにされる。
本発明は、これと同じ一般的技術を使用する。
このようにして、電子モジュールは、第１の面と第２
の面とを持つ複数電気導体の組、および前記電気導体の
組の第２の面に直接に固定された半導体チップを有して
いる。カード本体は、一般に第１の面と第２の面とを持
ち、また本体の第１の面の中に開いて形成され、前記電
気導体の組を受ける役目をする第１の凹所と、半導体チ
ップを受けるために第１の凹所の底部内に開いている第
２の凹所とを持っている。カード本体に電子モジュール
を固定する技術は、欧州特許出願No.0254640に記載され
ている。
本発明の目的は、モールド技術を使用する電子モジュ
ール製作方法を提供し、これにより製造費用を低減でき
るようにすることである。
本発明による電子モジュール製作方法は、次の段階を
含んでいる。
ａ）第１の面と第２の面とを持つ複数の電気導体の組が
用意され、その組は、前記集合体の第１の面に位置させ
られた前記カードに対する外部接触タブと、前記集合体
の第２の面に位置させられた電気接続部および半導体チ
ップを固定するための固定領域とを区画し、 ｂ）キャビティを持つ型が用意され、このキャビティ
は、メモリ カードに合体するため前記電子モジュール
の外形を定め、前記型は、モールド材料堆積防止手段を
含んでいて、このモールド材料堆積防止手段は、前記外
部接触タブ、前記電気接続領域、および半導体チップを
固定するための前記領域とに押付けられ、モールド材料
が前記防止手段と前記外部接触タブとの間、前記防止手
段と前記電気接触領域との間、および前記防止手段と半
導体チップを固定するための前記領域との間で堆積しな
いようにし、 ｃ）前記電気導体の組は前記型内に置かれ、 ｄ）前記モールド材料は前記型内に噴射されて、前記キ
ャビティを満たし、 ｅ）このようにして得られ部分は型から外され、 ｆ）前記半導体チップは前記固定領域に固定され、 ｇ）電気接続部は前記半導体チップの端子と、 前記電気接続領域のとの間で確立される。
本発明は、電子メモリ カード用電子モジュールをも
提供するもので、このモジュールは、第１の面と第２の
面とを持ち、導体が前記第１の面に位置させられている
前記カードのための外部接触タブと、電気接続領域と、
前記第２の面に含まれている半導体チップを固定するた
めの固定領域とを区画する複数の電気導体の組、半導体
チップを受けるための凹所を区画するモールド形成され
た部分、前記固定領域に固定された半導体チップ、およ
び前記チップの端子を前記電気接続領域に電気的に相互
接続するためのリンク手段を有している。
電子モジュールの特別な実施形態においては、前記モ
ールド形成された部分は、前記組の前記第２の面の側部
に位置させられて、前記接続領域が載っていろいろモー
ルド形成されたプラットフォームと、前記組の前記第２
の面と同じ側に位置させられて、前記凹所を限定してい
るモールド形成されたバリヤとを有し、この凹所内に
は、前記半導体チップ、前記モールド形成されたプラッ
トフォーム、前記電気接続領域および前記チップの前記
端子を前記接続領域に電気的に相互接続するための前記
リンク手段がすべて配置されている。
モールド技術は、明細書において定められたような寸
法を正確に持つモールド形成された部分を得ることを可
能にする。使用におけるこの柔軟性は、要求に応じて型
の寸法に適合させることを可能にする。半導体の形状、
すなわちその寸法的特徴は、なかんずく型寸法を定め
る。電子モジュールがカード本体に差込まれると、モー
ルド形成された部分は、カード本体内に形成された凹所
の中に正確に受納される。モールド形成されたバリヤ
は、絶縁充填材料が流れることを防止する。そのような
流れは、電子モジュールが、空間の欠如のためカード本
体内に形成された第２の凹所に差込まれることを阻止す
る。最早や電子持モジュールを機械仕上げして、カード
本体に差込みできるようにする必要がなくなり、その結
果拒絶が著しく少なくなり、これにより製作費用を減ら
している。
本発明の他の利点は、製作されるモールド形成された
部分の再生産可能性である。型の寸法は、モールディン
グの寸法を定め、これにより特定された寸法のモールド
形成された部分に対する製造ラインが自動化されること
を可能にしている。
以下図面により本発明を実施例について説明する。
第３図、第４図および第５図の垂直断面図は、同じ図
から取除かれた部分に対して対称的である。
先ず第１図および第２図について、導電体の組の２つ
の実施形態、すなわち“リードフレーム”を説明する。
リードフレームは、頂面10aと、底面10bとを持つ導電金
属材料10の帯片から作るとよい。複数のリードフレーム
が単一帯片中に作られるが、Ａで示された唯１つのリー
ドフレームが第１図および第２図に示されている。
リードフレームの有用な部分に当る帯片10の部分は、
11のような予め切断された溝により限定される。このよ
うにして限定された領域内で、帯片10は、12のような溝
により貫通されているが、この溝は種々の異なった導電
領域13−20を互いに分離する役目をしている。各導電領
域13−20は、その自由端からリードフレームＡの周辺に
延びて、電気接続領域26、窓22を含む折り曲げ部分27、
外部接触タブ24および端部分28を有している。
導電体Ａのこの組の機械的一体性を確保するために、
21のような相互接続ブリッジが残されている。
導電領域18は、半導体チップに対する大地接触をも構
成し、またリードフレームＡの底面10bに位置させられ
た前記半導体チップ用の固定領域34を含んでいる。
第１図に示されたリードフレームＡの第１の実施形態
においては、半導体チップが固定されているべき接続領
域26の向うに位置させられているべき接続領域18の端部
23が、リードフレームＡの有用な部分の真中に配置され
ている。
第２図に示されたリードフレームＡの第２の実施形態
においては、導電領域18は、全く異なった形態を持って
いる。それは、ブリッジ21を経て帯片10に接続されてい
る導電部分18aと、半導体チップが固定され、リードフ
レームの有用な部分の真中に配置され、金属通路18cを
経て帯片10に接続されている部分18bとを有し、部分18a
と18bと金属通路18cとはブリッジ18dにより相互に接続
されている。
第２図において示されているような領域18に対するこ
の形態の利点は次に説明する。
第２図に示された導電領域18の部分18bは、第１図に
示されているような導電領域18の端部23の機能に相当す
る機能を有しており、部分18bと前記端部23とは、前記
半導体チップに対する前記固定領域34を持ち、この固定
領域はリードフレームＡの底面10bに位置されている。
第３図は、第１図のリードフレームＡと、組片10とを
通る垂直断面図である。リードフレームＡと、組片10と
は、続いて第4a図、第4b図および第4c図に示されている
種々のやり方で通常のプレス手段により折り曲げられる
が、それらの図面はリードフレームＡおよび帯片を通る
垂直断面図で、折り曲げられた状態のものである。
第4a図に示された帯片10を折り曲げる第１の方法にお
いては、次のものが基準面PP内の同じレベルに見出され
る。帯片10、各導電領域13−20の端部分28、カード読取
り器と接触させるための各導電領域13−20の外部接触タ
ブ24（前記接触タブはリードフレームの頂面10Aに位置
させられている）、および半導体チップが固定されるべ
き端部23または部分18b。
基準面PPに平行で、それから距離ｈ＝0.3mm−0.4mm離
れている第２の平面QQには、半導体チップと帯片10の面
10aに位置させられた外部接触領域との間の電気接続を
作るための各接触領域13−20の電気接続領域26があり、
前記接続領域26は帯片10の底面10bに位置させられてお
り、前記第２の平面QQは前記面10bと同じ側に位置させ
られている。
基準平面PPによって、導電領域13−20に属する外部接
触タブ24と、第２の平面によって、導電領域13にも属し
ている電気接続領域26とはリードフレームの折り曲げ部
分27、すなわち窓22を設けられて、タブ24と接続領域26
とに直角な部分により相互に接続されている。第4b図に
示されている第２の実施形態においては、折り曲げ部分
27がタブ24および接続領域26に対して、90゜以外の角
度、例えば45゜となっている。
第4c図に示された第３の実施形態においては、導電領
域13−20が付加的の折り曲げ部を含み、帯片10と導電領
域13−20の端部分28とが基準面PPと第２の平面QQとの間
に位置させられた中間平面RR内にあるようにされてい
る。
折り曲げ部29は、端部分28を外部接触タブ24に接続す
るが、前記折り曲げ部29は端部分28と外部接触領域24と
に任意に直角になっている。
上に述べられた特徴は、各導電領域13−20に通用す
る。大地接触を構成する導電領域18は、端部23または部
分18bに通じる金属連続部を持っているが、そこにはリ
ードフレームＡの１つまたは他の実施形態において半導
体チップが固定される。導電領域18、特にそのブリッジ
18dに対する第２図に示された特殊な形態は、リードフ
レームＡを容易に折り曲げる役目をする。何故ならば、
折り曲げはブリッジ18dの軸線に沿って生じるからであ
る。
第4a図から第4c図に示されるように折り曲げられた後
に、電気導体の組、または“リードフレーム"Aは型Ｍ内
に置かれるが、この型のキャビティは電子モジュールの
外側形状を定める。第５図は、第4c図に示されるように
既に折り曲げられたリードフレームと共に本発明で使用
される型Ｍを示す。型Ｍは、固定部分30と、可動部分31
とを有している。
型内に置かれると、リードフレームＡの周囲は、部分
30と31との間で締付けられる。可動部分31におけるキャ
ビティは、平らな面32を持っている。固定部分30におけ
るキャビティは、さらに複雑な形状をしている。それ
は、中心コア45、中心コア45を囲む段付部分46、段付部
分46を囲む中空部分47および周囲平面部分48を有してい
る。可動部分31の平らな面32は、固定部分30の中心コア
45および段付部分46と一緒になって、型Ｍを保護するた
めの前記手段を構成している。固定部分30は、噴射ノズ
ル49を含んでいる。端部23またはリードフレームＡの底
面10bに位置させられた前記半導体チップに対する固定
領域34を含む導電領域18の部分18bと、導電領域13−20
の外部接触タブ24とは、すべて、それぞれ中心コア45に
より、固定部分30の平らな周囲部分から突出する小寸法
スタッド33により、可動部分31の平らな面32に押付けら
れて、モールド材料が可動部分31の平らな面32と、外部
接触タブ24または端部23または部分18bとの間を貫通し
ないことを確保している。導電領域13−20の電気接続領
域26と、半導体チップに対する固定領域34とは、それぞ
れ、可動部分31の平らな面32から突出するスタッド49に
より、型Ｍの固定部分30内のキャビティの段付部面46
に、また可動部分31の平らな面32により中心コア45に押
付けられ、これにより、モールド材料が、半導体チップ
に対する固定領域34と中心コア45との間、または電気接
続領域26と段付部分46との間で貫通しないことを確保し
ている。即ち、外部接触タブ24、電気接続領域26および
半導体チップを固定するための領域34に、それぞれ押付
けられる型の部分が、モールド材料堆積防止手段とな
り、この結果、防止手段と外部接触タブ24との間、防止
手段と電気接続領域26との間、および防止手段と半導体
チップを固定するための固定領域34との間で、モールド
材料が堆積するのが防止される。
以下の段階においては、リードフレームＡは、モール
ド材料を噴射することにより、第５図に示されるように
型Ｍのキャビティにより定められる三次元形状にモール
ド形成される。型のモールド材料堆積防止手段を使用す
ることによって、外部接触タブ24、電気接続領域26、及
び固定領域34は、それらが電気的接触部分として機能す
ることを可能とする様に露出されたままにされる。その
結果として、電子カード用の電子モジュールをモールド
形成方法によって得ることができる。リードフレームが
第4b図または第4c図に示されるように折り曲げられる
と、モールドの結果は、導電領域13−20の端部分28、折
り曲げ部29および対応する窓22を一緒にした折り曲げ部
分27が、モールド材料内で完全にポットされ（はめ込ま
れ）、これによりモールド材料の流れを改善する。
端部分28、折り曲げ部29および折り曲げ部分27をモー
ルドすることにより、モールド材料内に固く埋込まれて
いる電気導体13−20の組Ａを得ることが可能となり、こ
れにより電気導体の平面とモールド材料との間の密着を
回避する。リードフレームＡが第4a図に示されるやり方
で折り曲げられていると、基準面PPに位置させられた端
部分28は、型Ｍの可動部分31の平面32に押付けられ、モ
ールド材料は端部分28の面10bだけをおおう。
型Ｍの可動部分におけるキャビティは形状が異なって
いて、平面32と平面32の向うに突出している平らな周辺
コアとを有してもよく、第4b図および第4c図に示されて
いる端部分28と折り曲げ部29とは、周辺の平らなコアと
端部分28または折り曲げ部29との間でモールド材料が貫
通しないように、可動部分31の周辺の平らなコアに押付
けられている。
使用されているモールド材料は、エポキシ レジンま
たは同じ物理化学的性質を持つ材料、またはアクリロニ
トリル−ブタジエン−スチレン樹脂（通称ABS）のよう
なカード本体に使用されるものと同じ物質である。その
ような材料を使用することにより、組立てられたカード
本体と、機械的に均質な電子モジュールを得ることが可
能である。
以下、第６図及び第７図を参照する。モールド形成後
の次の段階においては、リードフレームは型から外され
る。このことは、凹所41を区画するリードフレームＡ上
にモールド形成された部分を与え、この凹所には半導体
チップのための固定領域34と電気接続領域26とが見られ
る。
半導体チップ35は、導電接着材36により固定領域34に
固定される。電気接続は、導電ワイヤ38により半導体チ
ップ35の端子37と、電気接続領域26との間に確立され
る。モールド形成された部分は、モールド材料により囲
まれた開口44を持ち、半導体チップをいれて、厚さｆの
モールド形成されたプラット フォーム39と、型Ｍの固
定部分30の中空部分47により得られる厚さｇのモールド
形成されたバリヤ40とを有し、ｆとｇとの和は、カード
本体に合体されるべき電子モジュールの厚さに相当して
いる。電気接続領域26は、折り曲げ部分27を加えた外部
接触領域24と、電気接続領域26とが、電子モジュールの
全体の厚さｆ＋ｇより小さい0.3mm−0.4mmの範囲にある
深さｈを占めるように、モールド形成されたプラット
フォーム39に載っている。モールド形成されたバリヤ40
は、固定領域34に接着された半導体チップ35、開口44を
備えたモールド形成されたプラット フォーム39、モー
ルド形成されたプラット フォーム39に載っている電気
接続領域26、および半導体チップ35の端子37と前記電気
接続領域26との相互接続をする導電ワイヤ38の範囲を定
めている。絶縁充填材料42は、半導体チップ35、開口44
を備えたモールド形成されたプラット フォーム39、導
電ワイヤ38、および凹所41の内側の電気接続領域26をお
おう。モールド形成されたバリヤ40は、絶縁充填材料42
が流出するのを防止する。第６図は、相互接続ブリッジ
21から切断することにより金属帯片10の残りの部分から
分離した後に、このようにして得られた電子モジュール
を示している。
第７図は、絶縁充填材料42を堆積する前の電子モジュ
ールの下面図である。
モールドされた電子モジュールがこのやり方で作られ
ると、それはメモリ カードに差込むことを必要とする
だけである。固定技術は、欧州特許出願No.0254640に記
載されているものと同じであり、また予固定釘は、型Ｍ
の固定部分30内にスタッド33により作られたオリフィス
43を貫通してもよい。フランス特許出願No.2609821に記
載された他の実施方法は、モールドされた電子モジュー
ルの周りにカード本体をモールドし、両方のモールド作
業用の同じモールド材料を使用して、単一な機械的に均
一な片の形の集合体を得ることである。
電子モジュールの異なった実施形態においては、導電
ワイヤがチップ上の端子と電気接続帯域との間に固定さ
れた後に、凹所は絶縁ポット材料で満たされない。電気
絶縁材料の薄い層を導電ワイヤの上に噴霧してもよい。
この場合には、高いｆおよびｇは、非常に正確に定めら
れて、バリヤ40の自由面が、カード本体に設けられた凹
所の内面に確実に接するようにしなければならない。こ
のようにして、バリヤ40は、カード本体内の凹所の底部
がパンクしないようにして、チップ35と導電ワイヤ38の
ための機械的保護を与えるスペーサを構成する。
【図面の簡単な説明】
第１および２図は、リードフレームの平面図、 第３図は、第１図の平面III−III上のリードフレームを
通る垂直断面図、 第4a図、第4b図および第4c図は、リードフレームを折た
たむ種々のやり方を示す垂直断面図、 第５図は、折たたまれたリードフレームを含む型の直立
半断面図、 第６図は、モールドされた後の電子モジュールの垂直断
面図、および 第７図は、第６図に示されたモールドされた後の電子モ
ジュールの底面図である。 10……帯片、13,−20……導電領域、 22……窓、24……外部接触タブ、 26……電気接続領域、 27,29……折り曲げ部分、 28……端部分、34……固定領域、 40……バリヤ、42……絶縁充填材料、 45……中心コア、46……段付部、 47……中空部分、48……周囲平面部分、 49……噴射ノズル、 Ａ……リードフレーム。

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】電子メモリカードに合体されるための電子
    モジュールの製作方法において、 ａ）第１の面（10a）と第２の面（10b）とを持つ電気導
    体（13−20）の組（Ａ）が用意されて、この組は前記第
    １の面に位置させられた外部接触タブ（24）と、前記第
    ２の面に位置させられた電気接続領域（26）および半導
    体チップ（35）を固定するための固定領域（34）とを区
    画し、 ｂ）メモリカードに合体するための前記電子モジュール
    の外側形状を区画するキャビティを持つ型（Ｍ）が用意
    されて、前記型は、モールド材料堆積防止手段を含んで
    いて、このモールド材料堆積防止手段は、前記外部接触
    タブ（24）、前記電気接続領域（26）、および半導体チ
    ップを固定するための前記固定領域（34）とに押付けら
    れ、モールド材料が前記防止手段と前記外部接触タブ
    （24）との間、前記防止手段と前記電気接続領域（26）
    との間、および前記防止手段と半導体チップを固定する
    ための前記固定領域（34）との間に、堆積するのを防止
    し、 ｃ）電気導体（13−20）の前記組（Ａ）は前記型（Ｍ）
    内に置かれ、 ｄ）前記モールド材料は前記型内に噴射されて、前記型
    キャビティを満たすようにし、 ｅ）このようにして得られた部分は型から外され、 ｆ）前記半導体チップ（35）は前記固定領域（34）に固
    定され、および ｇ）電気接続部は、前記半導体チップ（35）と前記電気
    接続領域（26）との間で確立される、各段階を有するこ
    とを特徴とする、電子モジュールの製作方法。
  2. 【請求項２】電気導体の前記組が、前記型内に置かれる
    前に折り曲げられ、この折り曲げは、前記外部接触タブ
    と前記半導体チップのための前記固定領域とが基準面
    （PP）内にあるようにし、また前記電気接続領域が前記
    基準面（PP）に平行な第２の平面（QQ）内にあるように
    し、前記第２の平面（QQ）は前記組の前記第２の面があ
    るのと同じ平面（PP）の側に位置させられるようにして
    行われることを特徴とする、特許請求の範囲第１項記載
    の電子モジュールの製作方法。
  3. 【請求項３】電気導体（13−20）の前記組の折り曲げ
    は、前記組（Ａ）の折り曲げ部分（27）を折り曲げるこ
    とを含み、前記折り曲げ部分は、前記基準面（PP）内に
    位置させられた前記外部接触タブ（24）と前記第２の平
    面（QQ）内に位置させられた前記電気接続領域（26）と
    の相互接続を行い、前記折り曲げ部分（27）は窓（22）
    を含んで、前記型内部のモールド材料の流れを容易にし
    ていることを特徴とする、特許請求の範囲第２項記載の
    電子モジュールの製作方法。
  4. 【請求項４】電気導体（13−20）の前記組（Ａ）の前記
    折り曲げは、前記電気導体（13−20）の端部分（28）
    が、前記基準面（PP）と前記第２の平面（QQ）との間に
    ある中間平面（RR）内に位置させられるようにして行わ
    れ、この端部分（28）は折り曲げ部（29）によって前記
    外部接触タブ（24）に相互接続されていることを特徴と
    する、特許請求の範囲第２項記載の電子モジュールの製
    作方法。
  5. 【請求項５】電子メモリカード用の電子モジュールにお
    いて、第１の面（10a）と第２の面（10b）とを持つ電気
    導体の組であって、前記電気導体が、前記第１の面に位
    置させられている前記カード用の外部接触タブ（24）
    と、前記第２の面（10b）に含まれている電気接続領域
    （26）および半導体チップ（35）を固定するための固定
    領域（34）とを区画している電気導体（13−20）の組
    （Ａ）、半導体チップ（35）を受けるための凹所（41）
    を区画するモールド形成された部分（39、40）、前記固
    定領域（34）に固定されている半導体チップ（35）、お
    よび前記チップの端子（37）を前記電気接続領域に電気
    的に相互接続するリンク手段（38）を有することを特徴
    とする、電子モジュール。
  6. 【請求項６】前記モールド形成された部分は、前記電気
    接続領域（26）が載っていて、前記組（Ａ）の前記第２
    の面（10b）の側に位置させられているモールド形成さ
    れたプラットフォーム（39）と、前記組の第２の面と同
    じ側に位置させられて、前記半導体チップ、前記モール
    ド形成されたプラットフォームの一部、前記電気接続領
    域および前記チップの前記端子を前記電気接続領域に電
    気的に相互接続するための前記リンク手段がすべて配置
    されている凹所の範囲を定めているモールド形成された
    バリヤ（40）とを有することを特徴とする、特許請求の
    範囲第５項記載の電子モジュール。
  7. 【請求項７】電気導体の前記組は、前記外部接触タブお
    よび前記半導体チップを固定するための前記固定領域が
    基準面（PP）内にあるようにし、前記電気接続領域が前
    記基準面に平行な第２の平面（QQ）内にあって、前記第
    ２の平面（QQ）が前記組の前記第２の面と同じ側に位置
    させるように折り曲げられていることを特徴とする、特
    許請求の範囲第５項記載の電子モジュール。
  8. 【請求項８】電気導体（13−20）の前記折り曲げられて
    いる組（Ａ）は、前記組（Ａ）の折り曲げ部分（27）を
    有しており、この折り曲げ部分は前記基準面（PP）内に
    位置させられた前記外部接触タブ（24）と、前記第２の
    平面（QQ）内に位置させられた前記電気接続領域とを相
    互接続し、前記折り曲げ部分（27）は窓（32）を含み、
    モールド形成用型内部のモールド材料の流れを容易にし
    ていることを特徴とする、特許請求の範囲第７項記載の
    電子モジュール。
  9. 【請求項９】電気導体（13−20）の前記折り曲げられて
    いる組（Ａ）は、さらに、前記基準面（PP）と前記第２
    の平面（QQ）との間に中間面（RR）内に位置させられた
    前記電気導体（13−20）の端部分（28）と、前記端部分
    （28）と前記外部接触タブ（24）とを相互接続している
    折り曲げ部（29）を含むことを特徴とする、特許請求の
    範囲第７項記載の電子モジュール。
  10. 【請求項１０】前記折り曲げ部分（27）、前記端部分
    （28）および前記折り曲げ部（29）は、両面においてモ
    ールドされていて、これにより電気導体（13−20）の前
    記組（Ａ）をモールド材料中に固定していることを特徴
    とする、特許請求の範囲第９項記載の電子モジュール。
  11. 【請求項１１】前記モールド形成された部分を構成する
    モールド材料は、前記電子モジュールが差込まれるべき
    カード本体のモールド材料と同じであることを特徴とす
    る、特許請求の範囲第５項記載の電子モジュール。
  12. 【請求項１２】前記モールド材料がアクリロニトリル−
    ブタジエン−スチレン樹脂であることを特徴とする特許
    請求の範囲第11項記載の電子モジュール。
  13. 【請求項１３】モジュール内の前記凹所を満たす絶縁充
    填材料をさらに含むことを特徴とする、特許請求の範囲
    第５項記載の電子モジュール。
JP1310478A 1988-11-29 1989-11-29 電子モジュールの製作方法およびその方法により得られた電子モジュール Expired - Fee Related JP2795937B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8815553 1988-11-29
FR8815553A FR2639763B1 (fr) 1988-11-29 1988-11-29 Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede

Publications (2)

Publication Number Publication Date
JPH0316144A JPH0316144A (ja) 1991-01-24
JP2795937B2 true JP2795937B2 (ja) 1998-09-10

Family

ID=9372343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310478A Expired - Fee Related JP2795937B2 (ja) 1988-11-29 1989-11-29 電子モジュールの製作方法およびその方法により得られた電子モジュール

Country Status (7)

Country Link
US (1) US5057460A (ja)
EP (1) EP0371855B1 (ja)
JP (1) JP2795937B2 (ja)
AT (1) ATE154164T1 (ja)
DE (1) DE68928095T2 (ja)
ES (1) ES2103710T3 (ja)
FR (1) FR2639763B1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650530B1 (fr) * 1989-08-07 1991-11-29 Schlumberger Ind Sa Procede de realisation de corps de carte avec graphisme
JP2874279B2 (ja) * 1990-05-10 1999-03-24 三菱電機株式会社 薄型半導体装置の製造方法
FR2668096B1 (fr) * 1990-10-19 1993-01-22 Schlumberger Ind Sa Procede de fabrication de carte a memoire apte a recevoir une image photographique et carte ainsi obtenue.
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
DE4443767A1 (de) * 1994-12-08 1996-06-13 Giesecke & Devrient Gmbh Elektronisches Modul und Datenträger mit elektrischem Modul
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
US6072698A (en) * 1995-09-27 2000-06-06 Siemens Aktiengesellschaft Chip module with heat insulation for incorporation into a chip card
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
EP1002296B1 (en) * 1998-03-27 2008-01-09 Nxp B.V. Data carrier comprising an implanted module based on a metal lead frame with a double-sided chip cover
JP2002500794A (ja) * 1998-03-27 2002-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 金属リードフレームを主体とする差し込みモジュールを有するデータ媒体
FR2781068B1 (fr) * 1998-07-07 2000-10-13 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit permettant de limiter les contraintes mecaniques transmises a celui-ci et carte ainsi obtenue
ATE404941T1 (de) 2000-02-02 2008-08-15 Infineon Technologies Ag Chipkarte mit sollbiegestellen
FR2817374B1 (fr) * 2000-11-28 2003-02-21 Schlumberger Systems & Service Support electronique d'informations
DE10101280A1 (de) * 2001-01-12 2002-07-25 Infineon Technologies Ag Chipträger für Chipmodul
US7030316B2 (en) * 2004-01-30 2006-04-18 Piranha Plastics Insert molding electronic devices
JP2007188489A (ja) * 2005-12-21 2007-07-26 Infineon Technologies Ag スマートカードモジュール
US7440285B2 (en) 2006-12-29 2008-10-21 Piranha Plastics, Llc Electronic device housing
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2023285337A1 (en) * 2021-07-15 2023-01-19 Linxens Holding Lead-frame, card body of a smart card, smart card, and method of forming a smart card

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152624A (en) * 1978-03-16 1979-05-01 Monsanto Company Molded LED indicator
US4501960A (en) * 1981-06-22 1985-02-26 Motorola, Inc. Micropackage for identification card
FR2520541A1 (fr) * 1982-01-22 1983-07-29 Flonic Sa Procede d'insertion d'un circuit integre dans une carte a memoire et carte obtenue suivant ce procede
JPS5917274A (ja) * 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置およびその製造方法
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures

Also Published As

Publication number Publication date
JPH0316144A (ja) 1991-01-24
EP0371855B1 (fr) 1997-06-04
ES2103710T3 (es) 1997-10-01
FR2639763A1 (fr) 1990-06-01
FR2639763B1 (fr) 1992-12-24
ATE154164T1 (de) 1997-06-15
US5057460A (en) 1991-10-15
DE68928095D1 (de) 1997-07-10
DE68928095T2 (de) 1997-11-20
EP0371855A1 (fr) 1990-06-06

Similar Documents

Publication Publication Date Title
JP2795937B2 (ja) 電子モジュールの製作方法およびその方法により得られた電子モジュール
US5365655A (en) Method of making an electronic module for a memory card and an electronic module thus obtained
EP0015111B1 (en) Lead frame and housing for integrated circuit
US6593840B2 (en) Electronic packaging device with insertable leads and method of manufacturing
EP0391790B1 (fr) Procédé de fabrication d'un module électronique
US5173840A (en) Molded ic card
US6236561B1 (en) Chip type solid electrolytic capacitor and its manufacturing method
US7148087B2 (en) Electronic package having a folded flexible substrate and method of manufacturing the same
US6467142B1 (en) Method for manufacturing chip capacitor
US4935581A (en) Pin grid array package
JPH022100A (ja) Ｉｃカードの構造
US4139726A (en) Packaged microcircuit and method for assembly thereof
JP2565091B2 (ja) 半導体装置およびその製造方法
EP0144343A1 (en) Integrated circuit module and method of making same
US5615476A (en) Method for producing identity cards having electronic modules
JP3014471B2 (ja) 電力集積回路パッケージ、それに用いられるリードフレーム、その中間体、および、電力集積回路パッケージの製造方法
JP2000012725A (ja) コラムリ―ド型半導体パッケ―ジ及びその製造方法
JPS6238863B2 (ja)
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
US5343615A (en) Semiconductor device and a process for making same having improved leads
EP1028464B1 (en) Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
CN217507315U (zh) 半导体器件和引线框
CN212257386U (zh) 一种新型半导体封装结构
JP3219864B2 (ja) チップ型固体電解コンデンサ
JPH0444412B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees