JP2793770B2

JP2793770B2 - 位置検出器の信号伝送装置

Info

Publication number: JP2793770B2
Application number: JP6070068A
Authority: JP
Inventors: 崇片桐
Original assignee: Sankyo Seiki Manufacturing Co Ltd
Current assignee: Nidec Instruments Corp
Priority date: 1993-03-25
Filing date: 1994-03-15
Publication date: 1998-09-03
Anticipated expiration: 2013-09-03
Also published as: JPH06335282A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位置検出器の信号伝送
装置に関する。

【０００２】

【従来の技術】従来、例えばブラシレスモータ等のモー
タにおいては、モータ主軸の位置データの検出が行われ
ている。この装置においては、モータ主軸端部にＡ，Ｂ
相検出用の磁気記録媒体が設けられており、この磁気記
録媒体から位置データ信号としてのインクリメンタル信
号を得るようにしている。そして、このインクリメンタ
ル信号はアップダウンカウンタによりカウンタ値に変換
されて伝送路で伝送され、このカウンタ値から位置を割
り出せるようになっている。

【０００３】しかしながら上記装置においては、アップ
ダウンカウンタのカウンタ値をそのまま伝送しているこ
とから、信号量が多く、従って送信時間が長くなり制御
性能が劣化すると共に、記憶容量を大きくしなければな
らないといった等の種々の問題があった。

【０００４】そこで、本出願人は上記問題点を解決する
インクリメンタル信号の伝送方法を先に出願した。この
方法は、インクリメンタル信号をカウンタに入力し、そ
のカウンタ値の一定時間における変化量をシリアル信号
に変換して転送し、このシリアル信号を受信してインク
リメンタル信号に変換するというものであり、一定時間
におけるカウンタ値の変化量を送信するので、信号量が
少なくなると共に送信時間が短縮されるという効果を奏
するものである。

【０００５】

【発明が解決しようとする課題】ここで、上記方法を適
用した位置検出器の信号伝送装置において、例えば図１
０（ａ）に示されるようなＡ相、Ｂ相、Ｚ相の位置デー
タが検出されたとする。同図に示されるように、例えば
Ｂ相の立ち上がりはＺ相のハイレベルの略中央にある。
しかしながら、受信側においては、受信回路の電源がオ
ンされると、図１０（ｂ）に示されるように、例えばＢ
相の立ち上がりはＺ相のハイレベルの初めに来てしまう
というように、パルスずれという問題がある。このＡ
相、Ｂ相、Ｚ相の位相関係のずれは、受信回路の電源が
オンする毎に確率的に発生する畏れがあり、この位相関
係のずれが発生すると、Ｚ相とＡ相、Ｂ相の位相関係を
用いて位置決めを行う場合に、その精度が低下してしま
うという問題がある。

【０００６】そこで本発明は、受信側におけるＡ，Ｂ，
Ｚ相の位相のずれをなくし、位置決め精度の向上がなさ
れる位置検出器の信号伝送装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明の位置検出器の信
号伝送装置は上記目的を達成するために、被検出体の位
置データを検出する位置検出器と、前記被検出体の位置
変化に応じて前記位置検出器より検出される２相のイン
クリメンタル信号を入力とするアップダウンカウンタ
と、前記２相のインクリメンタル信号をサンプリングす
るサンプリング回路と、前記アップダウンカウンタによ
りカウントされるカウンタ値の単位時間当たりの変化量
とサンプリングデータとをシリアル信号に変換する変換
回路部と、前記シリアル信号を伝送路を介して受信し、
前記変化量と前記サンプリングデータとで、２相のイン
クリメンタル信号を再生する受信回路とを備えてなるこ
とを特徴としている。

【０００８】

【作用】このような手段における位置検出器の信号伝送
装置によれば、アップダウンカウンタのカウンタ値の単
位時間当たりの変化量と共に、２相のレベルデータがサ
ンプリングデータとして伝送され、これら変化量とサン
プリングデータとで、２相のインクリメンタル信号が再
生されるようになり、送信側のＡ，Ｂ相のレベルがその
まま受信側で再生されて、受信側におけるＡ，Ｂ，Ｚ相
の位相のずれがなくなる。

【０００９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の一実施例を示す位置検出器の信号
伝送装置の概略斜視図である。同図において、符号１
は、例えばブラシレスモータを示しており、モータ１の
主軸１ａの端面には、円盤状の磁極検出用マグネット２
が設けられている。この磁極検出用マグネット２は、Ｎ
極とＳ極とが周方向に交互に着磁されており、Ｕ，Ｖ，
Ｗ相の駆動用位置データを送出するものである。この磁
極検出用マグネット２の手前には、円盤状の磁気記録媒
体３が設けられている。この磁気記録媒体３は、Ｎ極と
Ｓ極とが円周上に１極づつ並んで着磁される上段部と、
Ｎ極とＳ極とが円周上に交互に着磁される下段部とを備
えており、Ｚ，Ａ，Ｂ相の位置データを送出するもので
ある。

【００１０】モータ１には、上記Ａ，Ｂ，Ｚ，Ｕ，Ｖ，
Ｗ相の位置データをそれぞれ検出するための、例えばエ
ンコーダー等の位置検出器４が付設されている。このエ
ンコーダー４のケース４４（図が煩雑になるのを避ける
ために点線で示されている）内で磁極検出用マグネット
２、磁気記録媒体３の着磁部に対向する位置には、磁極
検出部たるホール素子４ａ、ＭＲセンサ４ｂがそれぞれ
配置されており、ホール素子４ａは、後述の波形整形回
路４ｃ、４てい倍＋方向検出回路４０、アップダウンカ
ウンタ５、パラレル・シリアル変換器６、通信制御部５
０、ＣＲＣｂｉｔ付加器５１、サンプリング回路たるホ
ールド回路６０、ラインドライバ８、５Ｖ電源１８、グ
ランド電源１９より構成される信号処理回路１７のベー
ス裏面に取り付けられている。ホール素子４ａ、ＭＲセ
ンサ４ｂの出力線は、図２に示されるように、矩形波に
波形整形するための波形整形回路４ｃに接続されてい
る。この波形整形回路４ｃのＡ，Ｂ相の出力線は、４て
い倍パルスとアップダウン信号にそれぞれ変換する４て
い倍パルス＋方向検出回路４０に接続されており、この
４てい倍パルス＋方向検出回路４０の出力線及びクリ
ヤ、サンプリングの指示信号を送出する通信制御部５０
の出力線は、Ａ，Ｂ相の位相の進み遅れに対応してアッ
プまたはダウンをカウントする６ビットのアップダウン
カウンタ５に接続されている。このアップダウンカウン
タ５の出力線は、パラレル・シリアル変換器６に接続さ
れており、他の相（Ｚ，Ｕ，Ｖ，Ｗ相）の出力線は直接
上記パラレル・シリアル変換器６にそれぞれ接続されて
いる。

【００１１】上記波形整形回路４ｃのＡ，Ｂ相の出力線
及び通信制御部５０の出力線は、Ａ，Ｂ相のインクリメ
ンタル信号をサンプリングするホールド回路６０にも接
続されており、このホールド回路６０の出力線は、上記
パラレル・シリアル変換器６に接続され、このパラレル
・シリアル変換器６には、エラー検出用のＣＲＣビット
付加器５１の出力線も接続されている。そして、シリア
ル変換器６からのシリアル信号線７は、ラインドライバ
８に接続されている。

【００１２】このラインドライバ８のＢＵＳ線１０及
び反転ＢＵＳ線１１は、図３に示されるように制御装置
１６内のラインレシーバ１４にそれぞれ接続されてい
る。制御装置１６には、５Ｖ電源４１、グランド電源４
２がそれぞれ設けられており、この制御装置１６の５Ｖ
電源４１、上述した信号処理回路１７の５Ｖ電源１８同
士は５Ｖ電源線１２により接続され、制御装置１６のグ
ランド電源４２、上述した信号処理回路１７のグランド
電源１９同士はグランド電源線１３により接続されてい
る。これら５Ｖ電源線１２、グランド電源線１３は、上
記ＢＵＳ線１０及び反転ＢＵＳ線１１と共にエンコーダ
ケーブル９内に束ねられている。このエンコーダケーブ
ル９は図示されない支持部材により適宜支持されてい
る。

【００１３】制御装置１６内のラインレシーバ１４の
出力線は、シリアル信号線３０を介してシリアル・パラ
レル変換器１５に接続されており、このシリアル・パラ
レル変換器１５から上記Ｚ，Ｕ，Ｖ，Ｗ相の位置デー
タ、カウンタ値及びサンプリング信号並びにエラー検出
用のＣＲＣビットをパラレルに出力できるようになって
いる。このシリアル・パラレル変換器１５のカウンタ値
の出力線は、正の値か負の値かを判別し、負の値の場合
には正の値に変更する絶対値回路４５に接続され、Ｚ，
Ｕ，Ｖ，Ｗ相の位置データ、カウンタ値及びサンプリン
グ信号並びにＣＲＣビットの全出力線は、エラー検出を
行うエラー検出器４８に接続されており、このエラー検
出器４８のホールド指示を行う出力線は絶対値回路４５
とラッチ４９に接続されている。エラー検出器４８の出
力は外部へ１回エラーアラームとして出力され、また、
３回連続検出回路９９にも接続されている。３回連続検
出回路９９の出力は外部へ３回連続エラーアラームとし
て出力されている。伝送路の品質のよい場合は、１回エ
ラーアラーム出力は図示されていないモータ通電停止回
路へ接続されている。逆に、伝送路の品質の良くない場
合は、３回連続アラームがモータ通電停止回路に接続さ
れている。このシリアル・パラレル変換器１５の１フレ
ームのシリアル信号に対応したリセット信号の出力線
は、１０ＭＨｚの基本クロックを入力とし、２^ｎ−１個
のパルスを発生させる１／１２分周器４３に接続されて
おり、この１／１２分周器４３の出力線は、５種類の粗
密の異なるパルス列をそれぞれ発生する１／２^ｎ分周器
４４に接続されている。この１／２^ｎ分周器４４の出力
線及び上記絶対値回路４５の出力線は、絶対値に応じて
パルスを選択するパルス発生器４６に接続されており、
このパルス発生器４６の出力線は、カウンタ値ｂ_５の値
（詳しくは後述）に従ってアップダウンの切り換えを行
い、Ａ相、Ｂ相の矩形波の再生を行うＡ，Ｂ相発生回路
４７に接続されている。このＡ，Ｂ相発生回路４７に
は、上記シリアル・パラレル変換器１５からのサンプリ
ングデータの出力線が上記ラッチ４９を介して接続され
ている。また、シリアル・パラレル変換器１５からの上
記Ｚ，Ｕ，Ｖ，Ｗ相の位置データは上記ラッチ４９を介
してそのまま出力される。そして、制御装置１６とモー
タ１とは、図１に示されるようにモータケーブル３１に
より接続されており、制御装置１６からモータ１を駆動
できるようになっている。

【００１４】次に、上記信号伝送装置の動作について、
以下簡単に説明する。モータ１を稼働すべく、制御装置
１６からモータケーブル３１を介して駆動電力がモータ
１に供給されると、主軸１ａが回転を始め、磁極検出用
マグネット２及び磁気記録媒体３により磁界が変化す
る。この磁界の変化は、ホール素子４ａにおいてはＵ，
Ｖ，Ｗ相の駆動用位置データとしてそれぞれ検出され
る。また、ＭＲセンサ４ｂにおいてはＺ，Ａ，Ｂ相の位
置データとしてそれぞれ検出され、Ａ，Ｂ相は正弦波と
して検出される。これらデータ信号Ｖｕ，Ｖｖ，Ｖｗ，
Ｖｚ，Ｖａ，Ｖｂ（図２参照）は、波形整形回路４ｃに
入力されて矩形波に波形整形される。この波形整形回路
４ｃにおいて波形成形されたＡ，Ｂ相の信号を示したの
が、図５（ｂ），（ｃ）である。これら矩形波に整形さ
れた信号（インクリメンタル信号）Ａ，Ｂは、４てい倍
パルス＋方向検出回路４０において４てい倍パルス並び
にアップダウン信号に変換され、これら４てい倍パルス
並びにアップダウン信号は６ビットのアップダウンカウ
ンタ５に入力され、アップダウンカウンタ５においてア
ップカウントまたはダウンカウントされる。

【００１５】ここで、上記４てい倍パルス＋方向検出回
路４０及びアップダウンカウンタ５の動作の一例を示し
たのが図７である。同図に示されるように、４てい倍パ
ルス（ａ）は信号Ａ，Ｂのエッジ（信号の切り換わり部
分）に従って発生し、アップダウン信号（ｂ）は信号
Ａ，Ｂの位相の進み遅れに従って、Ｂ相が進んでいる場
合にはアップを、Ａ相が進んでいる場合にはダウンを指
示するようになっており、アップダウンカウンタのカウ
ンタ値（ｃ）は、これら４てい倍パルス（ａ）及びアッ
プダウン信号（ｂ）に従って、階段状のカウントがなさ
れるようになっている。

【００１６】ところで、本実施例においては、アップダ
ウンカウンタ５は、通信制御部５０からの図５（ｇ）に
示されるサンプリング信号に従って、一定時間毎にカウ
ンタ値のサンプリングを行うようになっており、このサ
ンプリングされたカウンタ値をパラレル・シリアル変換
器６にロードすると、通信制御部５０からの図５（ｈ）
に示されるクリヤ信号に従ってカウンタ値をクリヤする
ようになっている。ここで、本実施例においては、信号
Ａ，Ｂの位相の進み具合はＢ相が常に進んでいるので、
アップダウンカウンタ５のカウンタ値は、図５の（ｆ）
に示されるようになる。

【００１７】そして、これらカウンタ値は６ビットの信
号ｂ₀ 〜ｂ₅ としてパラレル・シリアル変換器６に入力
され、一方、上記矩形波に整形された位置データ信号
Ｕ，Ｖ，Ｗ，Ｚは、直接このパラレル・シリアル変換器
６にそれぞれ入力される。なお、カウンタ値のｂ₅ をＭ
ＳＢ、ｂ₀ をＬＳＢとしており、Ｂ相の位相が進んでい
る場合にはｂ₅ ＝０、Ａ相の位相が進んでいる場合には
ｂ₅ ＝１となるように設定している。また、図５の
（ｂ），（ｃ）における丸印で囲まれた数字は、図５の
（ｆ）におけるそれらに対応している。つまり（ｂ），
（ｃ）のＡＢ相の変化点がカウンタ値の変化に対応して
いることを示している。また、（ｆ）の丸印で囲まれて
いない数字はカウンタ値を示している。

【００１８】ここで、上記アップダウンカウンタ５を６
ビットとした理由を説明する。パラレル・シリアル変換
器６から出力するシリアル信号の伝送速度を、例えば５
００ｋｂｐｓ、またシリアル信号のフォーマットを図５
（ａ）とすると１フレームのサンプリングに当たり３８
μｓかかることになる。ＡＢ相が主軸１ａの１回転当た
り２０４８パルス出力され、主軸が最高５０００ｒｐｍ
で回転すると仮定すると、４てい倍パルスの周波数は５
０００ｒｐｍ÷６０秒×２０４８パルス×４てい倍＝６
８２．７ｋＨｚとなる。サンプリング周期は上述の如く
３８μｓであるから、この間に６８２．７ｋＨｚ×３８
μｓ＝２５．９パルス／周期のパルスが入ることにな
る。ここで、２５．９＜３１＝２⁵ −１であるから、カ
ウント方向を考慮してアップダウンカウンタ５のカウン
タ値は６ビットで充分となる。

【００１９】一方、上記波形整形回路４ｃからのＡ，
Ｂ相のインクリメンタル信号はホールド回路６０にも入
力されており、このホールド回路６０において、通信制
御部５０からのサンプリング信号（ｇ）に従って、Ａ，
Ｂ相のインクリメンタル信号のレベルのサンプリングと
１フレーム（３８μｓ）間のホールドを行うようになっ
ている。このホールド回路６０からは、図５（ｄ），
（ｅ）に示されるような信号Ａ_０，Ｂ_０が送出され、こ
れら信号Ａ_０，Ｂ_０はパラレル・シリアル変換器６に入
力される。これらサンプリング信号Ａ_０，Ｂ_０はパラレ
ル・シリアル変換器６において、上記カウンタ値及び位
置データ信号Ｕ，Ｖ，Ｗ，Ｚと共にパラレル・シリアル
変換され、このパラレル・シリアル変換器６からは図５
（ａ）に示されるようなフォーマットのシリアル信号が
送出される。

【００２０】このフォーマットは、上述の通り伝送速度
を５００ｋｂｐｓとしており、１フレーム当たり３８μ
ｓとなっている。同図において、符号２０は各種データ
送信前の休みスペースを、２１はスペース２０に続き送
信開始を知らしめるスタートビットを、２２はスタート
ビット２１に続きアップダウンカウンタ５から伝送され
る６ビットのアップダウンカウンタ値を、２３はカウン
タ値２２に続きホールド回路６０から伝送されるサンプ
リング信号Ａ₀ ，Ｂ₀ を、２４はサンプリング信号Ａ
₀ ，Ｂ₀ に続き波形整形回路４ｃから伝送されるＺ，
Ｕ，Ｖ，Ｗの位置データ信号を、２５はＺ，Ｕ，Ｖ，Ｗ
の位置データ信号２４に続き一連のデータを検査するＣ
ＲＣビットをそれぞれ示している。ここで、このＣＲＣ
ビット２５は、エラー検出用のＣＲＣビット付加器５１
からの信号によりデータ信号に付加されるようになって
おり、休みスペース２０，スタートビット２１，アップ
ダウンカウンタ値２２，サンプリング信号（Ａ₀ ，Ｂ
₀ ）２３，位置データ信号２４，ＣＲＣビット２５によ
り１フレームが構成されている。符号としては、例えば
マンチェスタ符号が使用される。

【００２１】上記１フレームのシリアル信号は、ホール
素子４ａ及びＭＲセンサ４ｂからの検出信号に従って、
伝送データを更新しながら繰り返しラインドライバ８、
エンコーダケーブル９を介して制御装置１６に伝送され
る。この信号は、上述の如く、通信制御部５０からのサ
ンプリング信号、クリヤ信号に従って一定時間毎にサン
プリングされた信号である。

【００２２】上記シリアル信号は、エンコーダケーブル
９を介して制御装置１６内のラインレシーバ１４に受信
される。このシリアル信号は、シリアル・パラレル変換
器１５においてパラレル信号に変換され、ＣＲＣビット
２５を確認した時点、すなわち図６の（ｉ）に示される
タイミングでデータが発生する。

【００２３】パラレル変換されたＵ，Ｖ，Ｗ，Ｚ相の位
置データＵ’，Ｖ’，Ｗ’，Ｚ’はそのまま後続の処理
に回され、一方６ビットのカウンタ値は絶対値回路４５
に入力され、絶対値回路４５において、ｂ₅ の値に基づ
いて正の値か負の値かが判別される。ここで、ｂ₅ ＝０
の場合に正の値、ｂ₅ ＝１の場合に負の値と判別するよ
うになっており、ｂ₅ ＝１の場合には、１０００００
（２）−ｂ₄ ｂ₃ ｂ₂ｂ₁ ｂ₀ （２）の計算をして出力
する。この出力は５ビットとなり、ｂ₄ ’ｂ₃’ｂ₂ ’
ｂ₁ ’ｂ₀ ’と符号化される。なお、括弧内の数字は進
数を表しており、（２）は２進法の数であることを示し
ている。

【００２４】次に、１／１２分周器４３について説明す
る。上述のカウンタの必要ビット数の計算によれば、後
段のパルス発生器４６において３８μｓ間に最高２６個
のパルスを発生すれば良いが、本実施例においてはＡ，
Ｂ相の信号のジッタを少なくするために、３８μｓ間に
３１パルスを発生し得るクロックが必要となる（詳しく
は後述）。すなわち、３１パルス÷３８μｓ＝８１５．８ｋＨｚのクロックが必要となる。これは基本クロックを１０Ｍ
Ｈｚとすると、１０ＭＨｚ÷８１５．８ｋＨｚ＝１２．３分周すれば良い。従って、本実施例においては、１／１２分
周器４３を用いている。

【００２５】しかしながら、この１／１２分周器４３の
出力、すなわち１０／１２ＭＨｚクロックの３１パルス
が３８μｓにぴたりと一致しないので、シリアル・パラ
レル変換器１５から１フレームのシリアル信号に対応し
たリセット信号を受信して帳じり合わせを行っている。
このリセット信号を示したのが図６の（ｊ）であり、図
６の（ｋ）に示される１０／１２ＭＨｚクロックの３１
パルス目を発生させた後、１／１２分周器４３をリセッ
ト、停止させ、図６の（ｉ）のデータ確定のタイミング
で１／１２分周器４３のリセットを解除するようにして
いる。従って１パルスは１．２μｓ毎に発生し、３１パ
ルス目と次の１パルス目との間のインターバルは２．０
μｓとなっている。

【００２６】この３１パルスの分周信号は１／２ⁿ 分周
器４４に入力され、この１／２ⁿ 分周器４４において５
種類の粗密の異なるパルス列に分けられる。この１／２
ⁿ 分周器４４及び後述のパルス発生器４６の考え方につ
いては、『ディジタル回路−基礎と応用−』（昭和５７
年１０月１５日発行，著者：河原田弘，発行社：株式
会社昭晃堂）第１５４頁から第１５７頁に記載されて
おり、このＭＩＴ方式のパルス分配原理に従って、１０
／１２ＭＨｚクロックは図６（ｌ）〜（ｐ）に示される
クロックに分配される。ＣＬＫ１６は奇数番目のパルス
を、ＣＬＫ８は４で割って余りが２のパルスを、ＣＬＫ
４は８で割って余りが４のパルスを、ＣＬＫ２は１６で
割って余りが８のパルスを、ＣＬＫ１は３２で割って余
りが１６のパルスをそれぞれ有している。これらＣＬＫ
１６、ＣＬＫ８、ＣＬＫ４、ＣＬＫ２、ＣＬＫ１及び上
記絶対値回路４５からの出力信号ｂ₄ ’ｂ₃ ’ｂ₂ ’ｂ
₁ ’ｂ₀ ’はパルス発生器４６にそれぞれ入力される。

【００２７】このパルス発生器４６は図４に示されるＡ
ＮＤ回路４６ａとＯＲ回路４６ｂより構成されており、
ｂ₄ ’ｂ₃ ’ｂ₂ ’ｂ₁ ’ｂ₀ ’の信号に従ってＣＬＫ
１６、ＣＬＫ８、ＣＬＫ４、ＣＬＫ２、ＣＬＫ１を選択
し、論理和を出力するようになっている。従って、ｂ
₄ ’ｂ₃ ’ｂ₂ ’ｂ₁ ’ｂ₀ ’が図６の（ｑ）の中央に
示されるような０１１０１（２）の場合には、ＣＬＫ
８、ＣＬＫ４、ＣＬＫ１が選択され、すなわち１０／１
２ＭＨｚクロックの２，４，６，１０，１２，１４，１
６，１８，２０，２２，２６，２８，３０番目のパルス
が選択され、加算され、図６の（ｒ）に示されるパルス
が出力される。このパルスは図６の（ｒ）より明らかな
ように、ほぼ均等になっており、ジッタが少なくなるよ
うになっている。従って、後述のＡＢ相発生器４７の出
力Ａ’Ｂ’もジッタが少なくなっている。

【００２８】上記図６の（ｒ）に示されるパルス列及
びサンプリング信号Ａ_０’，Ｂ_０’はＡＢ相発生器４７
に入力される。このサンプリング信号Ａ_０’，Ｂ_０’は
図６の（ｉ）のデータ確定のタイミングで発生し、従っ
て図６（ｓ），（ｔ）に示されるようなハイ、ロー信号
となる。そして、このサンプリング信号Ａ_０’，Ｂ_０’
及びパルス発生器４６からのパルス列を基に、インクリ
メンタル信号Ａ’，Ｂ’の再生が行われる。

【００２９】このＡＢ相発生器４７は、上記伝送されて
きた６ビットのカウンタ値のｂ₅ の値に応じて、パルス
発生器４６からの出力をアップまたはダウン入力に切り
換えるようになっており、ｂ₅ ＝０の時にアップに、ｂ
₅ ＝１の時にダウンに切り換えるよう設定されている。
そして、図６（ｉ）に示されるタイミングで、サンプリ
ング信号Ａ₀ ’，Ｂ₀ ’をＡＢ相発生器出力Ａ’，Ｂ’
の初期値としてロードする。これは図６（ｕ），（ｖ）
の丸印で示されている。さらにアップ入力が１パルス入
る毎にＢ’相が進み位相の波形を発生させ、逆にダウン
入力が１パルス入る毎にＡ’相が進み位相の波形を発生
させるようになっている。ここで、サンプリング信号Ａ
₀ ’，Ｂ₀ ’はカウンタ値の変化前のレベルデータであ
り、このレベルを基に再生しているので、信号処理回路
１７の４てい倍＋方向検出回路４０の入力Ａ，Ｂと、Ａ
Ｂ相発生器４７の出力Ａ’，Ｂ’とは、位相関係が狂わ
ないようになっている。

【００３０】このＡＢ相発生器４７からの出力信号を示
したのが図６の（ｕ），（ｖ）であり、この図からも明
らかなようにＢ相の位相が進んでいることが判る。な
お、図５の（ｂ），（ｃ）におけるエッジ符号，・
・・は、図６の（ｕ），（ｖ）におけるエッジ符号，
・・・に対応しており、タイムラグが発生している。
これはシリアル伝送遅れやデータ確定待ちに起因するも
のであるが、その時間差は６４μｓであり、Ａ，Ｂ相の
伝送遅れとしては特に問題とならないレベルである。し
かも伝送速度を５００ｋｂｐｓから１Ｍｂｐｓに上げれ
ば、さらにこの伝送遅れを小さくすることができる。

【００３１】ところで、エラー検出器４８において
は、伝送されてくるＣＲＣビット２４からエラーを検出
することが可能となっており、エラーが検出された場合
には、一回エラーアラームを出力し、また絶対値回路４
５とラッチ４９にホールド信号を送出し、１回前に受信
したブロックのデータｂ_５〜ｂ_０，Ｕ，Ｖ，Ｗ，Ｚを再
度使用するようにしている。データｂ_５〜ｂ_０は再度使
用されても等速回転していることと等価なのでモータの
回転としては全く問題とならず、データＵ，Ｖ，Ｗ，Ｚ
に関しては周波数が低いので問題とならない。また、３
回連続してエラーが発生した場合は３回連続検出回路９
９から３回連続エラーアラームが出力される。従って、
エラーが発生した場合には１回エラーアラームが発生さ
れるので、ここでモータを停止し、使用者に知らせるこ
とが可能になりシステムの信頼性を上げることができ
る。また、１回エラーアラームは無視して、３回連続エ
ラーアラームでモータを停止し、使用者に知らせるよう
にすれば１回前に受信したブロックのデータｂ_５〜ｂ_０
を使用するようにしているので、ノイズによる頻繁なモ
ータ停止及び誤動作が回避されるようになっている。し
かしながら、３回続けてエラーが発生した場合には、通
信路の品質レベルが低下した等の真のエラーだと判定
し、３回連続エラーアラームを発生し知らしめるように
なっている。なお、図３における受信側の信号はＡ’，
Ｂ’，Ｕ’，Ｖ’，Ｗ’，Ｚ’，Ａ_０’，Ｂ_０’という
ように ’が付してあるが、これは信号Ａ，Ｂ，Ｕ，
Ｖ，Ｗ，Ｚ，Ａ_０，Ｂ_０に対して伝送遅れがあるために
区別する意味で付してある。

【００３２】このように、本実施例においては、アップ
ダウンカウンタ５のカウンタ値の単位時間当たりの変化
量と共に、Ａ，Ｂ相のレベルデータをサンプリングデー
タとして伝送し、フレーム毎これら変化量とサンプリン
グデータとを基にして、Ａ，Ｂ相のインクリメンタル信
号を再生するようにしているので、送信側のＡ，Ｂ相の
レベルがそのまま受信側で再生できるようになってお
り、受信側におけるＡ，Ｂ，Ｚ相の位相のずれがなくな
っている。

【００３３】図８は上記実施例の変形例を示すタイミ
ングチャートであり、図６（ｅ）のＢ _０ではローレベル
のみであったが、ホールド回路６０においてハイレベル
のＢ _０のサンプリングがなされる場合の例を示すもので
ある。

【００３４】図９は本発明の他の実施例を示す位置検出
器の信号伝送装置の構成図である。この実施例の位置検
出器の信号伝送装置が先の実施例のそれと違う点は、伝
送エラー検出を行うための比較器６１を新たに設けた点
である。この比較器６１は、図６（ｉ）のシリアル信号
データが確定した時点で、今回受信したサンプリング信
号Ａ₀ ’，Ｂ₀ ’と、カウンタに基づいて再生した出力
Ａ’，Ｂ’の最終レベルとを比較するもので、レベルが
異なった場合には、伝送エラーを発生し得るようになっ
ている。

【００３５】従って、本装置が、例えばノイズ環境の良
くない場所で使用された場合には、カウンタ値やサンプ
リングデータが誤って受信されることがあるが、その場
合のエラーをチェックできるようになっており、伝送デ
ータの信頼性を向上することができるようになってい
る。

【００３６】以上本発明者によってなされた発明を各実
施例に基づき具体的に説明したが、本発明は上記各実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変形可能であるというのはいうまでもなく、例
えば、上記実施例においては、アップダウンカウンタ５
をサンプリング信号に従ってサンプリングし、パラレル
・シリアル変換器６へロードした後、該アップダウンカ
ウンタ５をクリヤするようにしているが、該アップダウ
ンカウンタ５をクリヤせずにフリーランさせると共に、
前回のサンプリングしたカウンタ値を記憶しておき、今
回のサンプリングしたカウンタ値から記憶しておいた前
回のカウンタ値を減算して、その変化量を伝送するよう
にしても良い。

【００３７】また、上記実施例においては、サンプリ
ング信号Ａ_０’，Ｂ_０’を毎回使用して位置信号Ａ’，
Ｂ’を再生するようにしているが、受信側の回路の電源
電圧が、その回路の動作可能となった時のみサンプリン
グ信号Ａ_０’，Ｂ_０’を使用するようにしても良い。ま
た、受信側の回路がリセットされた直後のみ使用するよ
うにしても良い。また、データ受信の複数回に１回とい
うように、間引きして使用するようにしても良い。ま
た、Ｚ相がアクティブになった時のみ使用するようにし
ても良い。さらにまた、カウンタ値が０、すなわちｂ_５
〜ｂ_０が全て０の時のみ使用するようにしても良い。こ
の時は、カウンタ値が変化していないので、Ａ_０，Ｂ_０
はホールド不要となり、ホールド回路６０前のＡ，Ｂを
使用して良い。すなわち、図５（ｇ）タイミングのＡ，
Ｂのレベルを３８μｓ待たずに、すぐに図５（ａ）のフ
ォーマットのＡ_０，Ｂ_０ビット２３へ載せても良い。

【００３８】また、上記実施例においては、Ａ，Ｂ，Ｚ
相の位置データの他に、Ｕ，Ｖ，Ｗ相の位置データも伝
送、処理する装置に対する適用例が述べられているが、
Ａ，Ｂ，Ｚ相の位置データのみを伝送、処理する装置に
対しても勿論適用可能である。

【００３９】また、上記実施例においては、伝送フォー
マットにＡ₀ ，Ｂ₀ の専用ビット２３が設けられている
が、他のデータの中に混入させることも可能である。

【００４０】

【発明の効果】以上述べたように本発明の位置検出器の
信号伝送装置によれば、アップダウンカウンタのカウン
タ値の単位時間当たりの変化量と共に、２相のレベルデ
ータをサンプリングデータとして伝送し、これら変化量
とサンプリングデータとで、２相のインクリメンタル信
号を再生するようにしたので、送信側のＡ，Ｂ相のレベ
ルがそのまま受信側で再生できるようになり、受信側に
おけるＡ，Ｂ，Ｚ相の位相のずれがなくなって、位置決
め精度を向上することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す位置検出器の信号伝送
装置の概略斜視図である。

【図２】エンコーダ内の構成図である。

【図３】制御装置内の構成図である。

【図４】パルス発生器の構成図である。

【図５】図２に示される回路動作を説明するためのタイ
ミングチャートである。

【図６】図３に示される回路動作を説明するためのタイ
ミングチャートである。

【図７】４てい倍＋方向検出回路及びアップダウンカウ
ンタの動作の一例を説明するためのタイミングチャート
である。

【図８】本発明の一実施例の変形例を示す位置検出器の
信号伝送装置におけるタイミングチャートである。

【図９】本発明の他の実施例を示す位置検出器の信号伝
送装置の構成図である。

【図１０】位相のずれを説明するための図である。

【符号の説明】

１ａ被検出体４位置検出器５アップダウンカウンタ６変換回路部９伝送路１５，４７受信回路６０サンプリング回路６１比較器

Claims

(57)【特許請求の範囲】

【請求項１】被検出体の位置データを検出する位置検
出器と、前記被検出体の位置変化に応じて前記位置検出器より検
出される２相のインクリメンタル信号を入力とするアッ
プダウンカウンタと、前記２相のインクリメンタル信号をサンプリングしたサ
ンプリングデータと前記アップダウンカウンタによりカ
ウントされる値の単位時間当たりの変化量とをシリアル
信号に変換する変換回路部と、前記シリアル信号を伝送路を介して受信し、前記変化量
と前記サンプリングデータとで、２相のインクリメンタ
ル信号を再生する受信回路と、を備えてなる位置検出器の信号伝送装置。
【請求項２】受信回路は、前記サンプリングデータと
前記２相の再生信号とを比較して、伝送エラー検出を行
うことを特徴とする請求項１記載の位置検出器の信号伝
送装置。