JP2792496B2 - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JP2792496B2 JP2792496B2 JP1180296A JP1180296A JP2792496B2 JP 2792496 B2 JP2792496 B2 JP 2792496B2 JP 1180296 A JP1180296 A JP 1180296A JP 1180296 A JP1180296 A JP 1180296A JP 2792496 B2 JP2792496 B2 JP 2792496B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal piece
- screw
- substrate
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を基板に対しフェースダウンにて実装されたマルチチッ
プモジュールに関する。特に、半導体素子の発生する熱
を効率よく放熱するための構造を備えたマルチチップモ
ジュールに関する。
を基板に対しフェースダウンにて実装されたマルチチッ
プモジュールに関する。特に、半導体素子の発生する熱
を効率よく放熱するための構造を備えたマルチチップモ
ジュールに関する。
【０００２】
【従来の技術】図７は、従来のマルチチップモジュ−ル
の一例の縦断面図、図８は、従来の第２の例の縦断面
図、図９は、従来の第３の例の分解斜視図である。
の一例の縦断面図、図８は、従来の第２の例の縦断面
図、図９は、従来の第３の例の分解斜視図である。
【０００３】複数の半導体素子を基板上に実装し、機能
を複合化したモジュールをマルチチップモジュールと呼
び、半導体素子の高集積化の一手段として最近よく用い
られている。半導体素子の実装方法として、半導体素子
の回路面を基板に対して上向きに実装するフェースアッ
プ構造と、半導体素子の回路面を基板に対し対向して
（裏向き）に実装するフェースダウン構造がある。最
近、より高密度実装を図る目的でフェースダウン構造が
よく用いられている。
を複合化したモジュールをマルチチップモジュールと呼
び、半導体素子の高集積化の一手段として最近よく用い
られている。半導体素子の実装方法として、半導体素子
の回路面を基板に対して上向きに実装するフェースアッ
プ構造と、半導体素子の回路面を基板に対し対向して
（裏向き）に実装するフェースダウン構造がある。最
近、より高密度実装を図る目的でフェースダウン構造が
よく用いられている。
【０００４】図７に示すように、半導体素子のフェース
ダウンの構造は、外部接続端子に金属突起（バンプ）３
を施した半導体素子２が、その回路面を基板１に対して
対向させ、基板１に施された回路パターン（不図示）と
の電気的接続がなされる。このように実装された半導体
素子２から発生する熱は、金属突起３から基板１に熱伝
導されるか、または半導体素子２の裏面から外気に対し
て輻射などにより放熱される以外に手段がなく、発熱量
の大きい半導体素子を実装したマルチチップモジュール
では構造的に放熱する手段を設けることが要求される。
このような発熱量の大きい半導体素子を実装したマルチ
チップモジュールの構造としては、図７に示す様に基板
１に金属製の蓋１５を設け、半導体素子２の裏面に接着
材１６などを介して熱伝導にて放熱される方法がとられ
ている。（例えば、特開昭６０−２４１２４０号公
報）。
ダウンの構造は、外部接続端子に金属突起（バンプ）３
を施した半導体素子２が、その回路面を基板１に対して
対向させ、基板１に施された回路パターン（不図示）と
の電気的接続がなされる。このように実装された半導体
素子２から発生する熱は、金属突起３から基板１に熱伝
導されるか、または半導体素子２の裏面から外気に対し
て輻射などにより放熱される以外に手段がなく、発熱量
の大きい半導体素子を実装したマルチチップモジュール
では構造的に放熱する手段を設けることが要求される。
このような発熱量の大きい半導体素子を実装したマルチ
チップモジュールの構造としては、図７に示す様に基板
１に金属製の蓋１５を設け、半導体素子２の裏面に接着
材１６などを介して熱伝導にて放熱される方法がとられ
ている。（例えば、特開昭６０−２４１２４０号公
報）。
【０００５】また、厚みの異なる半導体素子を実装した
マルチチップモジュールの放熱構造の例としては、図８
に示す様に、基板１に実装した半導体素子２の配置に対
応する部位に開口部を備えた蓋２０のその開口部に、放
熱用フィン１７ａを上部に設けた放熱用部材１７の脚部
１７ｂを挿入し、半導体素子２の裏面と半田１８により
接合し、放熱する構造がとられている。（特開平４−２
６３４５７号公報）。
マルチチップモジュールの放熱構造の例としては、図８
に示す様に、基板１に実装した半導体素子２の配置に対
応する部位に開口部を備えた蓋２０のその開口部に、放
熱用フィン１７ａを上部に設けた放熱用部材１７の脚部
１７ｂを挿入し、半導体素子２の裏面と半田１８により
接合し、放熱する構造がとられている。（特開平４−２
６３４５７号公報）。
【０００６】その他の放熱構造の例としては、図９の分
解斜視図により、マルチチップモジュール全体の構成で
はないが、単体の半導体素子のパッケージの放熱構造が
示されている。雄ねじ部２２を有する放熱用フィン２１
を半導体素子の裏面に接し、放熱される構造が報告され
ている。この公報では半導体素子の実装方法に特に言及
していないが、リードフレームを使用し、ベースに対し
て半導体素子の回路面をフェースアップにて搭載し、ワ
イヤーボンディングによる方法が採られている（特開昭
５７−１６２３５３号公報）。
解斜視図により、マルチチップモジュール全体の構成で
はないが、単体の半導体素子のパッケージの放熱構造が
示されている。雄ねじ部２２を有する放熱用フィン２１
を半導体素子の裏面に接し、放熱される構造が報告され
ている。この公報では半導体素子の実装方法に特に言及
していないが、リードフレームを使用し、ベースに対し
て半導体素子の回路面をフェースアップにて搭載し、ワ
イヤーボンディングによる方法が採られている（特開昭
５７−１６２３５３号公報）。
【０００７】
【発明が解決しようとする課題】上述したような従来の
放熱構造の問題点は２つ挙げられる。その一つは発熱す
る半導体素子からの放熱を確実に行うための構造とは云
えない点である。このような放熱構造をとる半導体素子
の熱設計は、半導体素子の最高使用ジャンクション温度
を考慮した設計になっている。フェースダウンによる実
装を用いたマルチチップモジュールでは、まず半導体素
子が基板に実装される。その後、放熱に関係する周囲の
部材により全体が組み立てられる。図７に示す第１の構
造例では、半導体素子２の高さの差異により、蓋１５と
の空間の距離がまちまちになるため、蓋１５と半導体素
子２の裏面とに介在させた接着材または半田１６の量を
コントロールする必要がある、少なければ蓋１５と半導
体素子２の裏面との間に空隙が発生し、半導体素子２か
らの熱伝導する熱抵抗が大きくなる。また接着材または
半田１６が多すぎると基板側ヘ、接着材等が流れ込み基
板と半導体素子との接続の信頼性を損なう危険がある。
放熱構造の問題点は２つ挙げられる。その一つは発熱す
る半導体素子からの放熱を確実に行うための構造とは云
えない点である。このような放熱構造をとる半導体素子
の熱設計は、半導体素子の最高使用ジャンクション温度
を考慮した設計になっている。フェースダウンによる実
装を用いたマルチチップモジュールでは、まず半導体素
子が基板に実装される。その後、放熱に関係する周囲の
部材により全体が組み立てられる。図７に示す第１の構
造例では、半導体素子２の高さの差異により、蓋１５と
の空間の距離がまちまちになるため、蓋１５と半導体素
子２の裏面とに介在させた接着材または半田１６の量を
コントロールする必要がある、少なければ蓋１５と半導
体素子２の裏面との間に空隙が発生し、半導体素子２か
らの熱伝導する熱抵抗が大きくなる。また接着材または
半田１６が多すぎると基板側ヘ、接着材等が流れ込み基
板と半導体素子との接続の信頼性を損なう危険がある。
【０００８】図８に示す第２の構造例は高さの異なる半
導体素子２に対応したものであって、蓋２０の、各半導
体素子２に対向する位置に孔を開け、放熱用フィン１７
ａ付きの放熱用部材１７の半導体素子２と接合する脚部
１７ｂの長さを変えて、半導体素子２の裏面と蓋２０と
の隙間を半田１８にて接合する方法を採っている。この
場合も蓋２０と半導体素子２の裏面と放熱用部材１７の
三者間に介在させた接合用半田１８の量のコントロール
と接合するための温度管理が難しい。蓋２０と放熱用部
材１７との半田盛り性が極端に良い場合は半田１８が半
導体素子２の裏面と放熱用部材１７に少なくなり、空隙
が発生しやすい。また半田１８が固化する速度により、
それぞれの部材の熱膨張係数差により放熱用部材１７と
半導体素子２の裏面が完全に接合できない可能性を含ん
でいる。図７および図８の従来の構造の共通の問題点は
半導体素子の裏面との接合面の確実性が確認できないこ
とにある。
導体素子２に対応したものであって、蓋２０の、各半導
体素子２に対向する位置に孔を開け、放熱用フィン１７
ａ付きの放熱用部材１７の半導体素子２と接合する脚部
１７ｂの長さを変えて、半導体素子２の裏面と蓋２０と
の隙間を半田１８にて接合する方法を採っている。この
場合も蓋２０と半導体素子２の裏面と放熱用部材１７の
三者間に介在させた接合用半田１８の量のコントロール
と接合するための温度管理が難しい。蓋２０と放熱用部
材１７との半田盛り性が極端に良い場合は半田１８が半
導体素子２の裏面と放熱用部材１７に少なくなり、空隙
が発生しやすい。また半田１８が固化する速度により、
それぞれの部材の熱膨張係数差により放熱用部材１７と
半導体素子２の裏面が完全に接合できない可能性を含ん
でいる。図７および図８の従来の構造の共通の問題点は
半導体素子の裏面との接合面の確実性が確認できないこ
とにある。
【０００９】もう一つの問題点は、半導体素子への機械
的応力がコントロールできないことである。図９に示す
第３の構造例では、雄ねじ部２２を直接、半導体素子の
裏面に回転で接合するので半導体素子の回転の応力が加
わる。半導体素子を構成するシリコンやガリウム砒素な
どの材料は機械的な応力に弱く、局部的な応力によりク
ラックが入る可能性がある。そのため半導体素子の裏面
と接合するねじの面の平坦性や並行度を保つ必要があ
り、生産性の上で大きな支障をきたす。同様に、図７や
図８に示す構造も接合を確実にするための接着材や半田
の硬化時に半導体素子に機械的ストレスが加わる可能性
が大きい。
的応力がコントロールできないことである。図９に示す
第３の構造例では、雄ねじ部２２を直接、半導体素子の
裏面に回転で接合するので半導体素子の回転の応力が加
わる。半導体素子を構成するシリコンやガリウム砒素な
どの材料は機械的な応力に弱く、局部的な応力によりク
ラックが入る可能性がある。そのため半導体素子の裏面
と接合するねじの面の平坦性や並行度を保つ必要があ
り、生産性の上で大きな支障をきたす。同様に、図７や
図８に示す構造も接合を確実にするための接着材や半田
の硬化時に半導体素子に機械的ストレスが加わる可能性
が大きい。
【００１０】そこで本発明の目的は、基板に対してフェ
ースダウンにて実装された半導体素子で発生する熱を、
確実に、かつ効率よく放出する構造を有するマルチチッ
プモジュールを提供することである。
ースダウンにて実装された半導体素子で発生する熱を、
確実に、かつ効率よく放出する構造を有するマルチチッ
プモジュールを提供することである。
【００１１】
【課題を解決するための手段】本第１の発明のマルチチ
ップモジュールは、基板にフェースダウンにて取り付け
られた複数個の半導体素子と、基板に取り付けられ、か
つ半導体素子の配置に対応する複数個の開口部に雌ねじ
部を備えた金属製蓋とを有するマルチチップモジュール
において、半導体素子の外形をカバーする大きさの底面
を有する円錐台形状の金属片と、内側面には、円錐台形
状の金属片の外側面を押圧するため、金属片の外側面と
ほぼ同形状の円錐台形状の嵌合部が形成され、かつ外側
面には、金属製蓋の記雌ねじ部に係合する雄ねじ部が形
成されているねじとを備え、円錐台形状の金属片とねじ
を介して半導体素子の裏面と金属製蓋とが接合されたこ
とを特徴としている。
ップモジュールは、基板にフェースダウンにて取り付け
られた複数個の半導体素子と、基板に取り付けられ、か
つ半導体素子の配置に対応する複数個の開口部に雌ねじ
部を備えた金属製蓋とを有するマルチチップモジュール
において、半導体素子の外形をカバーする大きさの底面
を有する円錐台形状の金属片と、内側面には、円錐台形
状の金属片の外側面を押圧するため、金属片の外側面と
ほぼ同形状の円錐台形状の嵌合部が形成され、かつ外側
面には、金属製蓋の記雌ねじ部に係合する雄ねじ部が形
成されているねじとを備え、円錐台形状の金属片とねじ
を介して半導体素子の裏面と金属製蓋とが接合されたこ
とを特徴としている。
【００１２】本第２の発明のものは、半導体素子の外形
をカバーする大きさの底面を有する半球形状の金属片
と、内側面には、半球形状の金属片の外側面を押圧する
ため、金属片の外側面とほぼ同形状の半球内面形状また
は半球帯内面形状の嵌合部が形成され、かつ外側面に
は、金属製蓋の雌ねじ部に係合する雄ねじ部が形成され
たねじと、を備え、半球形状の金属片とねじを介して半
導体素子の裏面と金属製蓋とが接合されたことを特徴と
している。
をカバーする大きさの底面を有する半球形状の金属片
と、内側面には、半球形状の金属片の外側面を押圧する
ため、金属片の外側面とほぼ同形状の半球内面形状また
は半球帯内面形状の嵌合部が形成され、かつ外側面に
は、金属製蓋の雌ねじ部に係合する雄ねじ部が形成され
たねじと、を備え、半球形状の金属片とねじを介して半
導体素子の裏面と金属製蓋とが接合されたことを特徴と
している。
【００１３】なお、これらのマルチチップモジュール
は、基板上にフェースダウンにて取り付けられた半導体
素子の裏面と、これを押圧する金属片との間に熱伝導性
の高いシートを介在させたものであることが望ましく、
また、半導体素子の裏面と金属片との接合部、金属片と
ねじとの接合部およびねじと金属性蓋との接合部に、そ
れぞれ熱硬化性樹脂を介在させ、各接合部を接合後、加
熱硬化させたものであることも望ましい。
は、基板上にフェースダウンにて取り付けられた半導体
素子の裏面と、これを押圧する金属片との間に熱伝導性
の高いシートを介在させたものであることが望ましく、
また、半導体素子の裏面と金属片との接合部、金属片と
ねじとの接合部およびねじと金属性蓋との接合部に、そ
れぞれ熱硬化性樹脂を介在させ、各接合部を接合後、加
熱硬化させたものであることも望ましい。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１は、本発明のマルチチップモジュール
の一実施形態例の縦断面図、図２は、図１の斜視図、図
３は、図２のねじおよび円錐台形状の状金属片の斜視図
である。
の一実施形態例の縦断面図、図２は、図１の斜視図、図
３は、図２のねじおよび円錐台形状の状金属片の斜視図
である。
【００１６】図１において、外部との接続接続用端子
（不図示）に金属突起３を備えた半導体素子２が基板１
と対向ようにフェースダウンで実装され、基板１の表面
に形成された回路パターン（不図示）と電気的に接続さ
れる。この時の接続方法の説明は省略するが、金属突起
としては半田などを半導体素子２の外部接続用端子にメ
ッキする方法や、金Ａｕなどの柔らかい金属を熱圧着な
どにより形成し、基板１に形成された半田との溶融によ
り接続される。半導体素子２が基板１に実装された後
に、放熱のための蓋４が基板に接合される。接合方法に
ついては基板１上において、蓋４の脚部にあたる部分に
パターンを設け、半田などで接合する方法や接着材など
で接合する方法が採られる。蓋４には半導体素子２と対
応する部分に開口部を設けてあり、その内側に雌ねじ部
４ａを施している。図１および図３に示すような、半導
体素子２の裏面をカバーする円よりも大きい底面を持つ
円錐台形状の金属片７を基板１に取り付けられた半導体
素子２の裏面に、蓋４の開口部から乗せる。その上から
図１および図３に示すような円錐台形状の金属片７と同
形状の嵌合面が内側面に形成され、雄ねじ部６ａが外側
面に形成されたねじ６にて、半導体素子２を固定するよ
うに一定のトルクで押さえる。この時、ねじ６の回転は
ねじ６の上部に設けられた回転用溝６ｂにて行う。基板
１に取り付けられた半導体素子２の高さの差異に対して
はねじ６の蓋４に対するねじ込み量にて調整を行う。こ
の時、半導体素子２の上に接合された金属片７を一定の
圧力で押さえることにより、半導体素子２に対する回転
の応力を与えず、基板１に対し、垂直方向の力のみで蓋
４との接合を行うことができる。蓋４に設けられたフィ
ン５は半導体素子２の発熱量をより考慮し、発熱量が低
ければ無くてもかまわない。
（不図示）に金属突起３を備えた半導体素子２が基板１
と対向ようにフェースダウンで実装され、基板１の表面
に形成された回路パターン（不図示）と電気的に接続さ
れる。この時の接続方法の説明は省略するが、金属突起
としては半田などを半導体素子２の外部接続用端子にメ
ッキする方法や、金Ａｕなどの柔らかい金属を熱圧着な
どにより形成し、基板１に形成された半田との溶融によ
り接続される。半導体素子２が基板１に実装された後
に、放熱のための蓋４が基板に接合される。接合方法に
ついては基板１上において、蓋４の脚部にあたる部分に
パターンを設け、半田などで接合する方法や接着材など
で接合する方法が採られる。蓋４には半導体素子２と対
応する部分に開口部を設けてあり、その内側に雌ねじ部
４ａを施している。図１および図３に示すような、半導
体素子２の裏面をカバーする円よりも大きい底面を持つ
円錐台形状の金属片７を基板１に取り付けられた半導体
素子２の裏面に、蓋４の開口部から乗せる。その上から
図１および図３に示すような円錐台形状の金属片７と同
形状の嵌合面が内側面に形成され、雄ねじ部６ａが外側
面に形成されたねじ６にて、半導体素子２を固定するよ
うに一定のトルクで押さえる。この時、ねじ６の回転は
ねじ６の上部に設けられた回転用溝６ｂにて行う。基板
１に取り付けられた半導体素子２の高さの差異に対して
はねじ６の蓋４に対するねじ込み量にて調整を行う。こ
の時、半導体素子２の上に接合された金属片７を一定の
圧力で押さえることにより、半導体素子２に対する回転
の応力を与えず、基板１に対し、垂直方向の力のみで蓋
４との接合を行うことができる。蓋４に設けられたフィ
ン５は半導体素子２の発熱量をより考慮し、発熱量が低
ければ無くてもかまわない。
【００１７】図４は、本発明の第２の実施形態例の縦断
面図、図５は、本発明の第３の実施形態例の縦断面図、
図６（ａ）は、図５の一素子接合部の一部修正された部
分拡大縦断面図、（ｂ）は、図５の別の素子接合部の一
部修正された部分拡大縦断面図である。
面図、図５は、本発明の第３の実施形態例の縦断面図、
図６（ａ）は、図５の一素子接合部の一部修正された部
分拡大縦断面図、（ｂ）は、図５の別の素子接合部の一
部修正された部分拡大縦断面図である。
【００１８】本第２、３の実施形態例においては、半導
体素子２の裏面と平面接合している金属片９の、ねじ１
０、１１との接合部は半円球状である。半円球状の金属
片９はねじ１０、１１との接合部分での自由度が高く、
図６（ａ）に示すように半導体素子２が基板１に実装さ
れ、一つの半導体素子内のその高さ方向に差異があるこ
とにより角度変位θが生じたとしても半円球状金属片９
とねじ１１の嵌合部分で、その変位を吸収できる。図４
の右側のねじ１０や図５の右側のねじ１２は発熱量の大
きい半導体素子の放熱のために接合部を大きくしたり、
放熱用用のフインを設けた場合の例である。図５の左側
の半導体素子２では、半円球状金属片９との間に熱伝導
性のシート１３を介在させたものである。このシート
は、機械的強度が弱い半導体素子２を実装して、確実に
半導体素子の裏面との接合を行う場合に強度的緩衝材と
して適している。また図６（ｂ）は半導体素子２の裏
面、半球状金属片９、ねじ１１、蓋４との各接合部分に
熱伝導性接着材（樹脂）１４を流し込んだ、図５左側の
接合部に類似した例の拡大図である。特に発熱量が大き
くて各接合部での熱抵抗をより確実に行う場合に用いら
れる。各接合部の隙間は数１０μｍ程度であるため、流
し込む量は非常に少なく、樹脂１４を各接合部に塗る程
度で十分である。そのためこの樹脂が硬化する時の機械
的応力は非常に小さい。
体素子２の裏面と平面接合している金属片９の、ねじ１
０、１１との接合部は半円球状である。半円球状の金属
片９はねじ１０、１１との接合部分での自由度が高く、
図６（ａ）に示すように半導体素子２が基板１に実装さ
れ、一つの半導体素子内のその高さ方向に差異があるこ
とにより角度変位θが生じたとしても半円球状金属片９
とねじ１１の嵌合部分で、その変位を吸収できる。図４
の右側のねじ１０や図５の右側のねじ１２は発熱量の大
きい半導体素子の放熱のために接合部を大きくしたり、
放熱用用のフインを設けた場合の例である。図５の左側
の半導体素子２では、半円球状金属片９との間に熱伝導
性のシート１３を介在させたものである。このシート
は、機械的強度が弱い半導体素子２を実装して、確実に
半導体素子の裏面との接合を行う場合に強度的緩衝材と
して適している。また図６（ｂ）は半導体素子２の裏
面、半球状金属片９、ねじ１１、蓋４との各接合部分に
熱伝導性接着材（樹脂）１４を流し込んだ、図５左側の
接合部に類似した例の拡大図である。特に発熱量が大き
くて各接合部での熱抵抗をより確実に行う場合に用いら
れる。各接合部の隙間は数１０μｍ程度であるため、流
し込む量は非常に少なく、樹脂１４を各接合部に塗る程
度で十分である。そのためこの樹脂が硬化する時の機械
的応力は非常に小さい。
【００１９】
【発明の効果】以上説明したとおり本発明は、基板上に
実装した各半導体素子間の高さ、大きさについての差異
対や、一つの半導体素子の角度変位に対処して柔軟かつ
確実に放熱用蓋に接合される構造とすることにより、半
導体素子からの放熱が効率的にかつ確実に行われる信頼
性の高いマルチチップモジュールを提供できる効果があ
る。
実装した各半導体素子間の高さ、大きさについての差異
対や、一つの半導体素子の角度変位に対処して柔軟かつ
確実に放熱用蓋に接合される構造とすることにより、半
導体素子からの放熱が効率的にかつ確実に行われる信頼
性の高いマルチチップモジュールを提供できる効果があ
る。
【図１】本発明のマルチチップモジュールの一実施形態
例の縦断面図である。
例の縦断面図である。
【図２】図１の斜視図である。
【図３】図２のねじおよび円錐台形状金属片の斜視図で
ある。
ある。
【図４】本発明の第２の実施形態例の縦断面図である。
【図５】本発明の第３の実施形態例の縦断面図である。
【図６】（ａ）は、図５の一素子接合部の一部修正され
た部分拡大縦断面図、（ｂ）は、図５の別の素子接合部
の一部修正された部分拡大縦断面図である。
た部分拡大縦断面図、（ｂ）は、図５の別の素子接合部
の一部修正された部分拡大縦断面図である。
【図７】従来のマルチチップモジュ−ルの一例の縦断面
図である。
図である。
【図８】従来の第２の例の縦断面図である。
【図９】従来の第３の例の分解斜視図である。
１ 基板 ２ 半導体素子 ３ 金属突起 ４，１５，２０ 蓋 ４ａ，２５ 雌ねじ部 ５，１７ａ，２１ 放熱用フィン ６，１０，１１，１２ ねじ ６ａ，２２ 雄ねじ部 ６ｂ 回転用溝 ７ 円錐台形状金属片 ８，２４ 端子 ９ 半円球状金属片 １３ 熱伝導性シート １４ 熱伝導接着材（樹脂） １６ 接着材または半田 １７ 放熱用部材 １７ｂ 脚部 １８ 半田 １９ スペーサ ２３ 半導体パッケージ
Claims (4)
- 【請求項１】 基板にフェースダウンにて取り付けられ
た複数個の半導体素子と、該基板に取り付けられ、かつ
該半導体素子の配置に対応する複数個の開口部に雌ねじ
部を備えた金属製蓋とを有するマルチチップモジュール
において、 前記半導体素子の外形をカバーする大きさの底面を有す
る円錐台形状の金属片と、 内側面には、該円錐台形状の金属片の外側面を押圧する
ため、該金属片の外側面とほぼ同形状の円錐台形状の嵌
合部が形成され、かつ外側面には、前記金属製蓋の前記
雌ねじ部に係合する雄ねじ部が形成されているねじとを
備え、 前記円錐台形状の金属片と前記ねじを介して前記半導体
素子の裏面と前記金属製蓋とが接合されたことを特徴と
するマルチチップモジュール。 - 【請求項２】 基板にフェースダウンにて取り付けられ
た複数個の半導体素子と、該基板に取り付けられ、かつ
該半導体素子の配置に対応する複数個の開口部に雌ねじ
部を備えた金属製蓋とを有するマルチチップモジュール
において、 前記半導体素子の外形をカバーする大きさの底面を有す
る半球形状の金属片と、 内側面には、該半球形状の金属片の外側面を押圧するた
め、該金属片の外側面とほぼ同形状の半球内面形状また
は半球帯内面形状の嵌合部が形成され、かつ外側面に
は、前記金属製蓋の前記雌ねじ部に係合する雄ねじ部が
形成されてたねじと、を備え、 前記半球形状の金属片と前記ねじを介して前記半導体素
子の裏面と前記金属製蓋とが接合されたことを特徴とす
るマルチチップモジュール。 - 【請求項３】 前記半導体素子の裏面と、前記金属片と
の間に熱伝導性の高いシートを介在させた、請求項１ま
たは２記載のマルチチップモジュール。 - 【請求項４】 前記半導体素子の裏面と前記金属片との
接合部、該金属片と前記ねじとの接合部および該ねじと
前記金属性蓋との接合部に、それぞれ熱硬化性樹脂を介
在させ、各接合部を接合後、加熱硬化させた、請求項１
または２記載のマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180296A JP2792496B2 (ja) | 1996-01-26 | 1996-01-26 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180296A JP2792496B2 (ja) | 1996-01-26 | 1996-01-26 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205166A JPH09205166A (ja) | 1997-08-05 |
| JP2792496B2 true JP2792496B2 (ja) | 1998-09-03 |
Family
ID=11787996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180296A Expired - Fee Related JP2792496B2 (ja) | 1996-01-26 | 1996-01-26 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792496B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10107839A1 (de) | 2001-02-16 | 2002-09-05 | Philips Corp Intellectual Pty | Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung |
| US20050018402A1 (en) * | 2003-07-21 | 2005-01-27 | Oman Todd P. | Thermally enhanced electronic module |
| JP2006319008A (ja) * | 2005-05-11 | 2006-11-24 | Kyocera Mita Corp | ヒートシンク |
| KR100691900B1 (ko) | 2006-01-16 | 2007-03-09 | 삼성전자주식회사 | 하드디스크 드라이브 |
| US20120168123A1 (en) * | 2011-01-04 | 2012-07-05 | Stephen Belgin | Overhead-mounted heatsink |
| JP6007729B2 (ja) * | 2012-11-05 | 2016-10-12 | 日本電気株式会社 | 放熱促進装置 |
| DE112021002384T5 (de) * | 2020-06-25 | 2023-02-16 | Hitachi Astemo, Ltd. | Verarbeitungsvorrichtung |
-
1996
- 1996-01-26 JP JP1180296A patent/JP2792496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09205166A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| US5338971A (en) | Electronic device structure with studs locating lead frame on backing plate | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US6844622B2 (en) | Semiconductor package with heat sink | |
| JP2570605B2 (ja) | 半導体装置 | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| US6232652B1 (en) | Semiconductor device having a packaged semiconductor element and permanent vent and manufacturing method thereof | |
| JP4986435B2 (ja) | 半導体装置、半導体装置の作成方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH05299544A (ja) | 半導体装置 | |
| US7605020B2 (en) | Semiconductor chip package | |
| JP2001044358A (ja) | 半導体装置およびその製造方法 | |
| TW202127603A (zh) | 半導體封裝及其製造方法 | |
| JP2792496B2 (ja) | マルチチップモジュール | |
| JP2982713B2 (ja) | 半導体素子の放熱構造 | |
| JP2853666B2 (ja) | マルチチップモジュール | |
| JPH11121662A (ja) | 半導体装置の冷却構造 | |
| US20070290303A1 (en) | Dual leadframe semiconductor device package | |
| JPH04207061A (ja) | 半導体装置 | |
| KR101754031B1 (ko) | 양면 기판 노출형 반도체 패키지 | |
| JPH01217951A (ja) | 半導体装置 | |
| US6797530B2 (en) | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements | |
| JPH1012788A (ja) | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH08186199A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |