JP2792041B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP2792041B2 JP2792041B2 JP22356388A JP22356388A JP2792041B2 JP 2792041 B2 JP2792041 B2 JP 2792041B2 JP 22356388 A JP22356388 A JP 22356388A JP 22356388 A JP22356388 A JP 22356388A JP 2792041 B2 JP2792041 B2 JP 2792041B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- image sensor
- electrode
- shielding film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、イメージセンサのセンサ部における遮光膜
の構造に関し、特に、その材質に関する。
の構造に関し、特に、その材質に関する。
（従来の技術） 電子デバイスにおいては、それぞれの機能を発揮させ
るための配線が形成されている。例えばイメージセンサ
は、絶縁基板上に形成されたセンサ部と、このセンサ部
の駆動を行なうICチップと、このICチップに制御信号等
の供給を行なう外部接続用配線とによって構成される。
るための配線が形成されている。例えばイメージセンサ
は、絶縁基板上に形成されたセンサ部と、このセンサ部
の駆動を行なうICチップと、このICチップに制御信号等
の供給を行なう外部接続用配線とによって構成される。
すなわち、第２図に平面図、第１図に第２図のＩ−
Ｉ′線断面図で示すように、絶縁基板１上にCrの着膜及
びフォトリソエッチングプロセスによりクロムパターン
から成る複数の個別電極２を形成し、これらを覆うよう
にアモルファスシリコン層パターンから成る光電変換層
３を形成し、この光電変換層３上に酸化インジウム・ス
ズ（ITO）層のパターンから成る帯状の共通電極として
の透明電極４を形成して複数のサンドイッチ構造のセン
サ部を構成する。このセンサ部を覆うように、ポリイミ
ドから成る層間膜５を形成し、層間膜５の透明電極４の
位置にスリットを設けてセンサエリアを規定する遮光膜
６を形成し、更にその上にポリアミドから成る保護層７
を形成する。
Ｉ′線断面図で示すように、絶縁基板１上にCrの着膜及
びフォトリソエッチングプロセスによりクロムパターン
から成る複数の個別電極２を形成し、これらを覆うよう
にアモルファスシリコン層パターンから成る光電変換層
３を形成し、この光電変換層３上に酸化インジウム・ス
ズ（ITO）層のパターンから成る帯状の共通電極として
の透明電極４を形成して複数のサンドイッチ構造のセン
サ部を構成する。このセンサ部を覆うように、ポリイミ
ドから成る層間膜５を形成し、層間膜５の透明電極４の
位置にスリットを設けてセンサエリアを規定する遮光膜
６を形成し、更にその上にポリアミドから成る保護層７
を形成する。
個別電極２は、方形状の画素2aとそれに連設する引き
出し電極2bから成る。また遮光膜６は、引き出し電極2b
と透明電極４との重なり合う部分に光が入射してこの部
分がセンサとしての感度をもってしまうのを防ぎ、且つ
アモルファスシリコンに光が入射して導電率が増加しMF
Tが低下するのを防ぐために設けられる。
出し電極2bから成る。また遮光膜６は、引き出し電極2b
と透明電極４との重なり合う部分に光が入射してこの部
分がセンサとしての感度をもってしまうのを防ぎ、且つ
アモルファスシリコンに光が入射して導電率が増加しMF
Tが低下するのを防ぐために設けられる。
絶縁基板１上にセンサ部を形成した後、絶縁基板１上
に複数個をICチップ８を実装し、ICチップ８のパッドと
引き出し電極2bの端部,ICチップ８のパッドと外部接続
用配線９とをそれぞれボンディングワイヤ10,10で接続
していた。そして、ICチップ８及びボンディングワイヤ
10を湿気等から保護するため、ICチップ８及びこのICの
ボンディングエリア上にシリコン樹脂11を帯状に塗布す
る。
に複数個をICチップ８を実装し、ICチップ８のパッドと
引き出し電極2bの端部,ICチップ８のパッドと外部接続
用配線９とをそれぞれボンディングワイヤ10,10で接続
していた。そして、ICチップ８及びボンディングワイヤ
10を湿気等から保護するため、ICチップ８及びこのICの
ボンディングエリア上にシリコン樹脂11を帯状に塗布す
る。
前記透明電極４は、ICチップ８毎に引き出し部4aを有
し、層間膜５に穿孔したスルーホール5aを介して前記引
き出し部4aと遮光膜６とが接続されている。従って、遮
光膜６は透明電極４の電圧降下を防ぐ補強電極としての
配線の役目も有している。
し、層間膜５に穿孔したスルーホール5aを介して前記引
き出し部4aと遮光膜６とが接続されている。従って、遮
光膜６は透明電極４の電圧降下を防ぐ補強電極としての
配線の役目も有している。
（発明が解決しようとする課題） 上述した従来例では、遮光膜６の材料として純アルミ
ニウムを用いていた。しかしながら、遮光膜６に純アル
ミニウムを用いると、信頼性試験としてプレッシャクッ
カテスト（P.C.T、121℃,2気圧，湿度100％RH）を行な
うと、テスト開始から20時間程で遮光膜６内に腐食が生
じ、遮光機能が働かなくなりセンサ部の感度を低下させ
たり、また断線が生じることにより配線機能に支障を与
えるとい問題点があった。これは、ポリイミドで形成さ
れた保護層７から遮光膜６内に水分が侵入することに起
因していると考えられる。
ニウムを用いていた。しかしながら、遮光膜６に純アル
ミニウムを用いると、信頼性試験としてプレッシャクッ
カテスト（P.C.T、121℃,2気圧，湿度100％RH）を行な
うと、テスト開始から20時間程で遮光膜６内に腐食が生
じ、遮光機能が働かなくなりセンサ部の感度を低下させ
たり、また断線が生じることにより配線機能に支障を与
えるとい問題点があった。これは、ポリイミドで形成さ
れた保護層７から遮光膜６内に水分が侵入することに起
因していると考えられる。
本発明は上記実情に鑑みてなされたもので、イメージ
センサにおけるセンサ部のセンサエリアを規定する遮光
膜について、腐食に対する耐食性を向上させるイメージ
センサの構造を提供することを目的とする。
センサにおけるセンサ部のセンサエリアを規定する遮光
膜について、腐食に対する耐食性を向上させるイメージ
センサの構造を提供することを目的とする。
（課題を解決するための手段） 上記目的を達成するため請求項１記載の発明は、光電
変換層を多数の個別電極及び共通電極とで挟持するセン
サ部、層間絶縁膜、前記センサ部のセンサエリアを規定
する遮光膜を順次形成して成るイメージセンサにおい
て、次の構成を含むことを特徴としている。
変換層を多数の個別電極及び共通電極とで挟持するセン
サ部、層間絶縁膜、前記センサ部のセンサエリアを規定
する遮光膜を順次形成して成るイメージセンサにおい
て、次の構成を含むことを特徴としている。
前記遮光膜は、アルミニウムを主成分とし不純物を添
加して成る材料で形成し、腐食に対する耐食性を向上さ
せている。
加して成る材料で形成し、腐食に対する耐食性を向上さ
せている。
また、請求項２記載の発明は、請求項１に記載のイメ
ージセンサにおいて、前記遮光膜は、適宜間隔毎に共通
電極に接続されることにより、共通電極の電圧降下を防
止する補強電極の機能を有することを特徴としている。
ージセンサにおいて、前記遮光膜は、適宜間隔毎に共通
電極に接続されることにより、共通電極の電圧降下を防
止する補強電極の機能を有することを特徴としている。
添加する不純物は、銅（Cu），シリコン（Si），クロ
ム（Cr）の内の一種類である、また二種類以上の不純物
（例えばCuとSi）を混入してもよい。
ム（Cr）の内の一種類である、また二種類以上の不純物
（例えばCuとSi）を混入してもよい。
遮光膜の着膜にはスパッタリング法，蒸着法等がある
が、着膜するA1−Cuの組成比を一定に保つ必要上、スパ
ッタリング法が適している。
が、着膜するA1−Cuの組成比を一定に保つ必要上、スパ
ッタリング法が適している。
（作用） 本発明によれば、アルミニウムに銅等の不純物を添加
することにより、遮光膜を構成する粒径を純アルミニウ
ムに比較して微結晶にしている。粒径が微結晶になる
と、結晶界面が密になりC1-等の腐食に寄与するイオン
の進入を防ぐことができる。また、結晶の欠陥が減少
し、局部電池の発生を防止することができる。
することにより、遮光膜を構成する粒径を純アルミニウ
ムに比較して微結晶にしている。粒径が微結晶になる
と、結晶界面が密になりC1-等の腐食に寄与するイオン
の進入を防ぐことができる。また、結晶の欠陥が減少
し、局部電池の発生を防止することができる。
（実施例） 本発明の実施例について図面を参照しながら説明す
る。
る。
第１図に示すイメージセンサにおいて、層間膜５を含
む絶縁基板１の全面に、不純物を添加したアルミニウム
を着膜する。そして、フォトリソエッチングプロセスに
より、層間膜５の透明電極４の位置にスリットを設けて
センサエリアを規定する遮光膜６を形成するとともに、
引き出し電極2bの端部,ICチップ８の実装部及び外部接
続用配線９の端部に、接続部12a、12b、12cを形成す
る。アルミニウム添加する不純物の量が多いと、前記接
続部12a、12b、12cが硬化しボンディングワイヤ10の接
続等に悪影響を及ぼすので、不純物の添加量はアルミニ
ウムに対して上限で４％程度に制限される。
む絶縁基板１の全面に、不純物を添加したアルミニウム
を着膜する。そして、フォトリソエッチングプロセスに
より、層間膜５の透明電極４の位置にスリットを設けて
センサエリアを規定する遮光膜６を形成するとともに、
引き出し電極2bの端部,ICチップ８の実装部及び外部接
続用配線９の端部に、接続部12a、12b、12cを形成す
る。アルミニウム添加する不純物の量が多いと、前記接
続部12a、12b、12cが硬化しボンディングワイヤ10の接
続等に悪影響を及ぼすので、不純物の添加量はアルミニ
ウムに対して上限で４％程度に制限される。
第３図は、例えばイメージセンサの駆動用のスイッチ
として用いられるTFTについて本発明を適用したもの
で、ガラス基板21上にCrの着膜及びフォトリソエッチン
グプロセスによりスリットを有するクロム電極22として
のクロムパターンを形成し、このスリットを覆うように
ｎ型SiNx23,a−Si:H24,SiNx絶縁膜25を順次形成し、SiN
x絶縁膜25上に不純物を添加したアルミニウムから成る
ゲート電極26を形成する。そして、全体をポリイミドか
ら成るパッシペーション膜27で覆う。
として用いられるTFTについて本発明を適用したもの
で、ガラス基板21上にCrの着膜及びフォトリソエッチン
グプロセスによりスリットを有するクロム電極22として
のクロムパターンを形成し、このスリットを覆うように
ｎ型SiNx23,a−Si:H24,SiNx絶縁膜25を順次形成し、SiN
x絶縁膜25上に不純物を添加したアルミニウムから成る
ゲート電極26を形成する。そして、全体をポリイミドか
ら成るパッシペーション膜27で覆う。
第４図はサーマルヘッドについて本発明を適用したも
ので、アルミナ基板上に形成したアンダーグレース層31
上に酸化物薄膜抵抗体層を着膜し、この抵抗体層をフォ
トリソエッチングして第４図の表裏方向に複数の矩形状
のドット分離型抵抗体32を形成する。そして、各抵抗体
32の一側端部を覆うように第１電極33を形成し、各抵抗
体32の他側端部を覆うように第２電極34を形成してい
る。これらの電極は不純物を添加したアルミニウムで形
成されている。第１電極33は共通電極となる外部電源
（図示せず）に接続されるとともに、第２電極34はICチ
ップ35にボンディングワイヤ36を介して接続されてい
る。ICチップ35はボンディングワイヤ37を介してICチッ
ップ駆動用配線38に接続されている。各抵抗体32,第１
電極33及び第２電極34上には、これらを保護するようTa
2O5,SiO2の二層から成るオーバーグレーズ層39が形成さ
れている。第２電極34上にポリイミドから成る保護層40
を設けている。
ので、アルミナ基板上に形成したアンダーグレース層31
上に酸化物薄膜抵抗体層を着膜し、この抵抗体層をフォ
トリソエッチングして第４図の表裏方向に複数の矩形状
のドット分離型抵抗体32を形成する。そして、各抵抗体
32の一側端部を覆うように第１電極33を形成し、各抵抗
体32の他側端部を覆うように第２電極34を形成してい
る。これらの電極は不純物を添加したアルミニウムで形
成されている。第１電極33は共通電極となる外部電源
（図示せず）に接続されるとともに、第２電極34はICチ
ップ35にボンディングワイヤ36を介して接続されてい
る。ICチップ35はボンディングワイヤ37を介してICチッ
ップ駆動用配線38に接続されている。各抵抗体32,第１
電極33及び第２電極34上には、これらを保護するようTa
2O5,SiO2の二層から成るオーバーグレーズ層39が形成さ
れている。第２電極34上にポリイミドから成る保護層40
を設けている。
アルミニウムに不純物を添加すると耐食性が向上する
ことを確認するため、次のような実験を行なった。
ことを確認するため、次のような実験を行なった。
ガラス基板に、着膜されるターゲット組成が （１）A1（99.99％） （２）A1−Cu（0.5wt％） （３）A1−Cu（1.0wt％） （４）A1−Cu（2.0wt％） （５）A1−Si（1,0wt％） となるように、スパッタリング法により膜厚1.0μｍの
膜を形成した。スパッタ条件は、ターゲット ５インチ
φ,DCパワー 1.0kW,スパッタ圧力 ４×10-3Torrとし
た。
膜を形成した。スパッタ条件は、ターゲット ５インチ
φ,DCパワー 1.0kW,スパッタ圧力 ４×10-3Torrとし
た。
このように形成した膜の上に、保護膜としてのポリイ
ミド（ポリイミドPI×1400（日立化成（株）製））を1.
5μｍの膜厚にコートとして前記（１）〜（５）で形成
された膜を有する５種類のサンプルを形成した。
ミド（ポリイミドPI×1400（日立化成（株）製））を1.
5μｍの膜厚にコートとして前記（１）〜（５）で形成
された膜を有する５種類のサンプルを形成した。
これらのサンプルについてそれぞれ信頼性試験（プレ
ッシャクッカテスト）を行ない、121℃，湿度100％RH,2
気圧の状態で顕微鏡観察を行なったところ、（１）のA1
（99.99％）のサンプルは20〜30時間で腐食しはじめ、
光が透過して遮光膜の機能をはたさなくなった。しか
し、他の（２）A1−Cu（0.5wt％）、（３）A1−Cu（1.0
wt％）、（４）A1−Cu（2.0wt％）及び（５）A1−Si
（1,0wt％）のサンプルは、300時間まで観察を行なった
が腐食は発生しなかった。
ッシャクッカテスト）を行ない、121℃，湿度100％RH,2
気圧の状態で顕微鏡観察を行なったところ、（１）のA1
（99.99％）のサンプルは20〜30時間で腐食しはじめ、
光が透過して遮光膜の機能をはたさなくなった。しか
し、他の（２）A1−Cu（0.5wt％）、（３）A1−Cu（1.0
wt％）、（４）A1−Cu（2.0wt％）及び（５）A1−Si
（1,0wt％）のサンプルは、300時間まで観察を行なった
が腐食は発生しなかった。
また、前記（１）のA1（99.99％）と（４）のA1−Cu
（2.0wt％）の材料を用して第１図に示す構造をもつイ
メージセンサを作製した。そして、この二種類のイメー
ジセンサについてそれぞれ信頼性試験（プレッシャクッ
カテスト）を行なった。PCT100時間、85℃,85％RH,通電
1000時間、ヒートサイクル（−40℃〜100℃）100サイク
ルを行なった後に、イメーシセンサの動作試験を行なっ
たところ、（１）の材料で形成した遮光膜を有するイメ
ージセンサは腐食が発生したセンサ出力特性が低下した
が、（４）の材料で形成した遮光膜を有するイメージセ
ンサについては性能の劣化は生じなかった。
（2.0wt％）の材料を用して第１図に示す構造をもつイ
メージセンサを作製した。そして、この二種類のイメー
ジセンサについてそれぞれ信頼性試験（プレッシャクッ
カテスト）を行なった。PCT100時間、85℃,85％RH,通電
1000時間、ヒートサイクル（−40℃〜100℃）100サイク
ルを行なった後に、イメーシセンサの動作試験を行なっ
たところ、（１）の材料で形成した遮光膜を有するイメ
ージセンサは腐食が発生したセンサ出力特性が低下した
が、（４）の材料で形成した遮光膜を有するイメージセ
ンサについては性能の劣化は生じなかった。
（発明の効果） 上述したように本発明は、銅等の不純物を添加したア
ルミニウムで遮光膜を構成するので、腐食に対する遮光
膜の耐食性を向上させることができ、遮光膜を有するイ
メージセンサの信頼性の向上を図ることができる。
ルミニウムで遮光膜を構成するので、腐食に対する遮光
膜の耐食性を向上させることができ、遮光膜を有するイ
メージセンサの信頼性の向上を図ることができる。
第１図はイメージセンサの断面説明図、第２図はイメー
ジセンサの平面説明図、第３図はTFTの断面説明図、第
４図はサーマルヘッドの断面説明図である。 ６……遮光膜 ７……保護層 26……ゲート電極 27……パッシベーション膜 33,34……電極 39……オーバーグレーズ層 40……保護層
ジセンサの平面説明図、第３図はTFTの断面説明図、第
４図はサーマルヘッドの断面説明図である。 ６……遮光膜 ７……保護層 26……ゲート電極 27……パッシベーション膜 33,34……電極 39……オーバーグレーズ層 40……保護層
Claims (2)
- 【請求項１】光電変換層を多数の個別電極及び共通電極
とで挟持するセンサ部、層間絶縁膜、前記センサ部のセ
ンサエリアを規定する遮光膜を順次形成して成るイメー
ジセンサにおいて、 前記遮光膜は、アルミニウムを主成分とし不純物を添加
して成る材料で形成し、腐食に対する耐食性を向上させ
る ことを特徴とするイメージセンサ。 - 【請求項２】前記遮光膜は、適宜間隔毎に共通電極に接
続されることにより、共通電極の電圧降下を防止する補
強電極の機能を有する請求項１に記載のイメージセン
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22356388A JP2792041B2 (ja) | 1988-09-08 | 1988-09-08 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22356388A JP2792041B2 (ja) | 1988-09-08 | 1988-09-08 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272631A JPH0272631A (ja) | 1990-03-12 |
| JP2792041B2 true JP2792041B2 (ja) | 1998-08-27 |
Family
ID=16800121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22356388A Expired - Fee Related JP2792041B2 (ja) | 1988-09-08 | 1988-09-08 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792041B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101477A (ja) | 1994-08-01 | 1996-04-16 | Eastman Kodak Co | 水性写真用コーティング組成物 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923542A (ja) * | 1982-07-30 | 1984-02-07 | Hitachi Ltd | 半導体装置 |
| JPS6039847A (ja) * | 1983-08-12 | 1985-03-01 | Hitachi Ltd | 半導体装置 |
| JPS60171739A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | 電子装置 |
| JPS62195149A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
-
1988
- 1988-09-08 JP JP22356388A patent/JP2792041B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272631A (ja) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683662B2 (en) | Semiconductor device and method for producing the same | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR20060098522A (ko) | 유기 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP3955156B2 (ja) | 電子機器用構成基板と電子機器 | |
| KR20040054590A (ko) | 전자 디바이스와 그의 제법, 및 스퍼터링 타겟 | |
| US4618873A (en) | Thin film device | |
| US7630049B2 (en) | Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film | |
| EP0851499B1 (en) | Photosensitive imager contact | |
| US20210202529A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| JP2792041B2 (ja) | イメージセンサ | |
| JP2624687B2 (ja) | 薄膜能動素子アレイの製造方法 | |
| KR100720098B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100695301B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20070102161A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 | |
| KR100471770B1 (ko) | 액정표시장치 | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| KR100654777B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| JPS61134786A (ja) | 表示装置 | |
| JP3055384B2 (ja) | 配線を有する電子デバイス | |
| JP2996712B2 (ja) | 半導体装置 | |
| JPH07142533A (ja) | 半導体装置 | |
| KR100729777B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796745B1 (ko) | 배선 및 그 형성 방법과 배선을 포함하는 박막 트랜지스터기판 및 그 제조 방법 | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |