KR20070102161A - 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 - Google Patents
박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 Download PDFInfo
- Publication number
- KR20070102161A KR20070102161A KR1020060033956A KR20060033956A KR20070102161A KR 20070102161 A KR20070102161 A KR 20070102161A KR 1020060033956 A KR1020060033956 A KR 1020060033956A KR 20060033956 A KR20060033956 A KR 20060033956A KR 20070102161 A KR20070102161 A KR 20070102161A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- layer
- line
- gate
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 229910052709 silver Inorganic materials 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 104
- 239000011241 protective layer Substances 0.000 claims description 44
- 239000010408 film Substances 0.000 claims description 17
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 9
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 하부 배선을 접착층, 배선층 및 보호층의 다층 배선 구조로 형성하고, Ag 계 또는 Cu 계로 배선층을 형성한다. 또한, 상부 배선은 절연막 상에 형성되며, 상기 절연막 및 상기 보호층을 패터닝하여 형성한 콘택홀을 통해 하부 배선의 배선층에 직접 연결된다. 이처럼, 본 발명은 저항이 작으면서 낮은 접촉 저항을 갖는 저저항 접촉 배선 구조를 이용하여 게이트 배선 및 데이터 배선을 형성한 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한 액정표시장치를 제공한다.
이와 같은 본 발명은, 전기 전도도가 우수한 Ag 계 또는 Cu 계로 배선층을 이용하기 때문에 신호 지연이 발생하지 않아 회로 선폭을 미세화할 수 있고, 하부 배선의 배선층과 상부 배선이 직접 연결되기 때문에 접촉저항이 작아 두 배선 간 신호 지연을 방지할 수 있다.
저저항, Ag, 액정표시장치
Description
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 배선도.
도 2는 도 1의 Ⅰ-Ⅰ′선을 따라 절단한 단면도.
도 3 내지 도 6은 본 발명의 제 1 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 배선도.
도 8는 도 7의 Ⅱ-Ⅱ´선을 따라 절단한 단면도.
도 9 내지 도 12는 본 발명의 제 2 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 도면 부호의 설명>
10: 기판 22: 게이트 라인
24: 게이트 패드 26: 게이트 전극
28: 유지 전극 라인 30: 제 1 절연막
62: 데이터 라인 64: 유지 전극 패턴
65: 소오스 전극 66: 드레인 전극
68: 데이터 패드 70: 제 2 절연막
72, 74, 76, 78: 콘택홀 82: 화소 전극
86: 보조 게이트 패드 88: 보조 데이터 패드
본 발명은 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한 액정표시장치에 관한 것으로 특히, 저저항 접촉 배선을 이용하여 게이트 배선 및 데이터 배선을 형성한 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Device Display)는 좁은 시야각, 느린 응답속도, 높은 제조비용 등과 같은 단점들이 대량생산 및 기술의 발달로 빠르게 개선되고, 고해상도, 경량박형, 낮은 소비전력 등과 같은 장점들이 유비쿼터스, 컨버전스등의 변화된 기술환경에서는 무엇보다 중요한 기술요소로 부각되면서 브라운관 방식의 디스플레이를 급격히 대체하고 있다.
최근 액정표시장치가 대형화, 고정세화 되어 감에 따라 게이트 배선 및 데이터 배선 등의 길이는 점점 증가 되고 있지만, 반대로 선폭은 점점 감소 되고 있다. 이처럼 배선의 길이가 증가하고 배선의 선폭이 감소 되면 저항이 증가하여 신호지 연이 발생하여 영상이 왜곡된다. 따라서, 일반적으로 사용되는 Al 계 배선에 비하여 낮은 저항을 가지는 Ag 계 배선 및 Cu 계 배선이 주목받고 있다.
그러나, Ag 계 배선 및 Cu 계 배선은 유리 기판이나 유기 박막에 대한 부착성(adhesion)이 좋지 않은 문제점이 있고, 유기 박막을 식각하기 위하여 사용되는 건식 식각재에 의해 쉽게 손상되는 문제점이 있다. 따라서, 실제 제조 공정에서는 Ag 계 배선층의 하부에 부착성을 개선하기 위한 접착층을 형성하고, 상부에 식각을 방지하기 위한 IZO(Indium Zinc Oxide) 계 보호층을 형성한 다층 배선 구조의 Ag 계 배선이 사용된다.
알려진 바와 같이, 게이트 배선 및 데이터 배선은 절연막을 사이에 두고 형성된 상부 배선 예컨대, 화소 전극과 콘택홀(contact hall)을 통해 전기적으로 연결되어 각종 구동 신호를 인가받는다. 그러나, 종래와 같이 부식 방지를 위해 Ag 계 배선층 상에 IZO 계 보호층을 형성할 경우 두 층간의 표면 접촉 저항이 크기 때문에 신호 지연이 발생 되는 문제점이 있었다.
따라서, 본 발명은 저항이 작으면서 낮은 접촉 저항을 갖는 저저항 접촉 배선을 이용하여 게이트 배선 및 데이터 배선을 형성한 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한 액정표시장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은, 게이트 라인 및 데이터 라인에 연결되는 박막 트랜지스터와, 상기 게이트 라인을 포함 하는 제 1 배선과 상기 데이터 라인을 포함하는 제 2 배선 중 적어도 하나가 배선층 및 보호층을 적층하여 형성되는 하부 배선과, 상기 하부 배선의 배선층의 적어도 일부를 노출시켜 형성한 콘택홀을 통하여 전기 접속되는 상부 배선을 포함하는 것을 특징으로 한다.
상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하고, 상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하며, 상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것이 바람직하다.
상기 제 1 배선은 유지 전극 라인을 더 포함하고, 상기 제 2 배선은 유지 전극 패턴을 더 포함하며, 상기 상부 배선은 화소전극을 더 포함하는 것이 바람직하다.
상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하고, 상기 보호층으로는 IZO를 사용하는 것이 바람직하다.
상기 하부 배선의 하층에는, Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하여 형성되는 접착층이 더 형성되는 것이 바람직하다.
상기의 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조방법은,기판 상에 게이트 라인을 포함하는 제 1 배선 및 데이트 라인을 포함하는 제 2 배선 중에서 적어도 하나를 배선층 및 보호층을 적층하여 다층 배선으로 형성하는 단계와, 상기 다층 배선 상에 절연막을 증착하고 패터닝하여 상기 다층 배선의 배선층의 적어도 일부를 노출시켜 콘택홀을 형성하는 단계와, 상기 절연막 상에 도전막을 증착하고 패터닝하여 상기 다층 배선의 배선층과 전기 접속되는 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하며, 상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하는 것이 바람직하다.
상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것이 바람직하다.
상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하고, 상기 보호층으로는 IZO를 사용하는 것이 바람직하다.
상기 다층 배선으로 형성하는 단계는, Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하여 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 콘택홀을 형성하는 단계는, 상기 절연막을 패터닝하여 상기 다층 배선의 보호층의 적어도 일부를 노출시키는 단계와, 노출된 상기 보호층을 식각하여 상기 다층 배선의 배선층의 적어도 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 컬러필터가 배열된 상부 기판과, 박막 트랜지스터가 배열된 하부 기판 사이에 액정층이 충진되어 형성된 액정표시장치에 있어서, 상기 하부 기판은, 게이트 라인 및 데이터 라인에 연결되는 박막 트랜지스터와, 상기 게이트 라인을 포함하는 제 1 배선과 상기 데이터 라인을 포함하는 제 2 배선 중 적어도 하나가 접착층, 배선층 및 보호층을 적층하여 형성되는 하부 배선과, 상기 하부 배선의 배선층의 적어도 일부를 노출시켜 형성한 콘택홀을 통하여 전기 접속되는 상부 배선을 포함하는 것을 특징으로 한다.
상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하며, 상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하는 것이 바람직하다.
상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것이 바람직하다.
상기 접착층으로는 Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하고, 상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하며,상기 보호층으로는 IZO를 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 배선도이고, 도 2는 도 1의 Ⅰ-Ⅰ′선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 상기 박막 트랜지스터 기판(10)에는 게이트 전극(26), 반도체층(40,55,56), 소오스 전극(65) 및 드레인 전극(66)을 포함하여 형성된 박막 트랜지스터와, 화소 전극(82)이 매트릭스(matrix) 형태로 배열되어 있다.
상기 게이트 전극(26)은 가로 방향으로 형성된 게이트 라인(22)에 연결되며, 상기 게이트 라인(22)의 끝단에는 외부로부터 주사 신호가 인가되는 게이트 패드(24)가 형성된다. 이러한 게이트 전극(26), 게이트 라인(22) 및 게이트 패드(24) 는 같은 물질로 동시에 형성되며, 게이트 배선은 이들을 모두 포함한다.
상기 소오스 전극(65)은 세로 방향으로 형성된 데이터 라인(62)에 연결되며, 상기 데이터 라인(62)의 끝단에는 외부로부터 화상 신호가 인가되는 데이터 패드(68)가 형성된다. 또한, 상기 소오스 전극(65)의 일부분이 분리되어 드레인 전극(66)이 형성된다. 이러한 소오스 전극(65), 데이터 라인(62), 데이터 패드(68) 및 드레인 전극(66)은 같은 물질로 동시에 형성되며, 데이터 배선은 이들을 모두 포함한다.
상기 게이트 배선과 상기 데이터 배선은 제 1 절연막(30)에 의해 상호 절연되어 있고, 기판(10) 상에는 다수개의 게이트 라인(22)과 다수개의 데이터 라인(62)이 서로 교차되도록 형성되어 단위 화소를 한정한다.
이때, 상기 게이트 배선과 상기 데이터 배선은 접착층(221,241,261,651,661, 681), 배선층(222,242,262,652,662,682), 보호층(223,243,263,653,663,683)을 포함한 다층 배선으로 형성된다.
상기 배선층(222,242,262,652,662,682)은 신호 전달을 위한 층으로 저항이 작은 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하여 형성하는 것이 바람직하다. 또한, 상기 접착층(221,241,261,651,661,681)은 Ag 및 Cu의 부착성이 좋지 않기 때문에 이를 보완하기 위한 버퍼층(buffer layer) 역할을 하며, Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하여 형성하는 것이 바람직하다. 또한, 상기 보호층(223,243,263,653,663,683)은 후속하는 식각 공정에서 상기 배선층이 식각 되지 않도록 보호하는 역할을 하며, IZO(Indium Zinc Oxide)를 사용하여 형성 하는 것이 바람직하다. 이때, 상기 배선층은 IZO를 사용하여 100Å~10000Å의 두께로 형성하는 것이 더욱 바람직하다. 한편, 상기 접착(221,241,261,651,661,681)은 필수적인 것은 아니며 선택적으로 형성될 수 있다.
상기 화소 전극(82)은 단위 화소 영역에 형성되어 있다. 또한, 상기 화소 전극(82)은 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며, 게이트 라인(22)과 중첩되어 유지 축전기를 이룬다. 따라서, 게이트 패드(24)에 주사 신호가 인가되고, 데이터 패드(68)에 화상 신호가 인가되면, 게이트 라인(22)과 데이터 라인(62)의 교차점 부근에 형성된 박막 트랜지스터가 턴온(turn on) 되어 화소 전극(82)에는 구동 신호가 전달되고, 박막 트랜지스터가 턴오프(turn off) 되더라도 다음 주사 신호가 인가될 때까지 신호가 유지된다.
한편, 상기 게이트 배선 및 상기 데이터 배선 상에는 제 2 절연막(70)이 형성되어 있다.
상기 제 2 절연막(70)에는 드레인 전극(66) 및 데이터 패드(68)가 노출되는 콘택홀(76,78)이 형성되어 있으며, 게이트 패드(24)가 노출되는 콘택홀(74)이 형성되어 있다. 이러한 콘택홀(76,78,74)은 상기 제 2 절연막(70) 및 상기 드레인 전극, 데이터 패드, 게이트 패드의 보호층(663,683,243)을 패터닝하여 형성된다.
또한, 상기 제 2 절연막(70) 상에는 일부 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결되는 화소 전극(82)이 형성되어 있으며, 일부 콘택홀(74,78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(67)와 전기적으로 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드가(88) 형성되어 있다. 이러한, 화 소 전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)는 투광성 도전재료인 ITO 또는 IZO로 형성하는 것이 바람직하다.
이때, 상기 접착층, 배선층, 보호층으로 이루어진 각 다층 배선의 보호층(663,683,243)의 적어도 일부가 제거되어 노출된 배선층(662,682,242)이 화소전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)와 직접 접촉하여 전기적으로 연결된다.
이처럼, ITO 계로 형성된 상부 배선 예컨대, 화소 전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 Ag 계로 형성된 하부 배선 예컨대, 게이트 배선의 배선층(662,682,242)에 직접 연결될 경우 두 물질의 층간 접촉 저항이 작아 빠른 신호 전달이 가능하기 때문에 회로 선폭을 미세화할 수 있는 장점이 있다.
아래에서는, 상기 구성을 갖는 액정표시장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 3 내지 도 6은 본 발명의 제 1 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도이다.
먼저, 도 3과 같이, 기판(10) 상에 스퍼터링(Sputtering) 등의 방식으로 접합층(261,221,241), 배선층(262,222,242), 보호층(263,223,243)을 순차로 적층하여 다층 구조의 게이트 배선을 형성한 다음 이를 패터닝하여 게이트 전극(26), 게이트 라인(22) 및 게이트 패드(24)를 동시에 형성한다.
이어, 도 4와 같이, 상기 기판(10) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방식으로 제 1 절연막(30), 활성층(40), 오믹층(50)을 순 차로 적층하여 반도체층을 형성한 다음 상기 반도체층의 소정 영역을 패터닝하여 게이트 전극(26) 상부에 고립된 섬 형태로 반도체층을 형성한다. 이때, 상기 제 1 절연막(30)은 금속과의 밀착성이 우수하며 절연 내압이 놓은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 절연물질을 증착하여 형성한다. 또한, 상기 활성층(40)은 비정질 실리콘(Amorphous Silicon:a-Si)으로 형성되며, 상기 오믹층(50)은 인(p) 등의 n형 불순물이 도핑된 비정질 실리콘층((n+ a-Si)으로 형성된다.
이어, 도 5와 같이, 상기 기판(10) 상에 접합층(651,661,681), 배선층(652,662,682), 보호층(653,663,683)을 순차로 적층하여 다층 구조의 데이터 배선을 형성한 다음 이를 패터닝하여 소오스 전극(65), 드레인 전극(66), 데이터 라인(62) 및 데이터 패드(68)를 동시에 형성하고, 상기 소오스 전극(65) 및 드레인 전극(66)을 베리어(barrier)로 하여 그 사이의 오믹층(55,56)을 식각하면 기판에는 각 단위 화소에 대응하여 박막 트랜지스터가 매트릭스 형태로 형성된다.
이어, 도 6과 같이, 상기 기판(10) 상에 제 2 절연막(70)을 증착한 다음 이를 패터닝하여 드레인 전극, 게이트 패드 및 데이트 패드의 보호층(663,243,283) 노출시키고, 상기 보호층(663,243,283)을 식각하여 드레인 전극, 게이트 패드 및 데이트 패드의 배선층(662,242,282)을 노출시켜 콘택홀(76,74,78)을 형성한다. 이때, 상기 제 2 절연막(70)은 a-SiNx:H, a-SiNx, a-SiO2:H, SiO2 등을 사용하여 형성하는 것이 바람직하다.
이어, 상기 기판(10) 상에 투광성 도전막을 증착한 다음 이를 패터닝하여 일부 콘택홀(76)을 통하여 노출된 배선층(662)과 각각 전기적으로 연결되는 화소 전극을 형성하고, 동시에 일부 콘택홀(74,78)을 통하여 노출된 배선층(242,282)과 각각 전기적으로 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성하면 도 2와 같은 액정표시장치용 박막 트랜지스터 기판이 제조된다.
한편, 본 실시예에서는 접촉층, 배선층, 보호층을 적층하여 다층 배선을 형성하고, 보호층의 일부 영역을 식각하여 배선층이 노출되는 저저항 접촉 배선을 형성하였으나, 이러한 저저항 접촉 배선은 필요에 따라 게이트 배선 또는 데이터 배선의 어느 하나에만 적용할 수도 있다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 배선도이고, 도 8는 도 7의 Ⅱ-Ⅱ´선을 따라 절단한 단면도이다.
도 7을 참조하면, 상기 박막 트랜지스터 기판(10)에는 가로 방향으로 다수개의 게이트 라인(22) 및 유지 전극 라인(28)이 형성되고, 세로 방향으로 다수개의 데이터 라인(62)이 형성된다. 상기 게이트 라인(22) 및 데이터 라인(26)의 교차영역에 의하여 단위 화소가 한정되며, 상기 단위 화소 영에는 박막 트랜지스터, 화소 전극(82) 및 유지 전극 패턴(64)이 형성되어 있다.
상기 유지 전극 라인(28)과 상기 유지 전극 패턴(64)은 중첩되어 유지 축전기를 이룬다. 이때, 상기 유지 전극 라인(28)은 전술한 게이트 배선을 사용하여 게이트 전극(26)과 동시에 형성하는 것이 바람직하며, 상기 유지 전극 패턴(64)은 전술한 데이터 배선을 사용하여 드레인 전극(66)과 동시에 형성하는 것이 바람직하 다. 상기 유지 전극 라인(28)에는 상부 기판(미도시)의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
전술한 바와 같이, 게이트 배선은 게이트 전극(26), 게이트 라인(22) 및 게이트 패드(24)를 모두 포함하고, 유지 전극 라인(28)을 더 포함하며, 접착층(261,221,241,281), 배선층(262,222,242,282), 보호층(263,223,243,283)으로 이루어진 다층 구조의 배선이다. 또한, 데이터 배선은 소오스 전극(65), 데이터 라인(62) 및 데이터 패드(68)를 모두 포함하고, 유지 전극 패턴(64)을 더 포함하며, 접착층(651,681,641), 배선층(652,682,642), 보호층(653,683,643)으로 이루어진 다층 구조의 배선이다.
한편, 상기 게이트 배선 및 상기 데이터 배선 상에는 제 2 절연막(70)이 형성되어 있다
상기 제 2 절연막(70)에는 소오스 전극(65) 및 데이터 패드(68)가 노출되는 콘택홀(76,78)이 형성되어 있으며, 게이트 패드(24)가 노출되는 콘택홀(74)이 형성되어 있고, 상기 유지 전극 패턴(64)이 노출되는 콘택홀(72)이 형성되어 있다. 이러한 콘택홀(76,78,74,72)은 제 2 절연막(70)과, 상기 소오스 전극, 데이터 패드, 게이트 패드 및 유지 전극 패턴의 보호층(653,683,243,643)을 소정 영역 패터닝하여 형성된다.
또한, 상기 제 2 절연막(70) 상에는 콘택홀(76,72)을 통하여 각각 드레인 전극(66) 및 유지 전극 패턴(64)과 전기적으로 연결되는 화소 전극(82)이 형성되어 있으며, 콘택홀(74,78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 전기 적으로 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 이러한, 화소 전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)는 투광성 도전재료인 ITO 또는 IZO로 형성하는 것이 바람직하다. 또한, 상기 보조 패드(86,88)는 패드(24,68)와 외부 회로장치와의 접착성을 보완하고, 패드(24,68)를 보호하는 역할을 하는 것으로 선택적으로 형성될 수 있다.
이때, 상기 접착층, 배선층, 보호층으로 이루어진 각 다층 배선의 보호층(653,683,243,643)의 적어도 일부가 제거되어 노출된 배선층(652,682,242,642)이 화소전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)와 직접 접촉하여 전기적으로 연결된다.
아래에서는, 상기 구성을 갖는 액정표시장치용 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 9 내지 도 12는 본 발명의 제 2 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 단면도이다.
먼저, 도 9와 같이, 기판(10) 상에 스퍼터링 등의 방식으로 접합층(261,221,241,281), 배선층(262,222,242,282), 보호층(263,223,243,283)을 순차로 적층하여 다층 배선 구조의 게이트 배선을 형성한 다음 이를 패터닝하여 게이트 전극(26), 게이트 라인(22) 및 게이트 패드(24)를 형성하고, 동시에 유지 전극 라인(28)을 형성한다.
이어, 도 10과 같이, 상기 기판(10) 상에 PECVD 등의 방식으로 제 1 절연막(30), 활성층(40), 오믹층(50)을 순차로 적층하여 반도체층을 형성한 다음 상기 반도체층의 소정 영역을 패터닝하여 게이트 전극(26) 상부에 고립된 섬 형태로 반도체층을 형성한다.
이어, 도 11과 같이, 상기 기판(10) 상에 접합층(651,661,681,641), 배선층층(652,662,682,642), 보호층(653,663,683,643)을 순차로 적층하여 다층 구조의 데이터 배선을 형성하고, 이를 패터닝하여 소오스 전극(65), 드레인 전극(66), 데이터 라인(62) 및 데이터 패드(68)를 형성하고, 동시에 유지 전극 패턴(64)을 형성한 다음 상기 소오스 전극(65) 및 드레인 전극(66)을 베리어(barrier)로 하여 그 사이의 오믹층(55,56)을 식각하면 기판(10)에는 각 단위 화소에 대응하여 박막 트랜지스터가 매트릭스 형태로 형성된다.
이어, 도 12와 같이, 상기 기판(10) 상에 제 2 절연막(70)을 증착한 다음 이를 패터닝하여 드레인 전극, 유지 전극 패턴, 게이트 패드 및 데이트 패드의 보호층(663,643,243,683)을 노출시키고, 상기 보호층(663,643,243,683)을 식각하여 드레인 전극, 유지 전극 패턴, 게이트 패드 및 데이트 패드의 배선층(662,642,242,682)을 노출시켜 콘택홀(76,72,74,78)을 형성한다.
이어, 상기 기판(10) 상에 투광성 도전막을 증착한 다음 이를 패터닝하여 일부 콘택홀(76,72)을 통하여 노출된 배선층(662,642)과 각각 전기적으로 연결되는 화소 전극을 형성하고, 동시에 일부 콘택홀(74,78)을 통하여 노출된 배선층(242,282)과 각각 전기적으로 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성하면 도 8과 같은 액정표시장치용 박막 트랜지스터 기판이 제조된다.
한편, 본 실시예에서는 접촉층, 배선층, 보호층을 적층하여 다층 배선을 형 성하고, 보호층의 일부 영역을 식각하여 배선층이 노출되는 저저항 접촉 배선을 형성하였으나, 이러한 저저항 접촉 배선은 필요에 따라 게이트 배선 또는 데이터 배선의 어느 하나에만 적용할 수도 있다.
한편, 전술한 제 1 실시예 및 제 2 실시예에 따른 박막 트랜지스터 기판을 사용하면 대화면, 고정세 액정표시장치를 구성할 수 있다.
먼저, 전술한 박막 트랜지스터 기판이 마련되면, 다른 기판에 비투광성 물질 예컨대, Cr 등을 증착하고 패터닝하여 비화소 영역에서의 빛샘방지를 위한 블랙매트릭스를 형성하고, 그 위에 단위 화소 영역에 대응하도록 R, G, B로 구성되는 컬러필터를 형성한 다음 오버코트막(over coat layer)을 형성하여 컬러필터 기판을 구성한다.
이어, 상기 두 기판에 배향막을 각각 도포하여 러빙 처리를 한 후, 어느 한 기판에 씰라인(seal line)을 인쇄하여 두 기판을 합착시키고, 액정을 주입한 다음 봉지하는 액정셀 공정을 거치면 액정표시패널이 구성된다.
이어, 상기 액정표시패널의 상하로 편광판을 부착하고, 드라이버 IC 및 회로기판을 실장한 다음 저면에 백라이트가 마련된 하부 프레임 상에 상기 액정표시패널을 안착시키고, 이를 상하 한 쌍으로 형성된 하우징 내에 수용하면 액정표시장치가 구성된다.
이상, 전술한 실시예는 예시의 목적을 위해 개시된 것으로, 당업자라면 본 발명의 기술적 사상을 일탈하지 아니하는 범위에서 다양한 변경, 개량, 대체 및 부가 등의 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 첨 부되는 특허청구범위에 의하여 정하여진다.
상술한 바와 같이, 본 발명은 하부 배선을 접착층, 배선층 및 보호층의 다층 배선 구조로 형성하고, Ag 계 또는 Cu 계로 배선층을 형성한다. 또한, 상부 배선은 절연막 상에 형성되며, 상기 절연막 및 상기 보호층을 패터닝하여 형성한 콘택홀을 통해 하부 배선의 배선층에 직접 연결된다. 따라서, 다음과 같은 효과를 기대할 수 있다.
먼저, 전기 전도도가 우수한 Ag 계 또는 Cu 계로 배선층을 이용하기 때문에 신호 지연이 발생하지 않아 회로 선폭을 미세화할 수 있다.
또한, 하부 배선의 배선층과 상부 배선이 직접 연결되기 때문에 접촉저항이 작아 두 배선 간 신호 지연을 방지할 수 있다.
또한, 하부 배선은 접촉층, 배선층 및 보호층을 포함하는 다층 구조로 형성되기 때문에 접촉층은 배선층의 접착력을 향상시키며, 보호층은 후속 공정에서 배선층이 식각되거나, 배선층이 열화되는 것을 방지한다.
Claims (18)
- 게이트 라인 및 데이터 라인에 연결되는 박막 트랜지스터와,상기 게이트 라인을 포함하는 제 1 배선과 상기 데이터 라인을 포함하는 제 2 배선 중 적어도 하나가 배선층 및 보호층을 적층하여 형성되는 하부 배선과,상기 하부 배선의 배선층의 적어도 일부를 노출시켜 형성한 콘택홀을 통하여 전기 접속되는 상부 배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 제 1 배선은 유지 전극 라인을 더 포함하고, 상기 제 2 배선은 유지 전극 패턴을 더 포함하며, 상기 상부 배선은 화소전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 보호층으로는 IZO를 사용하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 하부 배선의 하층에는,Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하여 형성되는 접착층이 더 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
- 기판 상에 게이트 라인을 포함하는 제 1 배선 및 데이트 라인을 포함하는 제 2 배선 중에서 적어도 하나를 배선층 및 보호층을 적층하여 다층 배선으로 형성하 는 단계와;상기 다층 배선 상에 절연막을 증착하고 패터닝하여 상기 다층 배선의 배선층의 적어도 일부를 노출시켜 콘택홀을 형성하는 단계와;상기 절연막 상에 도전막을 증착하고 패터닝하여 상기 다층 배선의 배선층과 전기 접속되는 상부 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 청구항 9에 있어서,상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하며,상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 청구항 9에 있어서,상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 청구항 9에 있어서,상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하고, 상기 보호층으로는 IZO를 사용하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 청구항 9에 있어서,상기 다층 배선으로 형성하는 단계는,Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하여 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 청구항 9에 있어서,상기 콘택홀을 형성하는 단계는,상기 절연막을 패터닝하여 상기 다층 배선의 보호층의 적어도 일부를 노출시키는 단계와;노출된 상기 보호층을 식각하여 상기 다층 배선의 배선층의 적어도 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
- 컬러필터가 배열된 상부 기판과, 박막 트랜지스터가 배열된 하부 기판 사이에 액정층이 충진되어 형성된 액정표시장치에 있어서,상기 하부 기판은,게이트 라인 및 데이터 라인에 연결되는 박막 트랜지스터와,상기 게이트 라인을 포함하는 제 1 배선과 상기 데이터 라인을 포함하는 제 2 배선 중 적어도 하나가 접착층, 배선층 및 보호층을 적층하여 형성되는 하부 배선과,상기 하부 배선의 배선층의 적어도 일부를 노출시켜 형성한 콘택홀을 통하여 전기 접속되는 상부 배선을 포함하는 것을 특징으로 하는 액정표시장치.
- 청구항 15에 있어서,상기 제 1 배선은 게이트 전극 및 게이트 패드를 더 포함하며,상기 제 2 배선은 소오스 전극, 드레인 전극 및 데이터 패드를 더 포함하는 것을 특징으로 하는 액정표시장치.
- 청구항 15에 있어서,상기 상부 배선은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드 중 적어도 하나를 포함하는 것을 특징으로 하는 액정표시장치.
- 청구항 15에 있어서,상기 접착층으로는 Cr, Ti, Mo, Ta 및 이들의 합금 중 적어도 어느 하나를 사용하고, 상기 배선층으로는 Ag, Ag 합금, Cu, Cu 합금 중 어느 하나를 사용하며,상기 보호층으로는 IZO를 사용하는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060033956A KR20070102161A (ko) | 2006-04-14 | 2006-04-14 | 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060033956A KR20070102161A (ko) | 2006-04-14 | 2006-04-14 | 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070102161A true KR20070102161A (ko) | 2007-10-18 |
Family
ID=38817217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060033956A KR20070102161A (ko) | 2006-04-14 | 2006-04-14 | 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070102161A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405084B2 (en) | 2009-11-16 | 2013-03-26 | Samsung Display Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| US8530766B2 (en) | 2010-10-26 | 2013-09-10 | Lg Display Co., Ltd. | In-cell touch panel for flat panel display device |
-
2006
- 2006-04-14 KR KR1020060033956A patent/KR20070102161A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405084B2 (en) | 2009-11-16 | 2013-03-26 | Samsung Display Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| US8530766B2 (en) | 2010-10-26 | 2013-09-10 | Lg Display Co., Ltd. | In-cell touch panel for flat panel display device |
| KR101320109B1 (ko) * | 2010-10-26 | 2013-10-18 | 엘지디스플레이 주식회사 | 평판 표시장치용 인-셀 터치 패널 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR100620322B1 (ko) | 횡전계 방식의 액정 표시장치 및 그 제조방법 | |
| KR101572976B1 (ko) | 박막 트랜지스터 표시판 제조 방법 | |
| CN101609832B (zh) | 显示装置及其制造方法、以及半导体器件及其制造方法 | |
| US8928122B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| KR101171056B1 (ko) | 액정 표시 장치 | |
| JP2005077822A (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| WO2014146380A1 (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JP2001356372A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR20140011623A (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20070014072A (ko) | 트랜지스터 어레이 패널 | |
| KR20070020674A (ko) | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR20120053295A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법 | |
| US20200348784A1 (en) | Touch display substrate, method of manufacturing the same and display device | |
| KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
| KR20130062122A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20070102161A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치 | |
| KR20120044813A (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR100635945B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070120324A (ko) | 저저항 배선의 콘택 구조 형성 방법, 저저항 배선의 콘택구조를 갖는 박막 트랜지스터 기판 및 액정 표시 장치의제조 방법 | |
| KR20070072113A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20020092722A (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| JP7446076B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |