JP2790172B2 - 論理演算回路の配置装置 - Google Patents
論理演算回路の配置装置Info
- Publication number
- JP2790172B2 JP2790172B2 JP7268490A JP26849095A JP2790172B2 JP 2790172 B2 JP2790172 B2 JP 2790172B2 JP 7268490 A JP7268490 A JP 7268490A JP 26849095 A JP26849095 A JP 26849095A JP 2790172 B2 JP2790172 B2 JP 2790172B2
- Authority
- JP
- Japan
- Prior art keywords
- logical operation
- operation circuit
- tracing
- function block
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、論理演算回路のレ
イアウトの際機能ブロック（ファンクションブロック）
の配置を行う機能ブロック配置装置に関する。
イアウトの際機能ブロック（ファンクションブロック）
の配置を行う機能ブロック配置装置に関する。
【０００２】
【従来の技術】従来、論理演算回路を構成するファンク
ションブロック（例えば、インバータ、アンド回路、及
びオア回路）の配置を行う際には、図７に示す手法でフ
ァンクションブロックの配置が行われている（例えば、
Ａ Ｒｏｗ−Ｂａｓｅｄ Ｃｅｌｌ Ｐｌａｃｅｍｅｎ
ｔ Ｍｅｔｈｏｄ Ｔｈａｔ Ｕｔｉｌｉｚｅｓ Ｃｉ
ｒｃｕｉｔ Ｓｔｒｕｃｔｕｒａｌ Ｐｒｏｐｅｒｔｉ
ｅｓ：ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｐｕｔｅｒ−Ａｉ
ｄｅｄ Ｄｅｓｉｇｎ，ｖｏｌ．１４ Ｎｏ．３，ｐ
ｐ．３９３−３９７，ＭＡＲＣＨ １９９５ 参照）。
ションブロック（例えば、インバータ、アンド回路、及
びオア回路）の配置を行う際には、図７に示す手法でフ
ァンクションブロックの配置が行われている（例えば、
Ａ Ｒｏｗ−Ｂａｓｅｄ Ｃｅｌｌ Ｐｌａｃｅｍｅｎ
ｔ Ｍｅｔｈｏｄ Ｔｈａｔ Ｕｔｉｌｉｚｅｓ Ｃｉ
ｒｃｕｉｔ Ｓｔｒｕｃｔｕｒａｌ Ｐｒｏｐｅｒｔｉ
ｅｓ：ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｐｕｔｅｒ−Ａｉ
ｄｅｄ Ｄｅｓｉｇｎ，ｖｏｌ．１４ Ｎｏ．３，ｐ
ｐ．３９３−３９７，ＭＡＲＣＨ １９９５ 参照）。
【０００３】図７を参照して、プロセッサ等は、まず、
対象となる論理演算回路（論理演算回路図等）を読み込
んで、コーンと呼ばれる多入力単一出力となる複数の部
分回路群に分解する（ステップＳ１）。この後、次工程
で扱うコーン数を減少させるため、クラスタリングと呼
ばれる小規模コーンのグループ化を行う（ステップＳ
２）。次に、各コーンに含まれるファンクションブロッ
クの面積の合計と外部から与えられる縦横比とにより各
コーンを仮想的なハードマクロとして扱い、マクロ（コ
ーン）間の総配線長が短くなるように、各マクロの配置
を行う（ステップＳ３）。最後に、各マクロ内の各ファ
ンクションブロックを外部から与えられる行数になるよ
うにマクロの配置情報に基づいて各行に分解マッピング
する（ステップＳ４）。
対象となる論理演算回路（論理演算回路図等）を読み込
んで、コーンと呼ばれる多入力単一出力となる複数の部
分回路群に分解する（ステップＳ１）。この後、次工程
で扱うコーン数を減少させるため、クラスタリングと呼
ばれる小規模コーンのグループ化を行う（ステップＳ
２）。次に、各コーンに含まれるファンクションブロッ
クの面積の合計と外部から与えられる縦横比とにより各
コーンを仮想的なハードマクロとして扱い、マクロ（コ
ーン）間の総配線長が短くなるように、各マクロの配置
を行う（ステップＳ３）。最後に、各マクロ内の各ファ
ンクションブロックを外部から与えられる行数になるよ
うにマクロの配置情報に基づいて各行に分解マッピング
する（ステップＳ４）。
【０００４】ところで、論理演算回路は、演算するデー
タのビット数の幅方向、論理段数の深さ方向にそれぞれ
規則的な回路の繰り返し構造をとることが多い。そし
て、同一のビット数の系列に属し入力と出力関係にある
ブロック同士を論理段数の深さ方向に隣接して配置する
ことにより、互いを結ぶレイアウト上の配線をほとんど
無くすことが可能である。
タのビット数の幅方向、論理段数の深さ方向にそれぞれ
規則的な回路の繰り返し構造をとることが多い。そし
て、同一のビット数の系列に属し入力と出力関係にある
ブロック同士を論理段数の深さ方向に隣接して配置する
ことにより、互いを結ぶレイアウト上の配線をほとんど
無くすことが可能である。
【０００５】上述した従来の配置アルゴリズムでは、コ
ーンと呼ばれる部分回路群に分解する際には、回路の入
出力関係を考慮しているが、コーンに分解された後の処
理では、特に論理演算回路の特徴であるビット方向及び
論理段数方向の規則的な繰り返し構造を考慮していな
い。クラスタリング及びコーンを仮想的なハードマクロ
としたマクロ配置においては、互いを結ぶ総配線長を短
くするという評価関数にって最終的な結果を得るのみで
ある。さらに、最終的に、マクロ配置にしたがって各マ
クロ（コーン）内のファンクションブロックを各行に分
解マッピングする際も評価関数によって最終的な結果を
得ている。
ーンと呼ばれる部分回路群に分解する際には、回路の入
出力関係を考慮しているが、コーンに分解された後の処
理では、特に論理演算回路の特徴であるビット方向及び
論理段数方向の規則的な繰り返し構造を考慮していな
い。クラスタリング及びコーンを仮想的なハードマクロ
としたマクロ配置においては、互いを結ぶ総配線長を短
くするという評価関数にって最終的な結果を得るのみで
ある。さらに、最終的に、マクロ配置にしたがって各マ
クロ（コーン）内のファンクションブロックを各行に分
解マッピングする際も評価関数によって最終的な結果を
得ている。
【０００６】このように、図７に示す手法では、厳密に
論理演算回路の回路構造を考慮していない。
論理演算回路の回路構造を考慮していない。
【０００７】
【発明が解決しようとする課題】上述のように、論理演
算回路を構成するファンクションブロックの配置では、
演算するデータの下位ビットから上位ビットの並び及び
演算結果の下位ビットから上位ビットの並び、また、演
算を行うための論理回路の順序を考慮していない。つま
り、演算データの流れを反映して、論理演算回路を構成
するファンクションブロックの配置をしていない。この
ため、配線が迂回して、配線長が長くなり、その結果、
論理演算回路を構成した際、集積度が低下したり、動作
速度が低下するという問題点がある。
算回路を構成するファンクションブロックの配置では、
演算するデータの下位ビットから上位ビットの並び及び
演算結果の下位ビットから上位ビットの並び、また、演
算を行うための論理回路の順序を考慮していない。つま
り、演算データの流れを反映して、論理演算回路を構成
するファンクションブロックの配置をしていない。この
ため、配線が迂回して、配線長が長くなり、その結果、
論理演算回路を構成した際、集積度が低下したり、動作
速度が低下するという問題点がある。
【０００８】本発明の目的は最適な配置を行うことがで
きるファンクションブロック配置装置を提供することに
ある。
きるファンクションブロック配置装置を提供することに
ある。
【０００９】
【課題を解決するための手段】本発明によれば、複数の
機能ブロックを用いて構成される論理演算回路のレイア
ウトを行う際に用いられ前記機能ブロックの配置情報を
得る配置装置であって、前記論理演算回路を構成する各
機能ブロックに対して（系列数，論理段数）を示すマー
ク付けを行う第１の手段と、該マークを前記レイアウト
を行う際の（行，列）情報とする第２の手段とを有し、
前記（行，列）情報に応じて前記機能ブロックを２次元
配置するようにしたことを特徴とする論理演算回路の配
置装置が得られる。
機能ブロックを用いて構成される論理演算回路のレイア
ウトを行う際に用いられ前記機能ブロックの配置情報を
得る配置装置であって、前記論理演算回路を構成する各
機能ブロックに対して（系列数，論理段数）を示すマー
ク付けを行う第１の手段と、該マークを前記レイアウト
を行う際の（行，列）情報とする第２の手段とを有し、
前記（行，列）情報に応じて前記機能ブロックを２次元
配置するようにしたことを特徴とする論理演算回路の配
置装置が得られる。
【００１０】前記第１の手段は、前記機能ブロックの入
力端子の予め指定された端子順序に従って前記論理演算
回路のトレースを行い該トレースの際前記機能ブロック
の各々に対して前記マークを付ける。この際、例えば、
前記入力端子の指定順序は下位ビット入力端子から上位
ビット入力端子の順序に指定される。
力端子の予め指定された端子順序に従って前記論理演算
回路のトレースを行い該トレースの際前記機能ブロック
の各々に対して前記マークを付ける。この際、例えば、
前記入力端子の指定順序は下位ビット入力端子から上位
ビット入力端子の順序に指定される。
【００１１】また、前記第１の手段は、前記機能ブロッ
クの出力端子の予め指定された端子順序に従って前記論
理演算回路のトレースを行い該トレースの際前記機能ブ
ロックに対して前記マークを付けるようにしてもよく、
この際、例えば、前記出力端子の指定順序は上位ビット
出力端子から下位ビット出力端子の順序に指定される。
クの出力端子の予め指定された端子順序に従って前記論
理演算回路のトレースを行い該トレースの際前記機能ブ
ロックに対して前記マークを付けるようにしてもよく、
この際、例えば、前記出力端子の指定順序は上位ビット
出力端子から下位ビット出力端子の順序に指定される。
【００１２】さらに、前記第１の手段は、系列数Ｎ（Ｎ
は１以上の整数）番目に指定された端子に応じてトレー
スを行った際、該トレースされた機能ブロック前記系列
数に対して前記Ｎを登録する。この際、前記第１の手段
は、前記機能ブロックの各々をトレースした際、該機能
ブロックに既にマークが付されていると、後からトレー
スした際の系列数を新たに登録する。
は１以上の整数）番目に指定された端子に応じてトレー
スを行った際、該トレースされた機能ブロック前記系列
数に対して前記Ｎを登録する。この際、前記第１の手段
は、前記機能ブロックの各々をトレースした際、該機能
ブロックに既にマークが付されていると、後からトレー
スした際の系列数を新たに登録する。
【００１３】また、前記第１の手段は、第１のファンク
ションブロックをトレースする第２のファンクションブ
ロックの論理段数Ｊに１を加えた（Ｊ＋１）を前記第１
のファンクションブロックの論理段数として登録する。
この際、前記第１の手段は、前記機能ブロックの各々を
トレースした際、該機能ブロックに既にマークが付され
ていると、前記論理段数として大きい値を選択して新た
に登録する。そして、前記第１の手段は、所定の機能ブ
ロックからトレース可能な複数ブロック群がある際、前
記複数ブロック群全てをトレースした後、前記複数ブロ
ック群に含まれる機能ブロックに接続される機能ブロッ
クをトレースし、該機能ブロックに既にマークが付され
ていると、後からトレースした際の論理段数を新たに登
録する。
ションブロックをトレースする第２のファンクションブ
ロックの論理段数Ｊに１を加えた（Ｊ＋１）を前記第１
のファンクションブロックの論理段数として登録する。
この際、前記第１の手段は、前記機能ブロックの各々を
トレースした際、該機能ブロックに既にマークが付され
ていると、前記論理段数として大きい値を選択して新た
に登録する。そして、前記第１の手段は、所定の機能ブ
ロックからトレース可能な複数ブロック群がある際、前
記複数ブロック群全てをトレースした後、前記複数ブロ
ック群に含まれる機能ブロックに接続される機能ブロッ
クをトレースし、該機能ブロックに既にマークが付され
ていると、後からトレースした際の論理段数を新たに登
録する。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１５】図１（ａ）は、論理演算回路を構成する各
ファンクションブロックに付けられたマーク（系列数、
論理段数）の一例を示し、図１（ｂ）はこれらマークに
したがって配置された論理演算回路の配置図である。
ファンクションブロックに付けられたマーク（系列数、
論理段数）の一例を示し、図１（ｂ）はこれらマークに
したがって配置された論理演算回路の配置図である。
【００１６】図１（ａ）において、１乃至９はそれぞれ
論理演算回路を構成するファンクションブロック、１１
乃至１９はそれぞれファンクションブロック１乃至９に
つけられたマークを表す。図１（ｂ）において、２１乃
至２９はそれぞれファンクションブロック１乃至９のレ
イアウトイメージ、３１乃至３９はそれぞれファンクシ
ョンブロック１乃至９が２次元的に配置された際の
（行、列）の位置を表す。
論理演算回路を構成するファンクションブロック、１１
乃至１９はそれぞれファンクションブロック１乃至９に
つけられたマークを表す。図１（ｂ）において、２１乃
至２９はそれぞれファンクションブロック１乃至９のレ
イアウトイメージ、３１乃至３９はそれぞれファンクシ
ョンブロック１乃至９が２次元的に配置された際の
（行、列）の位置を表す。
【００１７】図１（ａ）に示す例では、系列数はＮ（Ｎ
は１以上の整数）で、論理段数はＪ（Ｊは１以上の整
数）である。そして、ｎは、１≦ｎ≦Ｎの整数を表す。
同様に、ｊは、１≦ｊ≦Ｊの整数を表す。図１（ａ）に
示す例では、ファンクションブロック１はマーク１１が
付され、マーク１１は（１，１）を表す。つまり、ファ
ンクションブロック１は系列数が１で論理段数が１であ
る。そして、図１（ｂ）に示すように、このマーク１１
は（行、列）３１に対応する。同様にして、マーク１２
乃至１９はそれぞれ（行、列）３２乃至３９に対応す
る。
は１以上の整数）で、論理段数はＪ（Ｊは１以上の整
数）である。そして、ｎは、１≦ｎ≦Ｎの整数を表す。
同様に、ｊは、１≦ｊ≦Ｊの整数を表す。図１（ａ）に
示す例では、ファンクションブロック１はマーク１１が
付され、マーク１１は（１，１）を表す。つまり、ファ
ンクションブロック１は系列数が１で論理段数が１であ
る。そして、図１（ｂ）に示すように、このマーク１１
は（行、列）３１に対応する。同様にして、マーク１２
乃至１９はそれぞれ（行、列）３２乃至３９に対応す
る。
【００１８】図２を参照して、本発明によるファンクシ
ョンブロック配置装置は図２に示すアルゴリズムに応じ
て動作する。まず、対象とする論理演算回路において、
端子順序が指定される（ステップｓｓ１）。次に、ｎ＝
１とし（ステップｓｓ２）、さらに、ｊ＝１として（ス
テップｓｓ３）、トレースを実行する（ステップｓｓ
４）。そして、ファンクションブロックにマーク（ｎ，
ｊ）を付す（ステップｓｓ５）。
ョンブロック配置装置は図２に示すアルゴリズムに応じ
て動作する。まず、対象とする論理演算回路において、
端子順序が指定される（ステップｓｓ１）。次に、ｎ＝
１とし（ステップｓｓ２）、さらに、ｊ＝１として（ス
テップｓｓ３）、トレースを実行する（ステップｓｓ
４）。そして、ファンクションブロックにマーク（ｎ，
ｊ）を付す（ステップｓｓ５）。
【００１９】次に、ｊ＝ｊ＋１として（ステップｓｓ
６）、トレース可能であるか否かを調べる（ステップｓ
ｓ７）。トレース可能であれば、ステップｓｓ４に戻
る。一方、トレース不可能であれば、ｎ＝ｎ＋１として
（ステップｓｓ８）、さらに、ｎ≦Ｎであるか否かを調
べる（ステップｓｓ９）。そして、ｎ≦Ｎであれば、ス
テップｓｓ３に戻る。ｎ≦Ｎでなければ、つまり、ｎ＞
Ｎであれば、処理を終了する。
６）、トレース可能であるか否かを調べる（ステップｓ
ｓ７）。トレース可能であれば、ステップｓｓ４に戻
る。一方、トレース不可能であれば、ｎ＝ｎ＋１として
（ステップｓｓ８）、さらに、ｎ≦Ｎであるか否かを調
べる（ステップｓｓ９）。そして、ｎ≦Ｎであれば、ス
テップｓｓ３に戻る。ｎ≦Ｎでなければ、つまり、ｎ＞
Ｎであれば、処理を終了する。
【００２０】なお、同一の系列数において複数回のトレ
ースを行った際には、次の二つのマーク付け方法があ
る。
ースを行った際には、次の二つのマーク付け方法があ
る。
【００２１】（１）系列数として最新の値を取り、論理
段数として値の大きい方を取る（方法（１）と呼ぶ）。
段数として値の大きい方を取る（方法（１）と呼ぶ）。
【００２２】（２）系列数及び論理段数ともに最新の値
を取る（方法（２）と呼ぶ）。
を取る（方法（２）と呼ぶ）。
【００２３】図３を参照して、図３はファンクションブ
ロックの配置を行う論理演算回路例であり、図示の論理
演算回路は、ファンクションブロックＡ１乃至Ａ４、Ｂ
１乃至Ｂ４、及びＣ１乃至Ｃ４を備え、図示のように入
力信号Ｄ１乃至Ｄ４が与えられ、各ファンクションブロ
ックは図示のような接続関係にあるものとする。そし
て、ファンクションブロックＣ１乃至Ｃ４からそれぞれ
出力信号Ｘ１乃至Ｘ４が出力されるものとする。具体的
には、入力信号Ｄ１はファンクションブロックＡ１及び
Ｃ１に与えられ、入力信号Ｄ２はファンクションブロッ
クＡ２及びＣ２に与えられる。入力信号Ｄ３はファンク
ションブロックＡ３及びＣ３に与えられ、入力信号Ｄ４
はファンクションブロックＡ４及びＣ４に与えられる。
ロックの配置を行う論理演算回路例であり、図示の論理
演算回路は、ファンクションブロックＡ１乃至Ａ４、Ｂ
１乃至Ｂ４、及びＣ１乃至Ｃ４を備え、図示のように入
力信号Ｄ１乃至Ｄ４が与えられ、各ファンクションブロ
ックは図示のような接続関係にあるものとする。そし
て、ファンクションブロックＣ１乃至Ｃ４からそれぞれ
出力信号Ｘ１乃至Ｘ４が出力されるものとする。具体的
には、入力信号Ｄ１はファンクションブロックＡ１及び
Ｃ１に与えられ、入力信号Ｄ２はファンクションブロッ
クＡ２及びＣ２に与えられる。入力信号Ｄ３はファンク
ションブロックＡ３及びＣ３に与えられ、入力信号Ｄ４
はファンクションブロックＡ４及びＣ４に与えられる。
【００２４】図４を参照して、ここで、図３に示す論理
演算回路の各ファンクションブロックにマークを付す際
の動作について具体的に説明する。なお、この例では、
複数回のトレースを実行する際には、上記の方法（１）
を用いるものとする。
演算回路の各ファンクションブロックにマークを付す際
の動作について具体的に説明する。なお、この例では、
複数回のトレースを実行する際には、上記の方法（１）
を用いるものとする。
【００２５】まず、端子順序（トレース順序）が指定さ
れる。この例では、図４（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、入力信号
Ｄ１、Ｄ２、Ｄ３、及びＤ４の順でトレース順序が指定
される。なお、図４（ａ）にはトレース順序の一部のみ
が示されている。
れる。この例では、図４（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、入力信号
Ｄ１、Ｄ２、Ｄ３、及びＤ４の順でトレース順序が指定
される。なお、図４（ａ）にはトレース順序の一部のみ
が示されている。
【００２６】ここで、ファンクションブロックＣ１に着
目して、ファンクションブロックＣ１は、入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、ま
ず、論理段数が３段のマーク（１，３）が付される。さ
らに、ファンクションブロックＣ１は論理段数が１段と
して再度トレースされる。この際、方法（１）を用いて
いるから、論理段数として大きい値が採用され、この結
果、ファンクションブロックＣ１のマーク値は（１，
３）のままとなる（図４（ｂ）参照）。
目して、ファンクションブロックＣ１は、入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、ま
ず、論理段数が３段のマーク（１，３）が付される。さ
らに、ファンクションブロックＣ１は論理段数が１段と
して再度トレースされる。この際、方法（１）を用いて
いるから、論理段数として大きい値が採用され、この結
果、ファンクションブロックＣ１のマーク値は（１，
３）のままとなる（図４（ｂ）参照）。
【００２７】次に、ファンクションブロックＢ２に着目
して、ファンクションブロックＢ２は、入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、論理
段数２として認識され、まず、ファンクションブロック
Ｂ２にはマーク値（１，２）が登録される（付され
る）。ところが、ファンクションブロックＢ２は、入力
信号Ｄ２（つまり、系列数２）からも、論理段数２とし
てトレース可能である。ここでは、方法（１）を用いて
いるから、つまり、系列数は、後からトレースした際の
値が採用されるから、ファンクションブロックＢ２のマ
ーク値は（２，２）となる（図４（ｂ）参照）。
して、ファンクションブロックＢ２は、入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、論理
段数２として認識され、まず、ファンクションブロック
Ｂ２にはマーク値（１，２）が登録される（付され
る）。ところが、ファンクションブロックＢ２は、入力
信号Ｄ２（つまり、系列数２）からも、論理段数２とし
てトレース可能である。ここでは、方法（１）を用いて
いるから、つまり、系列数は、後からトレースした際の
値が採用されるから、ファンクションブロックＢ２のマ
ーク値は（２，２）となる（図４（ｂ）参照）。
【００２８】さらに、ファンクションブロックＣ２に着
目して、ファンクションブロックＣ２は入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、まず
論理段数が３段のマーク（１，３）として登録される。
そして、ファンクションブロックＣ２は、再度同じ系列
数の論理段数３として（１，３）とマークされる。次
に、ファンクションブロックＣ２は入力信号Ｄ２（つま
り、系列数２）からも論理段数３段としてトレースされ
る。ここでは、方法（１）を用いているから、系列数と
して後からトレースした際の値が採用される。従って、
ファンクションブロックＣ２は（２，３）とマークしな
おされる。さらに、ファンクションブロックＣ２につい
て、系列数２で論理段数が１段としてトレースされる。
前述のように、論理段数は、大きい値を採用することに
しているため、ファンクションブロックＣ２のマーク値
は（２，３）となる（図４（ｂ）参照）。
目して、ファンクションブロックＣ２は入力信号Ｄ１
（つまり、系列数１）に応じてトレースされた際、まず
論理段数が３段のマーク（１，３）として登録される。
そして、ファンクションブロックＣ２は、再度同じ系列
数の論理段数３として（１，３）とマークされる。次
に、ファンクションブロックＣ２は入力信号Ｄ２（つま
り、系列数２）からも論理段数３段としてトレースされ
る。ここでは、方法（１）を用いているから、系列数と
して後からトレースした際の値が採用される。従って、
ファンクションブロックＣ２は（２，３）とマークしな
おされる。さらに、ファンクションブロックＣ２につい
て、系列数２で論理段数が１段としてトレースされる。
前述のように、論理段数は、大きい値を採用することに
しているため、ファンクションブロックＣ２のマーク値
は（２，３）となる（図４（ｂ）参照）。
【００２９】このようにして、各ファンクションブロッ
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図４（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図４（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
【００３０】図５を参照して、図３に示す論理演算回路
の各ファンクションブロックにマークを付す際の他の例
について説明する。なお、この例では、複数回のトレー
スを実行する際には、上記の方法（１）を用いるものと
する。
の各ファンクションブロックにマークを付す際の他の例
について説明する。なお、この例では、複数回のトレー
スを実行する際には、上記の方法（１）を用いるものと
する。
【００３１】まず、端子順序（トレース順序）が指定さ
れる。この例では、図５（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、出力信号
Ｘ４、Ｘ３、Ｘ２、及びＸ１の順でトレース順序が指定
される。なお、図５（ａ）にはトレース順序の一部のみ
が示されている。
れる。この例では、図５（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、出力信号
Ｘ４、Ｘ３、Ｘ２、及びＸ１の順でトレース順序が指定
される。なお、図５（ａ）にはトレース順序の一部のみ
が示されている。
【００３２】ここで、ファンクションブロックＢ３に着
目して、ファンクションブロックＢ３は、出力信号Ｘ４
（ここでは、Ｘ４が系列数１となる）に応じてトレース
された際、論理段数２として認識され、ファンクション
ブロックＢ３にはマーク値（１，２）が登録される。と
ころが、ファンクションブロックＢ３は出力信号Ｘ３
（ここでは、Ｘ３が系列数２となる）からも論理段数２
としてトレース可能である。この例では、方法（１）を
用いているから、ファンクションブロックＢ３におい
て、系列数として後からトレースした際の値が採用され
る。従って、ファンクションブロックＢ３のマーク値
は、（２，２）となる（図５（ｂ）参照）。
目して、ファンクションブロックＢ３は、出力信号Ｘ４
（ここでは、Ｘ４が系列数１となる）に応じてトレース
された際、論理段数２として認識され、ファンクション
ブロックＢ３にはマーク値（１，２）が登録される。と
ころが、ファンクションブロックＢ３は出力信号Ｘ３
（ここでは、Ｘ３が系列数２となる）からも論理段数２
としてトレース可能である。この例では、方法（１）を
用いているから、ファンクションブロックＢ３におい
て、系列数として後からトレースした際の値が採用され
る。従って、ファンクションブロックＢ３のマーク値
は、（２，２）となる（図５（ｂ）参照）。
【００３３】次に、ファンクションブロックＡ３に着目
して、ファンクションブロックＡ３は、出力信号Ｘ４
（系列数１）からトレースされた際、論理段数３として
２回認識され、マーク値が（１，３）として登録され
る。次に、出力信号Ｘ３（系列数２）からトレースされ
た際、ファンクションブロックＡ３は、論理段数３とし
て認識される。前述のように、系列数として後からトレ
ースした際の値が採用される。この結果、ファンクショ
ンブロックＡ３のマーク値は、最終的に（２，３）とな
る（図５（ｂ）参照）。
して、ファンクションブロックＡ３は、出力信号Ｘ４
（系列数１）からトレースされた際、論理段数３として
２回認識され、マーク値が（１，３）として登録され
る。次に、出力信号Ｘ３（系列数２）からトレースされ
た際、ファンクションブロックＡ３は、論理段数３とし
て認識される。前述のように、系列数として後からトレ
ースした際の値が採用される。この結果、ファンクショ
ンブロックＡ３のマーク値は、最終的に（２，３）とな
る（図５（ｂ）参照）。
【００３４】このようにして、各ファンクションブロッ
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図５（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図５（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
【００３５】図６を参照して、図３に示す論理演算回路
の各ファンクションブロックにマークを付す際のさらに
他の例について説明する。なお、この例では、複数回の
トレースを実行する際には、上記の方法（２）を用いる
ものとする。
の各ファンクションブロックにマークを付す際のさらに
他の例について説明する。なお、この例では、複数回の
トレースを実行する際には、上記の方法（２）を用いる
ものとする。
【００３６】まず、端子順序（トレース順序）が指定さ
れる。この例では、図６（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、入力信号
Ｄ１、Ｄ２、Ｄ３、及びＤ４の順でトレース順序が指定
される。なお、図６（ａ）にはトレース順序の一部のみ
が示されている。
れる。この例では、図６（ａ）に括弧を付した符号で示
す順序でトレース順序が指定される。つまり、入力信号
Ｄ１、Ｄ２、Ｄ３、及びＤ４の順でトレース順序が指定
される。なお、図６（ａ）にはトレース順序の一部のみ
が示されている。
【００３７】まず、ファンクションブロックＣ１に着目
して、ファンクションブロックＣ１は、入力信号Ｄ１
（ここでは、Ｄ１が系列数１となる）に応じてトレース
された際、まず、論理段数が１と認識され、次に、論理
段数３として認識される。ここでは、方法（２）を用い
ているから、つまり、論理段数として後から認識された
値（最新の値）が採用されるから、ファンクションブロ
ックＣ１のマーク値は、最終的に（１，３）となる（図
６（ｂ）参照）。
して、ファンクションブロックＣ１は、入力信号Ｄ１
（ここでは、Ｄ１が系列数１となる）に応じてトレース
された際、まず、論理段数が１と認識され、次に、論理
段数３として認識される。ここでは、方法（２）を用い
ているから、つまり、論理段数として後から認識された
値（最新の値）が採用されるから、ファンクションブロ
ックＣ１のマーク値は、最終的に（１，３）となる（図
６（ｂ）参照）。
【００３８】次に、ファンクションブロックＢ２に着目
して、ファンクションブロックＢ２は、入力信号Ｄ１
（系列数１）に応じてトレースされた際、論理段数２と
して認識され、（１，２）とマークされる。次に、入力
信号Ｄ２（系列数２）からトレースされた際、ファンク
ションブロックＢ２は論理段数２として認識される。こ
こでは、系列数として後から認識された値（最新の値）
が採用されるから、最終的に、ファンクションブロック
Ｂ２のマーク値は（２，２）となる（図６（ｂ）参
照）。
して、ファンクションブロックＢ２は、入力信号Ｄ１
（系列数１）に応じてトレースされた際、論理段数２と
して認識され、（１，２）とマークされる。次に、入力
信号Ｄ２（系列数２）からトレースされた際、ファンク
ションブロックＢ２は論理段数２として認識される。こ
こでは、系列数として後から認識された値（最新の値）
が採用されるから、最終的に、ファンクションブロック
Ｂ２のマーク値は（２，２）となる（図６（ｂ）参
照）。
【００３９】さらに、ファンクションブロックＣ２に着
目して、ファンクションブロックＣ２は入力信号Ｄ１
（系列数１）からトレースされた際、まず、論理段数３
として認識され、さらに、再び論理段数３として認識さ
れる。次に、ファンクションブロックＣ２は入力信号Ｄ
２（系列数２）からトレースされた際、論理段数１とし
て認識される。ここでは、方法（２）を用いているか
ら、系列数及び論理段数とも後から認識された値（最新
の値）が採用される。従って、ファンクションブロック
Ｃ２は、中間的に、（２，１）とマークされる。さら
に、ファンクションブロックＣ２について、入力信号Ｄ
２からのトレースを続けると、論理段数３として認識さ
れる。前述のように、論理段数は後から認識された値が
採用される結果、ファンクションブロックＣ２のマーク
値は、最終的に、（２，３）と登録される。
目して、ファンクションブロックＣ２は入力信号Ｄ１
（系列数１）からトレースされた際、まず、論理段数３
として認識され、さらに、再び論理段数３として認識さ
れる。次に、ファンクションブロックＣ２は入力信号Ｄ
２（系列数２）からトレースされた際、論理段数１とし
て認識される。ここでは、方法（２）を用いているか
ら、系列数及び論理段数とも後から認識された値（最新
の値）が採用される。従って、ファンクションブロック
Ｃ２は、中間的に、（２，１）とマークされる。さら
に、ファンクションブロックＣ２について、入力信号Ｄ
２からのトレースを続けると、論理段数３として認識さ
れる。前述のように、論理段数は後から認識された値が
採用される結果、ファンクションブロックＣ２のマーク
値は、最終的に、（２，３）と登録される。
【００４０】このようにして、各ファンクションブロッ
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図６（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
クＡ１乃至Ａ４、Ｂ１乃至Ｂ４、及びＣ１乃至Ｃ４につ
いてマーク値を登録すると、図６（ｃ）に示す配置図が
得られる。つまり、レイアウトを行う際の（行，列）情
報が得られる。
【００４１】
【発明の効果】以上説明したように、本発明では、演算
するデータの下位ビットから上位ビットの並び、演算結
果の下位ビットから上位ビットの並び、又は、演算を行
う際の論理回路の順序を考慮しているから、演算データ
の流れを反映して論理演算回路を構成する各ファンクシ
ョンブロックの配置をすることができる。従って、各フ
ァンクションブロック間を配線する配線が迂回すること
なく、論理演算回路を構成した際、高集積化及び高速化
を図ることができるという効果がある。
するデータの下位ビットから上位ビットの並び、演算結
果の下位ビットから上位ビットの並び、又は、演算を行
う際の論理回路の順序を考慮しているから、演算データ
の流れを反映して論理演算回路を構成する各ファンクシ
ョンブロックの配置をすることができる。従って、各フ
ァンクションブロック間を配線する配線が迂回すること
なく、論理演算回路を構成した際、高集積化及び高速化
を図ることができるという効果がある。
【図１】論理演算回路とレイアウトとの対応を示す図で
あり、（ａ）は論理演算回路を構成する各ファンクショ
ンブロックに付けられたマーク（系列数、論理段数）の
一例を示す図であり、（ｂ）はこれらマークにしたがっ
て配置された論理演算回路の配置図である。
あり、（ａ）は論理演算回路を構成する各ファンクショ
ンブロックに付けられたマーク（系列数、論理段数）の
一例を示す図であり、（ｂ）はこれらマークにしたがっ
て配置された論理演算回路の配置図である。
【図２】本発明によるファンクションブロック配置装置
の一例を説明するためのフローチャートである。
の一例を説明するためのフローチャートである。
【図３】論理演算回路の一例を示す図である。
【図４】本発明によるマーク付与動作の一例を説明する
ための図であり、（ａ）はトレース順序を示す図、
（ｂ）はマーク付与を説明するため図、（ｃ）は各ファ
ンクションブロックの配置を示す図である。
ための図であり、（ａ）はトレース順序を示す図、
（ｂ）はマーク付与を説明するため図、（ｃ）は各ファ
ンクションブロックの配置を示す図である。
【図５】本発明によるマーク付与動作の他の例を示す図
であり、（ａ）はトレース順序を示す図、（ｂ）はマー
ク付与を説明するため図、（ｃ）は各ファンクションブ
ロックの配置を示す図である。
であり、（ａ）はトレース順序を示す図、（ｂ）はマー
ク付与を説明するため図、（ｃ）は各ファンクションブ
ロックの配置を示す図である。
【図６】本発明によるマーク付与動作のさらに他の例を
示す図であり、（ａ）はトレース順序を示す図、（ｂ）
はマーク付与を説明するため図、（ｃ）は各ファンクシ
ョンブロックの配置を示す図である。
示す図であり、（ａ）はトレース順序を示す図、（ｂ）
はマーク付与を説明するため図、（ｃ）は各ファンクシ
ョンブロックの配置を示す図である。
【図７】従来のファンクションブロック配置の際用いら
れるアルゴリズムを説明するための図である。
れるアルゴリズムを説明するための図である。
１〜９ ファンクションブロック（論理） １１〜１９ マーク ２１〜２９ ファンクションブロック（レイアウト） ３１〜３９ ２次元配置位置情報（行、列） Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４ ファンクション
ブロック
ブロック
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50
Claims (10)
- 【請求項１】 複数の機能ブロックを用いて構成される
論理演算回路のレイアウトを行う際に用いられ前記機能
ブロックの配置情報を得る配置装置であって、前記論理
演算回路を構成する各機能ブロックに対して（系列数，
論理段数）を示すマーク付けを行う第１の手段と、該マ
ークを前記レイアウトを行う際の（行，列）情報とする
第２の手段とを有し、前記（行，列）情報に応じて前記
機能ブロックを２次元配置するようにしたことを特徴と
する論理演算回路の配置装置。 - 【請求項２】 請求項１に記載された論理演算回路の配
置装置において、前記機能ブロックには少なくとも１以
上の入力端子が備えられており、前記第１の手段は、前
記入力端子の予め指定された端子順序に従って前記論理
演算回路のトレースを行い該トレースの際前記機能ブロ
ックの各々に対して前記マークを付けるようにしたこと
特徴とする論理演算回路の配置装置。 - 【請求項３】 請求項２に記載された論理演算回路の配
置装置において、前記入力端子の指定順序は下位ビット
入力端子から上位ビット入力端子の順序に指定されるよ
うにしたことを特徴とする論理演算回路の配置装置。 - 【請求項４】 請求項１に記載された論理演算回路の配
置装置において、前記機能ブロックには少なくとも１以
上の出力端子が備えられており、前記第１の手段は、前
記出力端子の予め指定された端子順序に従って前記論理
演算回路のトレースを行い該トレースの際前記機能ブロ
ックに対して前記マークを付けるようにしたことを特徴
とする論理演算回路の配置装置。 - 【請求項５】 請求項４に記載された論理演算回路の配
置装置において、前記出力端子の指定順序は上位ビット
出力端子から下位ビット出力端子の順序に指定されるよ
うにしたことを特徴とする論理演算回路の配置装置。 - 【請求項６】 請求項２乃至５のいずれかに記載された
論理演算回路の配置装置において、前記第１の手段は、
系列数Ｎ（Ｎは１以上の整数）番目に指定された端子に
応じてトレースを行った際、該トレースされた機能ブロ
ック前記系列数に対して前記Ｎを登録することを特徴と
する論理演算回路の配置装置。 - 【請求項７】 請求項６に記載された論理演算回路の配
置装置において、前記第１の手段は、前記機能ブロック
の各々をトレースした際、該機能ブロックに既にマーク
が付されていると、後からトレースした際の系列数を新
たに登録することを特徴とする論理演算回路の配置装
置。 - 【請求項８】 請求項２乃至５に記載された論理演算回
路の配置装置において、前記第１の手段は、第１のファ
ンクションブロックをトレースする第２のファンクショ
ンブロックの論理段数Ｊに１を加えた（Ｊ＋１）を前記
第１のファンクションブロックの論理段数として登録す
るようにしたことを特徴とする論理演算回路の配置装
置。 - 【請求項９】 請求項８に記載された論理演算回路の配
置装置において、前記第１の手段は、前記機能ブロック
の各々をトレースした際、該機能ブロックに既にマーク
が付されていると、前記論理段数として大きい値を選択
して新たに登録するようにしたことを特徴とする論理演
算回路の配置装置。 - 【請求項１０】 請求項８に記載された論理演算回路の
配置装置において、前記第１の手段は、所定の機能ブロ
ックからトレース可能な複数ブロック群がある際、前記
複数ブロック群全てをトレースした後、前記複数ブロッ
ク群に含まれる機能ブロックに接続される機能ブロック
をトレースし、該機能ブロックに既にマークが付されて
いると、後からトレースした際の論理段数を新たに登録
するようにしたことを特徴とする論理演算回路の配置装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268490A JP2790172B2 (ja) | 1995-10-17 | 1995-10-17 | 論理演算回路の配置装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268490A JP2790172B2 (ja) | 1995-10-17 | 1995-10-17 | 論理演算回路の配置装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09114874A JPH09114874A (ja) | 1997-05-02 |
| JP2790172B2 true JP2790172B2 (ja) | 1998-08-27 |
Family
ID=17459227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7268490A Expired - Lifetime JP2790172B2 (ja) | 1995-10-17 | 1995-10-17 | 論理演算回路の配置装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2790172B2 (ja) |
-
1995
- 1995-10-17 JP JP7268490A patent/JP2790172B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09114874A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US5239465A (en) | Method and system for layout design of integrated circuits with a data transferring flow | |
| JP4804829B2 (ja) | 回路 | |
| JP2753263B2 (ja) | 半導体集積回路の自動配線方法 | |
| Chang et al. | Postlayout logic restructuring using alternative wires | |
| US6480996B1 (en) | System and method for transposing wires in a circuit design | |
| CN114386356A (zh) | 芯片设计的布线方法及装置、设备、存储介质 | |
| US5153843A (en) | Layout of large multistage interconnection networks technical field | |
| US5848263A (en) | File conversion method and apparatus for LSI design data | |
| JP2790172B2 (ja) | 論理演算回路の配置装置 | |
| JP3157732B2 (ja) | 対話型配線パターン作成システム | |
| US5881274A (en) | Method and apparatus for performing add and rotate as a single instruction within a processor | |
| Shirota et al. | A new rip-up and reroute algorithm for very large scale gate arrays | |
| JP2592681B2 (ja) | セル同期回路 | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JP3022433B2 (ja) | グループ等長配線システム | |
| JP2921294B2 (ja) | レイアウト設計方法 | |
| JPH07249062A (ja) | 論理回路の生成方法 | |
| JP3014157B2 (ja) | 自動配線方式 | |
| JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
| JP3062149B2 (ja) | 自動配線方法 | |
| KR100248380B1 (ko) | 스키메틱 편집기의 신호선 연결도 검사방법 | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980513 |