JP2781614B2 - 密着型読み取りセンサ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ等に用いられる原稿読み取り用
の読み取りセンサに関する。

従来の読み取りセンサは特開昭60−244062号公報記載
のように、読み取り用の光を受光する位置に形成した第
１の光導電体と、光を受光しない位置に形成した第２の
光導電体とがそれぞれ形成され、両者が接続され直列に
電圧を印加された時の各光導電体の接続点における電位
が出力電圧として外部に取り出されていた。

また、別の従来の読み取りセンサは、日経エレクトロ
ニクス,434（1987年），第207頁から第221頁記載のよう
に、導電型素子と蓄積容量と、アモルファスシリコン
（以下、ａ−Siと略す）薄膜トランジスタで形成した転
送スイッチ及びリセットスイッチと、信号マトリクス配
線とゲート配線とで構成されていた。読み取りは、光導
電素子を形成した透明基板に原稿が密着され、透明基板
の光導電素子を形成した面の反対側に配置した光源によ
って、透明基板を通して原稿が照明され、その反射光が
光導電素子に取り込まれて光電変換される、いわゆる完
全密着読み取りが行われている。

光導電素子は、原稿からの反射光のみを受けるように
なっており、発生した光電流は蓄積容量に一定時間蓄積
される。ゲート配線に転送信号を送って１ブロック当り
32ケの光導電素子で発生した信号電荷をａ−Si薄膜トラ
ンジスタのスイッチ作用により、32本の信号マトリクス
配線の容量に転送し、外部回路により電圧を順次読み出
すようになっていた。１ブロックごとの信号電荷の転送
及びリセットは、ゲート配線に外部より信号を入力する
ことによって行っているため、ブロックの数だけ、ゲー
ト配線を設けていた。また、ブロック中の素子の数と、
信号マトリクス配線の数は同一で構成していた。

〔発明が解決しようとする課題〕

上記二つの従来技術は、原稿を照らす光源の照度ばら
つきに配慮されておらず、光源の照度ばらつきが直接、
出力信号のばらつきとなる問題があった。また、温度に
よる感度変化や経時変化による感度変化、或いはパター
ン精度のばらつきも直接信号ばらつきの原因となる構成
となっていた。

また上記後者の従来技術は、コンダクタンスの小さな
薄膜トランジスタに接続された蓄積容量に光電変換素子
の光電流がすべて蓄積されるため、電荷の転送に時間が
かかることに配慮されておらず、高速の読み取り動作が
難しい問題があった。

更に上記後者の従来技術は読み取りのマトリクス駆動
をすべてゲート線，マトリクス線を駆動する外部に接続
された回路で行っているため、配線の数が多くなる点に
ついて配慮されておらず、小型化に不利であり、外部回
路の規模が大きい問題があった。

また、上記後者の従来技術はブロック中の素子の数と
信号マトリクス配線の数が同一のため次のブロックの読
み出しを行うまでにブロック切換え時にデータ転送時間
及びリセット時間を要し、ブロックごとの信号の間に休
止期間が入る点には配慮がなされておらず、信号読み出
しが複雑になることがあった。

本発明の目的は、光源ばらつきによる読み取り信号ば
らつきを軽減することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、透光性基板の上
に原稿を照明する光源からの光（直接光が望ましい）を
光電変換する基準素子と、原稿からの反射光を光電変換
する読み取り素子を設けたものである。

この場合、読み取り素子と基準素子とを直列に接続し
て供給電圧を分圧して読み取り信号とすることが好まし
く、また、読み取り素子と並列に、或いは基準素子と並
列に読み取り電圧転送用の容量を設けるか、或いは読み
取り素子に並列の容量と基準素子に並列の容量を設ける
ことが好ましい。尚、読み取り素子と基準素子とは同一
工程で形成することが可能であり、効率が良い。

更には、基準素子の光電流に対する白原稿を読み取っ
た時の読み取り素子の光電流の比を0.1〜100とすること
が好ましくまた割り算回路により出力信号を直線化する
ことが好ましい。

〔作用〕

原稿を照明する光源の直接光を光電変換する基準素子
は、光源の輝度に比例した出力を出し、また原稿からの
反射光を光電変換する読み取り素子は、原稿面の照度お
よび、原稿面の反射率に比例した光電変換出力を出す。
そのため、読み取り素子の光電変換出力は、本来読み出
したい原稿面の反射率に対応する出力に照度ばらつきに
よるノイズ成分が入ったものになる。基準素子は光源の
輝度に比例した出力を出すが、光源の輝度と原稿面の照
度は比例するため、この基準素子の出力を用いて、読み
取り素子の出力を補正することによって、原稿の反射率
に対応する出力のみ取り出すことができる。

読み取り素子と基準素子とを直列に接続し、供給電圧
を分圧して、読み取り信号とすると、出力電圧は両素子
の抵抗の比によって分圧される。読み取り素子及び基準
素子の抵抗は導電率に反比例し、導電率は素子に入射す
る光の強度に比例するので、分圧出力は読み取り素子と
基準素子に入射する光の強度の比に反比例することにな
る。出力電圧が読み取り素子と基準素子の導電率の比に
よって決まるので、光源ばらつきによる出力むらをなく
することができる。

読み取り素子と基準素子を直列に接続して電圧を加え
さらに、読み取り素子と並列に或いは基準素子と並列に
読み取り電圧転送容量を設けると、先に述べたように原
稿の反射率に対応した読み取り電圧が、読み取り素子と
基準素子の接続点に出てくる。そのため、読み取り電圧
転送容量はその容量を読み取り電圧に比例した信号電荷
を蓄えることができる。読み取り電圧転送容量の大きさ
は、読み取り素子や基準素子の光電流の大きさに依存せ
ず、キャパシタの配線の平行する面積を変化させること
により任意に設定することができるので、信号を読み出
す回路の能力に応じて、容量値を選定することができ
る。

読み取り素子と基準素子は光の入射方向が異なるが両
者とも光電変換を行う半導体膜であり、同一の工程で作
成することにより、素子のばらつきを低減し、また製造
工程を少なくして安価な読み取りセンサを供給すること
を可能にする。

基準素子の光電流値と、読み取り素子の光電流の最大
値、即ち、白い（反射率0.8程度）原稿を読み取った時
の光電流値は、大幅に異なると先に述べたような基準素
子に光源ばらつきの補正を行った時のS/N比が悪くな
る。そのため、この光電流比を0.1から100とすることに
よって、補正誤差を少なくできる。また、基準素子と読
み取り素子を直列に接続して、分圧した信号を読み取り
電圧とした場合には、両者の電流に大きな差があると、
読み取り素子の光電流が変化した時の電圧変化が小さく
なり、S/N比が取りにくくなるため、読み取り素子の光
電流の最大値を、基準素子の光電流の0.1から100とする
ことにより、良好な出力を得ることができる。

〔実施例〕

以下、本発明の実施例を図に従って説明する。

第１図は本発明の一実施例に係る密着型読み取りセン
サの断面図である。全体構成は、読み取りセンサ基板10
0に梨地導電フィルム13を装着し、原稿11をプラテンロ
ーラ10によって読み取りセンサ基板100に押し付けてい
る。読み取りセンサ基板100の原稿11と反対側に光源14
を配置している。光源14からの照明光は、読み取りセン
サ基板100の透光部及び梨地導電フィルム13を通して、
読み取りを行う原稿11の表面を照射し、乱反射された光
は、原稿11の表面の反射濃度（文字のある，なし等）に
対応した強度で、読み取りセンサ基板100の上に形成し
た読み取り素子２に入射し、光電変換される。

ファクシミリのG3規格の原稿読み取りでは、読み取り
素子２は1mm当たり８ケの割合でライン状に配置されて
おり、A4判の原稿では素子数は約1728個,B4判の原稿読
み取り用のセンサでは約2048個の素子が並んでいる。読
み取り幅ではそれぞれ216mm,256mmであり、原稿を原寸
で読み取るいわゆる密着型読み取りセンサでは、センサ
自体の寸法も原稿サイズと同じ長さが必要であり、また
光源14も、原稿サイズをすべて照明する必要がある。し
かしながら光源として利用されている蛍光燈は中央と端
では照度が異なり、また、発光ダイオードを多数個並べ
た光源では、個々の発光ダイオードのばらつきにより照
度むらを生じる。

原稿11からの反射光の強度は原稿面の照度に比例する
ため、光源14が原稿11を照らす照度むらはそのまま読み
取りセンサの出力むらとなり、シェーディングと呼ばれ
ている。このシェーディングのある読み取りセンサの出
力を一定の基準で白黒２値化を行うと、原稿の実際の反
射濃度からずれたものとなり画像の劣化を引き起こすた
め好ましくない。

一般には、均一な白い原稿を読み取った時のシェーデ
ィングを予めメモリに蓄え、実際に原稿を読み取るとき
には、原稿したシェーディングがないように補正を行っ
ている。しかしながら、このような補正は、補正回路の
A/D変換の精度や入力電圧振幅の制限から、実際、工業
的には大幅なシェーディングの補正は難しい。本発明
は、このようなシェーディングを読み取りセンサの構成
の工夫によりなくそうとするものである。

読み取りセンサ基板100は、透光性基板101上に、電極
102,遮光膜102a,絶縁膜103,光電変換膜104,オーミック
コンタクト層105,電極106,保護膜107,遮光膜108を形成
し、所定の形状にIC等のパターン形成で用いられるのと
同様なホトリソグラフィー技術を用いて所定のパターン
に形成している。こうして読み取り素子2,蓄積容量2a,
基準素子1,読み出しスイッチ３を作成している。尚、梨
地導電フィルム13は導電性透明フィルム13aと梨地加工
フィルム13cとを積着層13bを介在して積層したものであ
る。

第２図は第１図の例にて形成した読み取りセンサの平
面図とこれに対応する回路図との組み合わせ図面であ
る。読み取り素子２及び基準素子１は光導電型の光電変
換素子を用いており、読み出しスイッチ３は電界効果型
の薄膜トランジスタである。なお、この図では、形状が
わかり易いように、遮光膜108等は省略してある。

読み取り素子２は、遮光膜102aにより、光源14の光は
直接受光しないように形成されており、光源14が原稿11
を照らした反射光を光電変換する。一方、読み取り素子
の近傍に形成した基準素子１は、遮光膜102aはなく、光
源14の光を直接光電変換する。また、この時、基準素子
１の上には遮光膜108を形成してあり、原稿11からの反
射光は入射しない。読み取り素子２の光電変換出力は、
原稿11の照度及び反射率に比例する。

また、基準素子１の光電変換出力は光源14の方射強度
に比例するので、読み取り素子２の光電変換出力をこれ
を用いて補正すれば、原稿の照度むら、即ち、光源の方
射強度のむらに依存しない反射率に依存した出力を取り
出すことができる。本実施例では、読み取り素子２に基
準素子１を直列に接続しており、一定印加電圧V_SSとV_DD
との差を分圧しており、読み取り素子２と基準素子１の
接続点Ａに読み取り出力信号が電圧として出てくる構成
となっている。更に、読み出し容量2aは、読み取り素子
２と並列に形成してあり、接続点Ａの電圧V_SIGとV_SSと
の差と読み出し容量2aの静電容量Ｃに比例した信号電荷
Ｑ＝Ｃ（V_SIG−V_SS）を蓄える。

一定の読み取り周期ごとに読み出しスイッチ３を導通
状態として信号線SIGに電荷を転送し、読み出しを行
う。

本実施例の要部を第３図に示す。

接続点の電圧V_SIGは読み取り素子２と基準素子１の抵
抗をそれぞれR₂及びR₁とすると で表わされる。読み取り素子の導電率σ_２は光源14の放
射強度Ｉ及び原稿の反射率γに比例し、また基準素子１
の導電率σ_１は光源14の放射強度に比例する。そのた
め、信号電圧V_SIGは と表わされ、光源のばらつきに依存せず、原稿の反射率
によってのみ変化する出力が得られる。ここでＢは反射
率γ＝１の時の読み取り素子と基準素子との導電率の比
であり、素子のレイアウトや光源と素子の配置により設
計できる。

出力電圧はこの比と逆比例関係にある。そのためＢが
大きい場合も小さい場合も出力電圧変化は小さくなるの
で適当な値にする必要がある。

信号電荷Ｑは、信号電圧V_SIGと読み出し容量Ｃに依存
する出力なので、読み出し容量の静電容量Ｃを変えるこ
とによって、信号電荷Ｑの大きさを選択することができ
る。そのため、本実施例のように電界効果型薄膜トラン
ジスタから成る読み出しスイッチを用いて電荷を信号線
SIGに転送する場合には、読み取りに要求される速度
や、読み出しスイッチ３の駆動電流容量に応じて読み出
し電荷Ｑを変えた設計を行うことができる。これは従来
の読み取りセンサが、原稿からの反射光を光電変換する
読み取り素子の光電流をすべて蓄積容量に蓄えていた点
と大きく異なる点である。このような読み取り素子2,基
準素子1,読み出し容量2aからなる読み取り素子構成は、
読み取りセンサの性能及び回路の構成自由度を大きく向
上させる。

また本実施例では読み取り素子と基準素子は同一の光
電変換膜で、同一の工程で作成している。そのため、読
み取り素子と基準素子と二つの光電変換素子を設けても
工程が増えることはない。膜及び工程が同一なので材料
ばらつきや、パターン精度のばらつきは共通に受けるた
め、基準素子と読み取り素子との導電率の比による読み
出しを行っている本実施例では、素子ばらつきが小さく
なる効果がある。

透光性基板上に形成した、原稿の反射光を光電変換す
る読み取り素子と、光源よりの直接光を光電変換する読
み取り素子を設けることにより、光源のばらつきによる
シェーディングを補正し、原稿の反射率のみ含んだ信号
を得ることができる効果がある。本実施例では、読み取
り素子と、基準素子は光導電型の光電変換素子を用いて
いるが、ホトダイオード動作をする積層型の光電変換素
子やホトトランジスタを用いても良い。また、本実施例
では、読み取り素子１ケに対して基準素子１ケを設けて
いるが、シェーディングがなだらかな場合には、読み取
り素子複数個に対して基準素子を１ケ設ける構成として
も良い。光源ばらつきを補正するためには実施例にある
ように読み取り素子と基準素子の出力の比を取る必要が
ある。そのため、読み取り素子と、基準素子の数が1:1
でない場合には、読み取り素子と基準素子の光電変換出
力を別個に取り出し外部で割り算を行えば良い。光電変
換出力としては電圧，電流，電荷があるが、素子に入射
する光量と比例する出力であればいずれでも良い。

本実施例によれば照明光を受ける基準素子と、原稿反
射光を受ける読み取り素子を設けているため、これら２
素子の接続点から光電変換出力の比を取ることによって
光源に起因するシェーディングのない読み取り信号が得
られるという効果がある。

次に、読み取り素子と基準素子とを直列に接続し、供
給電圧を分圧して読み取り信号とした場合には、簡単な
構成で光源ばらつきによるシェーディングを補正して、
原稿の反射率に対応した出力電圧が得られる効果があ
る。本実施例では読み取り素子及び基準素子は光導電型
の光電変換素子であるが、積層型ホトダイオード或いは
ホトトランジスタを光電変換素子に用いても、同様な効
果が得られる。基準素子と読み取り素子はどちらがアー
ス側でも良い。

次に、読み取り素子と基準素子とを直列に配置し、さ
らに読み取り素子と並列にまたは基準素子と並列に読み
取り電荷転送容量を設けることによって、読み取り素子
及び基準素子の光電流の大きさに依存せずに読み出し信
号電荷を設定できるので、読み出し回路の駆動能力に対
応して信号電荷を設定できる効果がある。そのため、設
計自由度が向上する効果がある。

次に、読み取り素子と基準素子とを同一の工程で製造
すると、素子のパターンばらつき，物性ばらつきを読み
取り素子と、基準素子とで同一とすることができるの
で、ばらつき低減の効果がある。また、これらの素子を
薄膜トランジスタと同一の工程で形成することもでき
る。同一工程で読み取り素子及び基準素子とを形成する
ことにより、工程を増やすことなく、高性能の読み取り
を行うことができる効果がある。

次に、読み取り素子と基準素子の導電率の比につい
て、第４図及び第５図を用いて説明する。第１図及び第
２図の実施例の説明で述べたように、読み取り電圧は式
（１）で表わされた反射率＝１のときの読み取り素子の
導電率と基準素子の導電率の比Ｂに依存し、Ｂが大きく
ても、小さくても出力電力は飽和するので誤差が大きく
なる。実用的には約Ｂ＝10に設定すると電圧変化を大き
く取れるが直線性はＢ＝１位が良く目的により0.1〜100
の範囲で設定すれば良い。このＢの設定は読み取り素子
と基準素子の大きさ，レイアウト，光源との位置関係等
で決まるが、設計自由度の大きな値である。このよう
に、反射率が１の時の読み取り素子の光導電率と、基準
素子の光導電率の比を0.1〜100とすることにより、読み
取り電圧原稿反射率変化による読み取り電圧変化を大き
く取ることができるため、読み取り精度を向上できる効
果がある。

またＢの小さい範囲では反射率と出力電圧変化が直線
関係に近くなるので良質の信号が得られるという効果が
ある。

なお、最小読み取り分解能は、読み取りの隙間分解能
すなわち、１階調の電圧変化がノイズレベルよりも大き
いことが必要であり、読み取りセンサシステム系のノイ
ズレベルに依存する。

次に、第２図から第５図で説明した読み取りセンサの
読み出し回路について第６図および第７図を用いて説明
する。第２図から第５図で説明した実施例では、読み出
し電圧は読み取り素子導電率と基準素子導電率の比Ｂに
式（１）に示すような関係で表わされた。ここで、反射
率γが変わるとほぼ反射率に反比例して読み出し電圧V
_SIGが出てくる。読み出し方式によって信号の形態は異
なるが、電圧，電流，電荷のいずれの読み出しでも出力
の強度は反射率γにほぼ反比例の関係がある。この非線
形性は多数の階調（中間の色の濃さ）を読み取って区別
するためにはあまり好ましくない特性であり、第６図に
示すように、読み取りセンサの出力Ｘで一定電圧Ｙを除
算することによって、線形な出力Ｚを得ることができ
る。読み取りセンサの出力Ｘは０になることが許されな
いので、オペアンプ206の入力に抵抗分割回路を設ける
注意が必要である。

第１図及び第２図にて説明した実施例では、出力信号
を電荷として読み出し、第７図に一例として示すような
電流増幅回路201,積分回路202,割算回路203を用いた回
路が高速読み取りに好都合である。Ｂの小さな範囲では
信号の直線性が良いため割算回路203を省略することが
可能である。

このように、第１図から第７図の実施例で示したよう
に、基準素子と読み取り素子を直列に接続し、読み取り
信号として分圧出力を用いた場合には、割算回路によ
り、読み取り出力として反射率、即ち反射光の光の強さ
に比例した出力が得られるので階調読み取りのような高
画質読み取りに効果がある。

本発明の実施例を第８図の回路図及び第９図の信号タ
イミング図を用いて説明する。本発明の読み取りセンサ
はアモルファスシリコン薄膜トランジスタから成るシフ
トレジスタ部7,バッファ部6,分割マトリクス線8,ブロッ
クスイッチ5,安定化スイッチ44,読み出し転送スイッチ
3,及び光電変換素子である基準素子1,読み取り素子２よ
り成る。

第８図の回路はすべて透光性基板上に作成される。読
み取り素子はS1よりS2048まであり、G3規格のファクシ
ミリの例である。なお、S1〜S2048の一部素子は省略或
いは数字で略記した。シフトレジスタは入力線IBにデー
タをセットした後、クロックφ及びによりシフトレジ
スタ段SR0からSR64まで順次データ転送される。信号は
シフトレジスタ部７からバッファ６を介して１ブロック
（ここでは32素子）を選択するブロックスイッチ５及び
安定化スイッチ４を駆動する。バッファは論理の調整の
ためのNORゲート6cとインバータ6bを介してプッシュプ
ル回路6aを駆動する。この間に信号の論理の調整及びス
イッチサイズの大型化による駆動電流の増幅を行ってい
る。プッシュプル回路は１ブロックに２組あり一方は、
ブロックスイッチ32ケのゲート電極をまた、もう一方は
ブロックスイッチ駆動用のプッシュプル回路と逆論理で
動作させ、安定化スイッチのゲート線を駆動している。

ブロックスイッチ４を、シフトレジスタ部７のデータ
をバッファを介して選択し、次に分割マトリクス線８の
１本を１（正論理）にすると、ブロックスイッチ５及び
分割マトリクス線８のマトリクスにより選択すると１ケ
の読み出しスイッチ３が導通となる。これにより１ケの
読み取り素子の読み取り電荷が信号線に転送される。こ
こで読み取り素子は第１図及び第２図ですでに説明し
た、読み取り素子２と基準素子１を直列に配列したもの
で、ここでは省略しているが、第２図中の回路図にある
ように読み出し容量2aを持っている。

第７図で説明した回路を用いて信号線S_IGの信号を増
幅積分割り算をした例を第９図のV_outに示している。こ
こでは信号の強さのみ示している。このような信号タイ
ミングは、読み取り素子のブロック分割方式に依存して
いる本実施例は１ブロックの構成素子数は32であり、20
48個の素子を駆動するのに64ブロック必要である。シフ
トレジスタはブロック選択を重ねる論理をとるためSR0
からSR64まで65ケあり、分割マトリクス線はA1〜A64ま
で64本ある。一般的な分割マトリクス駆動ではマトリク
ス線と１ブロックの素子数は同じであり、この場合32本
になりそうであるが、そうするとあるブロックから、次
のブロックを選択しようとする動作遅れのためにブロッ
ク間に休止期間を必要とする。本実施例の構成によれ
ば、１ブロックに属する素子の数N_Bよりも、分割マトリ
クス線８の数N_mを増すことにより、ブロックの切換え期
間を１素子当りの読み出し時間をt_Rとすると、t_R（N_m−
N_B）だけ増すことができる。第８図の実施例はN_m＝2N_B
としており、簡単な論理で休止期間なく連続な出力が得
られる。

第８図で用いているスイッチ類はすべて第10図に示す
ような、いわゆる逆スタガ型のアモルファスシリコン薄
膜トランジスタで構成できる。透明基板101上にゲート
電極102,絶縁膜103,i型アモルファスシリコン104,n⁺型
アモルファスシリコン105,ソース電極106a及びドレイン
電極106b,保護層107を順次積層及びホトリソグラフィー
技術を用いて所定の形状のパターニングされている。

この構成の薄膜トランジスタスイッチはｎチャンネル
型のMIS電界効果型トランジスタとなり、ゲート電極102
にV_Gの電圧を加えるとコンダクタンス で表わされるMOS型トランジスタの基本式に良くあった
動作をする。ここで、Ｗはチャンネル幅、Ｌはチャンネ
ル長、C_Iはゲートの単位面積当りの容量、μは電子の移
動度、V_Tは閾値電圧を表わす。

しかしながらこのようなアモルファスシリコンの薄膜
トランジスタは、電子の移動度μが一般に0.1〜1cm²/VS
と結晶シリコンよりも３桁程度小さいため、大きな電流
を駆動することは難しい。動作速度のマトリクス駆動に
よる高速化，駆動容量の減少，読み取り素子容量の選定
により第８図で示した実施例では、シフトレジスタが20
KHz1,ブロックのマトリクス数が32本であり総合の動作
速度は600KHz程度が得られる。この速度はG3規格では十
分実用となる読み取り速度である。また、読み取り素子
と薄膜トランジスタを共用できるのでプロセスの簡単
化，配線量の減少，基板の小型化が可能であり、高性能
で安価な読み取りセンサを供給できる。

尚、基本インバータにはE/Rインバータ,E/Eインバー
タ,CMOS構成のインバータを用いることができる。

E/Rインバータを用いたシフトレジスタ回路を第11図
に示す。この構成のインバータはE/Eインバータよりも
６倍程度高速であり、好都合であるが、E/R,E/Eどちら
のインバータでも良い。

本実施例によれば低容量の第１図及び第２図に示す読
み取り素子及びアモルファスシリコンの薄膜トランジス
タスイッチで形成したシフトレジスタ部，バッファ部，
ブロックスイッチ，安定化スイッチ，分割マトリクス線
によって配線量を減少し、基板の小型化が可能となり安
価で高性能な読み取りセンサを供給できる効果がある。

また、本発明でさらに、分割マトリクス線の数を１ブ
ロックを構成する素子数よりも多くすることによって、
ブロック切換え時間に余裕ができるため、連続な読み取
り出力を得られる効果がある。

本発明により読み取りセンサを構成した実施例はすで
に第１図にその断面構造を示している。回路及び素子の
動作はすでに説明したとおりである。ここでは梨地透明
導電フィルムの実施例として説明する。

なお、梨地面とは、表面に微細な凹凸があり、これに
よって反射光及び透過光の光路が変化し散乱される面を
言う。好ましくは表面粗さが平均の高さで0.2μｍから1
0μｍ程度あり、散乱光を含めた光の透過率が70％以上
の面を言う。

尚、梨地加工に限らず、センサ基板の上に導電性フィ
ルムを設けて該フィルム表面の光の集中反射凹面鏡的反
射を防止する構成とすることもできる。原稿11はプラテ
ンローラ10によって梨地透明導電フィルムを介して、読
み取り素子に押し付けられ、所定の読み取りを行うこと
は先に説明した。この時、梨地透明導電フィルム表面は
原稿11の押し付け走行により静電帯電する。その帯電状
態が変動すると（原稿が走行すると）周囲の電場が変化
し、梨地透明導電フィルム11がなければ、読み取りセン
サの配線にノイズが誘導され、薄膜トランジスタの誤動
作や、読み取りセンサ出力が異常となる原因となる。梨
地透明導電フィルムはポリエステル，アクリル等の透明
なフィルムベースとシールドのためのITO（インジウム
スズ酸化物）やスズ酸化物より成る透明導電層13b及
び梨地処理13cから成っている。

ITOは原稿の走行によって原稿11が走行するベースフ
ィルム面に発生する静電気によるノイズをシールドする
役割を持ち、また、梨地面13c、これがない場合に発生
する素子の異常出力を防止する。即ち梨地面がない場合
には、プラテンローラ10の押し付けによってフィルムが
変形し、読み取り素子２の近傍で凹面鏡形状となること
がある。これにより、フィルムのセンサ面側が梨地面で
ない場合にはフィルムのセンサ面側の光源からの光が、
凹面鏡のような効果で集光され、異常に高い出力となる
ことがある。梨地面13cは凹凸形状をしており、これに
よって透過光及び反射光が散乱される面を言うが、これ
により、光源の光は散乱され、フィルムが凹型に変形し
ても安定な読み取りが可能な効果がある。

尚、梨地透明導電フィルムはITOを片面に付けたフィ
ルムと、梨地加工したフィルムとを、ITO面および非梨
地面で接着して得ることもできる。

第12図は本発明によるセンサ部分の斜視図であり、図
のように光電変換素子を構成する上下の電極102,106の
重複数は多数個配設されることになる。

第１図及び第８図で示した読み取りセンサを、ファク
シミリに実装した時の一例の断面図を第13図により説明
する。この断面図においては本発明の読み取りセンサア
センブリ300,プラテンローラ10,感熱記録ヘッド301,感
熱紙302を示しており、他の回路，電源等は省略してい
る。読み取りセンサアセンブリ300は、第１図の断面図
に示すような構成となっており、梨地透明導電フィルム
13及び光源14も含んでいるものである。

この図に示すように原稿を303の矢印方向より原稿面
を下側にして入れると、原稿はプラテンローラ10aと押
圧手段308により読み取りセンサアセンブリ300に押し付
けられ、すでに説明したような読み取りを制御電源回路
（図示せず）により行う。また、感熱ヘッド301は感熱
紙302をプラテンローラ10bと押圧手段309で発熱素子に
押し付けて、制御回路からのデータに基づき所定の記録
面を得る。このように、ファクシミリの実装は、読み取
りセンサアセンブリ300及びプラテンローラ10aによって
形成される読み取り系と、感熱ヘッド301,プラテンロー
ラ10b,感熱紙302で構成される記録系の配置によりデザ
インが制約される。本発明の読み取りセンサを用いれば
第13図のようにコンパクトな設計が可能となり、設計自
由度が増す効果がある。

これは、従来多く用いられた縮小光学系を要するCCD
センサ読み取り系では困難である。即ち、CCDセンサは
小さなセンサ面に原稿表面を縮小光学系で結像する必要
があるため、光路長は25cm程度必要であった。また、組
立後の調整も必要であり、設計は読み取り系により大き
く制約されていた。これに対して、本構成の原稿を読み
取りセンサアセンブリと密着させて読み取るいわゆる、
密着型読み取りセンサでは光路長は100μｍ前後であ
り、大幅な小型化及び設計自由度が増す効果がある。図
に示す筐体又はフレームはより小さな寸法であることが
判る。

以上の実施例によれば、透光性基板上に形成した読み
取り素子と、基準素子によりそれぞれ、原稿反射光及
び、光源の面接光を光電変換することができるので、読
み取り素子の光源ばらつきによるシェーディングを基準
素子の出力で補正できるので、シェーディングを補正可
能な高性能の密着型読み取りセンサを提供できる効果が
ある。

更に、読み取り素子と基準素子とを直列に接続して供
給電圧を分圧して読み取り信号とするため、簡単な構成
で光源ばらつきによるシェーディングを補正することが
できる。

また、実施例によれば、読み取り素子と直列に基準素
子を接続し、読み取り素子と並列に或いは基準素子と並
列に読み出し容量を設けているため、読み取り素子の光
電流の大小にかかわらず、分圧信号と読み出し容量の積
で決まる信号電荷を設定できる効果がある。このため、
読み出し回路の設計自由度が大幅に増す効果がある。

本実施例によれば、読み取り素子と基準素子とを同一
の工程で作成するため、工程を増やすことなく、高性能
の読み取りが可能となる効果がある。また、同一工程で
作成するため基準素子と読み取り素子の材料及びパター
ン精度のばらつきが少なく、その結果ばらつきの少な
い、読み取りができる効果がある。

基準素子の導電率と読み取り素子の導電率を0.1〜100
とすると出力電圧の変化が大きいため、読み取り精度が
良くなる効果がある。

また、割算回路により出力信号が直線化できるため、
中間調を含んだ高画質読み取りが可能となる効果があ
る。

更のアモルファスシリコン薄膜トランジスタより成る
シフトレジスタとバッファとブロックスイッチと安定化
スイッチを分割マトリクス線により読み出しスイッチを
切換えて読み取り素子の信号を取り出せるため、配線が
少なく小型のセンサを提供できる効果がある。

加えて本実施例によれば分割マトリクス線の数より
も、１ブロックの素子数が少ないため、ブロック切換え
時に休止時間がなく外部回路が少なく、ファクシミリに
利用し易い連続読み取り出力を得ることができる。

原稿と導電性透明フィルムは摩擦するため、静電気が
発生する。導電性透明フィルムがない場合には静電気
や、周囲の電波によって、光電変換素子や回路配線のノ
イズが誘動されて出力信号が不安定となるが、この導電
性透明フィルムがあると誘動をシールドするための安定
な出力が得られる効果がある。

導電性透明フィルムは、外力により容易に変形するの
で、破損することがなく、組立が容易となる効果があ
り、信頼性が高い。

この導電性透明フィルムには光を透過するポリエステ
ル，ナイロン，アクリル等を用いることができ、導電性
はITO（インジウム スズ酸化物），スズ酸化物等の透
明導電性の材料や、金属薄膜をコーティングして得るの
が容易である。シート抵抗は100KΩ／□よりも小さいの
が好ましい。

導電性透明フィルムの片面を梨地状につや消し加工す
るとフィルム表面の反射光による異常出力を防止し、安
定な出力信号を得られる効果がある。すなわち、センサ
基板側の導電性透明フィルム表面が平滑であると、原稿
をセンサに密着させるために押し付けた時にフィルムが
変形しこの表面で照明光が反射してセンサ素子に入射し
易くなることがある。そうなると、センサ素子は原稿表
面からの反射光以外の光が入射するため、出力信号が異
常となる。この面を本実施例のように梨地面とすること
によって、梨地面で反射した照明光は散乱されるので安
定な出力信号が得られる効果がある。また、梨地加工導
電性透明フィルムは表面がよごれた場合に容易に変換で
きるので保守性が良い効果もある。

梨地透明導電フィルムを読み取りセンサ基板上に装着
することにより、薄膜トランジスタの誤動作がなく、読
み取り信号にも、電気的また化学的なノイズが発生しな
いため、高品質の読み取りができる効果がある。また、
安全密着読み取りにより、ファクシミリの小型化及び、
設計自由度が向上できる効果がある。

〔発明の効果〕

以上説明した通り、本発明によれば光源ばらつきによ
る読み取り信号ばらつきを軽減することが可能となる。
また薄膜トランジスタによる高速の駆動が可能となり、
外部回路の規模を小さくすることができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る密着型読み取りセンサ
の要部断面図、第２図は第１図の実施例センサの平面図
と回路図の組み合わせ図、第３図は第２図の実施例回路
の部分拡大図、第４図は本発明の実施例センサにおける
読み取り出力電圧比と、読み取り素子導電率と基準素子
の通電率との比との関係を示す特性図、第５図は同じく
出力電圧比と反射率との関係を示す特性図、第６図は本
発明の実施例に係る読み取りセンサの出力回路の一例を
示すブロック図、第７図は同じく読み取りセンサの出力
回路の一例を示す回路図、第８図は本発明の実施例に係
る読み取りセンサの全体の回路図、第９図は第８図の回
路の信号タイミング図、第10図は本発明に適用する薄膜
トランジスタの一実施例の断面図、第11図は同じくシフ
トレジスタの一実施例の断面図、第12図は密着型センサ
の電極群を示す要部の斜視図、第13図は本発明を適用す
るファクシミリ実装例を示す装置の略断面図である。 １……基準素子、２……読み取り素子、2a……読み出し
容量、３……転送スイッチ、４……安定化スイッチ、５
……ブロックスイッチ、６……バッファ部、７……シフ
トレジスタ部、８……分割マトリクス配線、10……プラ
テン路、11……原稿、12……梨地透明導電フィルム。

フロントページの続き (72)発明者 平塚 重利 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 1/024 - 1/036

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】透光性基板と、該透光性基板上に配置した
   複数の光電変換素子とを備えて成り、該各光電変換素子
   は前記透光性基板を挟んで光源の反対側に位置し、かつ
   該各光電変換素子は、前記光源からの光を光電変換する
   基準素子部と、原稿の反射光を光電変換する読み取り素
   子部とを具備することを特徴とする密着型読み取りセン
   サ。
2. 【請求項２】前記読み取り素子と前記基準素子とを直列
   に接続し、供給電圧を分圧して読み取り信号としたこと
   を特徴とする請求項１に記載の密着型読み取りセンサ。
3. 【請求項３】前記読み取り素子と並列に、読み取り電荷
   転送容量を設けたことを特徴とする請求項２に記載の密
   着型読み取りセンサ。
4. 【請求項４】前記基準素子と並列に、読み取り電荷転送
   容量を設けたことを特徴とする請求項２に記載の密着型
   読み取りセンサ。
5. 【請求項５】前記読み取り素子と前記基準素子とを同一
   工程で形成することを特徴とする請求項1,2又は３に記
   載の密着型読み取りセンサ。
6. 【請求項６】前記基準素子の光電流と、前記読み取り素
   子の光電流の最大値との比が、0.1〜100であることを特
   徴とする請求項1,2,3,又は４に記載の密着型読み取りセ
   ンサ。