JP2770986B2 - 外部記憶装置のマスタパルス切替方式 - Google Patents

外部記憶装置のマスタパルス切替方式

Info

Publication number
JP2770986B2
JP2770986B2 JP1162046A JP16204689A JP2770986B2 JP 2770986 B2 JP2770986 B2 JP 2770986B2 JP 1162046 A JP1162046 A JP 1162046A JP 16204689 A JP16204689 A JP 16204689A JP 2770986 B2 JP2770986 B2 JP 2770986B2
Authority
JP
Japan
Prior art keywords
master
disk
pulse
output
master pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1162046A
Other languages
English (en)
Other versions
JPH0327431A (ja
Inventor
昌博 伊藤
俊文 幡上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1162046A priority Critical patent/JP2770986B2/ja
Priority to EP90111681A priority patent/EP0404120B1/en
Priority to DE69028949T priority patent/DE69028949D1/de
Priority to US07/541,880 priority patent/US5216654A/en
Publication of JPH0327431A publication Critical patent/JPH0327431A/ja
Application granted granted Critical
Publication of JP2770986B2 publication Critical patent/JP2770986B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20Driving; Starting; Stopping; Control thereof
    • G11B19/28Speed controlling, regulating, or indicating
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Description

【発明の詳細な説明】 [概要] マスタパルスにより複数のディスク装置の動作を同期
させる外部記憶装置のマスタパルス切替方式に関し、 現在使用中のマスタパルスが停止してもシステム停止
せずに新たなマスタパルスの供給状態に切替えることを
目的とし、 複数のディスク装置に設けた外部に対するマスタパル
ス入出力端子を相互にループ接続すると共に、マスタパ
ルス発生源としてのマスタディスク継承順位を各ディス
ク装置に設定し、現在マスタディスクとなっているディ
スク装置からのマスタパルスが停止した際には次代マス
タディスクであることを判別しているディスク装置から
のマスタパルスの発生に切替るように構成する。
[産業上の利用分野] 本発明は、マスタパルスにより複数のディスク装置間
の動作を同期させる外部記憶装置のマスタパルス切替方
式に関し、特に、特定のディスク装置からのマスタパル
スが停止した際に自動的に他のディスク装置からのマス
タパルスの供給に切替えるマスタパルス切替方式に関す
る。
外部記憶装置として複数のディスク装置を接続した計
算機システムにあっては、複数のディスク装置の動作の
同期、例えばデータ並列転送等の同期をとるため、特定
のディスク装置をコントローラによる設定又はスイッチ
切替等によりマスタパルス発生源、即ちマスタディスク
として予め設定し、マスタディスクから発生したマスタ
パルスを他の全てのディスク装置に供給して同期をとっ
ている。
しかし、システム稼働中にマスタパルスが停止した場
合には、システムを停止してマスタパルス発生源として
のマスタディスクを再設定する作業が必要であり、シス
テムを停止することなくマスタパルスの供給を継続する
ことが望まれる。
[従来の技術] 従来、外部記憶装置として複数のディスク装置を設け
た計算機システムにあっては、ディスク装置のデータ並
列転送等に用いるスピンドル回転速度同期信号、即ちマ
スタパルスによる制御同期(スピンドルモータの回転同
期)を複数のディスク装置間でとるため、外部記憶制御
装置、即ちコントローラにマスタパルス発生回路を設け
て各ディスク装置に供給するか、あるいは各ディスク装
置にマスタパルス発生回路が設けられている場合には、
スイッチ切替等により特定のディスク装置からのマスタ
パルスを他のディスク装置に供給するように設定してい
る。
[発明が解決しようとする課題] しかしながら、このような従来のマスタパルス供給方
式にあっては、マスタパルスが停止した場合に全てのデ
ィスク装置間で同期がとれなくなり、従って、システム
を一端停止してマスタパルスを発生するディスクの再設
定やコントローラに設けたマスタパルス発生回路の交換
等の作業が必要となり、システム停止を必要とする問題
があった。
本発明は、このような従来の問題点に鑑みてなされた
もので、現在使用中のマスタパルスが停止してもシステ
ム停止を伴うことなくマスタパルスを供給し続けること
のできる外部記憶装置のマスタパルス切替方式を提供す
ることを目的とする。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
第1図において、まず本発明のマスタパルス切替方式
は、複数のディスク装置10−1〜10−nにマスタパルス
入力端子12とマスタパルス出力端子14を設け、所定の順
番に従って前段のディスク装置のマスタパルス出力端子
14から次段のディスク装置のマスタパルス入力端子12に
伝送路16により順次ループ接続する。
このようにループ接続された複数のディスク装置10−
1〜10−nの各々に、各ディスク装置が発生したマスタ
パルスを他のディスク装置の全てに供給するマスタディ
スクとしての継承順位を設定し、現在マスタディスクと
なっているディスク装置、例えばディスク装置10−1か
らのマスタパルスが停止した際に、次代マスタディスク
であることを判別しているディスク装置、例えばディス
ク装置10−2による自己のマスタパルスの出力に切替え
るように構成する。
このマスタパルス切替方式を実現するためディスク装
置10−1〜10−nの各々は、予め設定されたマスタディ
スクの継承順位情報を含むマスタパルスを発生するマス
タパルス発生手段18と;外部から入力したマスタパルス
に含まれる前記承継順位情報と予め設定された承継順位
情報とを比較し、現在自らがマスタディスク装置である
か次代マスタディスク装置であるかを判定する継承順位
判定手段20と;マスタパルスの停止を判定する停止判定
手段22と;前記継承順位判定手段20及び停止判定手段22
の判定出力に基づいて前記マスタパルス発生手段18によ
るマスタパルスを出力するか外部入力したマスタパルス
を出力するか切替える切替手段24と;を備える。
この切替手段24は切替制御手段26を有し、切替制御手
段26はマスタディスク判定出力A、次代マスタディスク
判定出力B、及び停止判定出力Cに基づいて判定が行わ
れたディスク装置内で発生したマスタパルスを出力する
か、外部入力したマスタパルスを出力するかを切替制御
する。
具体的には、マスタディスク判定出力Aが得られた場
合(現在自らがマスタディスク)には、当然に次代マス
タ判別出力Bは得られず、停止判定出力Cが得られない
正常時は内部発生したマスタパルスの出力に切替え、マ
スタパルスが停止して停止判定出力Cが得られた異常時
には外部マスタパルスの出力に切替える。
また次代マスタディスク判定出力Bが得られた自らが
次代マスタであった場合には、当然にマスタマスタディ
スク判定出力Aは得られておらず、停止判定出力Cが得
られていない正常時には外部入力したマスタパルスの出
力に切替え、マスタパルスの停止判定出力Cが得られた
時には、自らがマスタとしての機能を果たすために自ら
が発生したマスタパルスの出力に切替わる。
更に、マスタディスクでも次代マスタディスクでもな
い場合には、停止判定出力Cの有無にかかわらかず常に
外部入力したマスタパルスの切替出力状態を維持する。
[作用] このような構成を備えた本発明のマスタパルス切替方
式によれば、コントローラ又はディスク装置上の設定ス
イッチによりマスタディスク承継順位が設定され、現
在、マスタパルス発生中のディスク装置のもつ順位と比
較することにより次代マスタディスクとなっているか否
か判定し、マスタパルスが停止すると次代マスタディス
クであることを判定しているディスク装置がマスタパル
スの送出を開始するようになり、コントローラ等からの
切替動作やディスク装置でのスイッチ操作等を必要とす
ることなく継続してマスタパルスを送出し続けることが
でき、複数のディスク装置間の同期動作を継続維持でき
る。
[実施例] 第2図は本発明の全体構成を示した実施例構成図であ
る。
第2図において10−1,10−2,・・・,10−nは上位装
置としてのCPUに対し外部記憶装置として設けられた複
数のディスク装置であり、ディスク装置10−1〜10−n
のそれぞれには回転記憶媒体を収納したディスクユニッ
ト102と、マスタパルス切替回路100が設けられ、マスタ
パルス切替回路100より回転記憶媒体としてのディスク
のスピンドル回転周期に同期したマスタパルスを出力
し、このマスタパルスに従ってデータ並列転送等の制御
動作の同期をとるようにしている。
またディスク装置10−1〜10−nのそれぞれにはマス
タパルス入力端子12とマスタパルス出力端子14が設けら
れ、前段に位置するディスク装置、例えばディスク装置
10−1のマスタパルス出力端子14を伝送路16を介して次
段に位置するディスク装置10−2のマスタパルス入力端
子12に接続しており、この入出力端子12,14間の伝送路1
6による相互接続を全てのディスク装置10−1〜10−n
について行なうことで、順次ループ接続している。マス
タパルス入力端子12は入力抵抗Riを備えたレシーバ104
を介してマスタパルス切替回路100に与えられ、またマ
スタパルス切替回路100からのマスタパルスはディスク
ユニット102に出力れると共に、ドライバ106により出力
抵抗Rvを介して伝送路16に送出される。
第3図は第2図に示したディスク装置10−1,10−2の
2台を例にとって内部に設けたマスタパルス切替回路10
0の実施例を示した実施例構成図である。
第3図において、ディスク装置10−1のマスタパルス
切替回路100を例にとると、マスタパルス切替回路100に
はマスタパルス発生回路18,継承順位判定回路20,マスタ
パルス停止検出回路22及び切替回路24が設けられてい
る。更に、切替回路24はデコーダ30,ANDゲート32,34,イ
ンバータ36及びORゲート38を備える。
このマスタパルス切替回路100の構成は、ディスク装
置10−2以降についても同様である。
継承順位判定回路20には、その継承順位判定回路20と
共に同一ユニット内に組み込まれたマスタパルス発生回
路18が発生したマスタパルスを他の全てのディスク装置
に供給するマスタディスクとしての継承順位が予め設定
されている。例えば、ディスク装置10−1の継承順位判
定回路20には第1位としてのマスタディスク継承順位が
設定され、ディスク装置10−2の継承順位判定回路20に
は次代マスタディスクとしての継承順位が設定される。
一方、マスタパルス発生回路18は継承順位判定回路20
に設定されたマスタディスク継承順位を示す情報を含む
マスタパルスをディスクのスピンドル回転周期毎に発生
する。このマスタパルス発生回路18で発生するマスタパ
ルスは、例えば第5図に示すように、継承順位を示すn
個のパルスをスピンドル回転周期T毎に発生する。この
マスタパルスの継承順位を示すn個のパルスは、各ディ
スク装置10−1〜10−nのマスタディスク継承順位と機
番を対応付ける変換テーブルを内蔵すれば、マスタディ
スク継承順位を示すパルス数nの代りにディスク装置の
機番を使用してもよい。更に、継承順位を示すパルス数
nの代りに符号化されたパルス列を使用してもよいこと
は勿論である。この第5図に示したマスタパルスに含ま
れる継承順位を示す情報、即ちパルス数nは第3図の継
承順位判定回路20に対し外部記憶制御装置、即ちコント
ローラから設定されるか或いはディスク装置のスイッチ
装置により設定することができる。
更に、継承順位判定回路20は予め設定されたマスタデ
ィスク継承順位Nと外部からのマスタパルスに含まれる
継承順位、即ちパルス数nとを比較判別し、現在、自ら
がマスタディスクであるか否かを示すマスタディスク判
定出力Aと、現在、自らが次代マスタディスクか否かを
示す次代マスタディスク判定出力Bを生ずる。
例えば、第3図でディスク装置10−1に第1位のマス
タディスク継承順位が設定され、ディスク装置10−2に
次代マスタディスクの継承順位が設定されていたとする
と、ディスク装置10−1の継承順位判定回路20はマスタ
ディスク判定出力A=1を生じ、ディスク装置10−2は
次代マスタディスク判定出力B=1を生ずるようにな
る。マスタパルス停止検出回路22は伝送路16を介して外
部より入力したマスタパルスを監視し、検出時に停止判
定出力C=1を出力する。
切替回路24は継承順位判定回路20からのマスタディス
ク判定出力A、次代マスタディスク判定出力B、更にマ
スタパルス停止検出回路22からの停止判定出力Cを受け
てマスタパルス発生回路18で発生したマスタパルスを出
力するか、外部入力したマスタパルスを出力するかを切
替える。
切替回路24に設けたデコーダ30に入力する3つの判定
結果A,B,Cに対するデコード出力Dは、自らがマスタデ
ィスクの場合、自らが次代マスタディスクの場合、更に
マスタディスクでも次代マスタディスクでもない場合の
3つに分けて説明すると次のようになる。
まず、自らがマスタディスクの場合、即ち継承順位判
定回路20よりマスタディスク判定出力A=1が得られて
いる時には、デコーダ30は次表−1に従ったデコード出
力Dを生ずる。
この表−1から明らかなように、自らがマスタディス
クであった場合には、マスタパルス停止検出回路22の停
止判定出力C=0となる正常時にデコーダ出力DはD=
1であり、ANDゲート32が許容状態となり、一方、イン
バータ36による反転でANDゲート34が禁止状態となる。
従って、マスタパルス発生回路18で発生した自己のマス
タパルスがANDゲート32及びORゲート38を介して次段の
ディスク装置10−2に出力される。
一方、マスタパルス停止検出回路22で外部入力したマ
スタパルス、即ちマスタパルス切替回路100で発生しそ
のマスタパルス切換回路100のマスタパルス出力端子14
から送出し、ループ上に接続された他のマスタパルス切
換回路100を一巡して最初にマスタパルスを送出したマ
スタパルス切換回路100のマスタパルス入力端子12に供
給されるマスタパルスの停止を検出して停止判定出力C
がC=1となった時にはデコーダ出力DはD=0とな
り、インバータ36による反転でANDゲート34が許容状態
となり、一方、ANDゲート32が禁止状態となり、従って
外部入力したマスタパルスをANDゲート34及びORゲート3
8を介して外部に出力可能な切替状態とする。
次に、自らが次代マスタディスクであった場合には次
表−2に示すデコーダ30の判定出力による切替が行なわ
れる。
まず、次代マスタディスクであることから、継承順位
判定回路20より次代マスタディスク判定出力BがB=1
として得られており、このときマスタ判定出力Aは当然
にA=0であり、更に停止判定出力CがC=0となって
正常なマスタパルスが得られたときにはデコーダ30のデ
コード出力DはD=0となり、インバータ36による反転
でANDゲート34が許容状態となり、外部入力したマスタ
パルスをANDゲート34及びORゲート38を介して外部に出
力する。
この状態でマスタパルス停止検出回路22によるマスタ
パルスの停止検出で停止判定出力CがC=1になると、
デコーダ30のデコーダ出力DはD=1となる。この場合
にはANDゲート32が許容状態となり、マスタパルス発生
回路18で発生した自己のマスタパルスをANDゲート32及
びORゲート38を介して外部に出力することで、高い継承
順位をもつディスク装置側のマスタパルスの停止に対し
次代マスタディスクとしての継承順位をもつディスク装
置からマスタパルスが発生するようになる。
更に、マスタディスク及び次代マスタディスクでもな
い継承順位をもつディスク装置にあっては、次表−3に
示すデコーダ30による切替出力が行なわれる。
即ち、この場合には継承順位判定回路20からのマスタ
ディスク判定出力A及び次代マスタディスク判定出力B
は共にA=B=0であり、マスタパルス停止検出回路22
の停止判定出力CがC=0となる正常時についてもC=
1となる停止検出時についてもデコーダ30のデコード出
力Dは常にD=0となり、インバータ36による反転でAN
Dゲート34が許容状態となり、外部入力したマスタパル
スを常にANDゲート34及びORゲート38を介して外部に出
力するようになる。
このような前記表−1〜3に示す3つの入力A,B,Cに
対するデコード出力Dを生ずるデコーダ30としては、3
ビットアドレスで指定されるデータ領域を備えたROMデ
コーダを使用することができる。勿論、ROMデコーダの
代りに前記表−1〜3の論理条件を満足するロジック回
路で構成するようにしてもよい。
第4図は第3図に示した継承順位判定回路20,マスタ
パルス発生回路18及びマスタパルス停止検出回路22の具
体的な実施例を切替回路24と共に示した実施例構成図で
ある。
第4図において、まず継承順位判定回路20は、外部か
らのマスタパルスに含まれる第5図に示した継承順位を
示すパルス数nをカウントするパルスカウンタ40が設け
られ、また外部記憶制御装置としてのコントローラから
送られた継承順位を示すパルス数nを格納するメモリ42
が設けられる。このメモリ42としては継承順位を示すパ
ルス数nと機番との変換テーブルをもち、コントローラ
またはスイッチにより外部から機番を設定することでメ
モリ42内で変換テーブルを使用して継承順位を発生する
ようにしてもよい。
パルスカウンタ40で検出された外部入力したマスタパ
ルスに含まれる継承順位のパルス数nは比較器44及び48
のそれぞれに入力される。比較器44にはメモリ42に設定
された継承順位が比較基準として与えられ、一方、比較
器48に対してはメモリ42に設定された継承順位から1つ
引いた値が基準値として設定される。例えば、メモリ42
に継承順位第1位を示す値N=10が予め設定されたとす
ると、比較器44には設定値N=10がそのまま与えられ、
比較器48に対してはN−1=10−1=9が基準値として
与えられる。
比較器44はメモリ42に設定した継承順位Nとパルスカ
ウンタ40で検出したマスタパルスに含まれる継承順位を
示すパルス数nとが一致したときに比較出力1を生じ、
FF46をセットする。即ち、比較器44は自らマスタディス
クか否かを比較判定する機能を有する。一方、比較器48
はメモリ42に設定した継承順位Nから1つ引いたN−1
とパルスカウンタ40で検出した外部入力したマスタパル
スに含まれる継承順位を示すパルス数nとが一致したと
きに比較出力1を生じてFF50をセットする。即ち、比較
器48は自らが次代マスタディスクであるか否かを比較判
定する機能を有する。従って、FF46のセット出力がマス
タディスク判定出力Aとなり、一方、FF50のセット出力
が次代マスタディスク判定出力Bとなって切替回路24の
デコーダ30に入力される。
次に、マスタパルス発生回路18はカウンタ52,ゲート5
4,順位パルス発生カウンタ56及びANDゲート58で構成さ
れる。
即ち、順位パルス発生カウンタ56に対しては、継承順
位判定回路20のメモリ42に対し予め設定された継承順位
を示す値Nが設定されており、順位パルス発生カウンタ
56による発生パルスはゲート54を介して帰還され、設定
継承順位Nに一致するパルスを発生するカウント動作を
停止する。
カウンタ52に対しては回転記憶媒体としてのディスク
より読み取られたインデックスパルスが同期リセット信
号として入力されており、クロックパルスの計数に基づ
き第5図に示したパルス列を連続的に発生する。カウン
タ52の分周パルスはゲート54を介して順位パルス発生カ
ウンタ56に与えられ、ゲート54は順位パルス発生カウン
タ56に対するメモリ42からの設定順位N個分のパルスを
し発生するまで許容状態に置かれ、Nに一致する数パル
スを発生するとゲート54を閉じて禁止状態とする。更
に、インデックスパルスとの同期をとるため、ANDゲー
ト58が設けられ、インデックスパルスに同期してメモリ
42に設定した継承順位の値Nに対応する数のパルスを第
5図に示したようにスピンドル回転周期毎に発生する。
マスタパルス停止検出回路22はカウンタ60,クロック
発振器62,NANDゲート64,FF66,68,70及びANDゲート72で
構成される。カウンタ60は第5図に示したスピンドル回
転周期Tに同期したウィンドウパルスをクロック発振器
62のクロック出力に基づいて発生する。即ち、外部入力
したインデックスパルスの立上がりでカウンタ60がリセ
ットされてスピンドル回転周期Tに近いパルス幅をもつ
ウィンドウパルスを発生し、外部入力したマスタパルス
と共にNANDゲート64に入力される。NANDゲート64は第5
図に示したパルス列で成るマスタパルスが正常に得られ
ていれば出力0となっており、ウィンドウパルスの帰還
にパルス列が欠落すると出力1を生ずる。NADNゲート64
の出力は3段構成されたFF66,68,70に与えられる。この
FF66,68,70の3段構成により外来ノイズ等による誤動作
を防ぎ、マスタパルスのパルス列が3つ連続して欠落し
たときにFF66,68,70の出力Qが全てQ=1となることか
ら、ANDゲート72より停止判定出力C=1を出すように
している。
次に上記の実施例の動作を説明する。
今、第3図に示すディスク装置10−1の継承順位判定
回路20に第1位となるマスタディスク継承順位が設定さ
れ、ディスク装置10−2の継承順位判定回路20に継承順
位第2位となる次代マスタディスク継承順位が設定され
ていたものとする。具体的には、第4図に示した継承順
位判定回路20のメモリ42に対し、外部記憶制御装置とし
てのコントローラから継承順位第1位を示すパルス数N
及び継承順位第2位を示すパルス数(N+1)が設定記
憶される。勿論、ディスク装置10−2以降のディスク装
置10−2〜10−nについても第3位〜第n位となる継承
順位の設定が同時に行なわれるが、ここでは説明を簡単
にするため第1位と第2位の継承順位を設定したディス
ク装置10−1,10−2を例にとる。
続いてシステムを起動すると、第1位の継承順位が設
定されたディスク装置10−1にあっては、前記表−1に
示したように継承順位判定回路20のマスタディスク判定
出力AがA=1、次代マスタディスク判定出力BがB=
0となり、マスタパルス停止検出回路22の停止検出出力
はC=0であることからデコーダ30のデコーダ出力Dは
D=1となり、ANDゲート32が許容状態となり、マスタ
パルス発生回路18で発生したマスタパルスを外部に出力
する。即ち、第2図から明らかなようにディスク装置10
−1のマスタパルス切替回路100で発生されたマスタパ
ルスがドライバ106を介して伝送路16に送出され、次段
のディスク装置10−2のレシーバ104を介してマスタパ
ルス切替回路100に取り込まれた後、更にドライバ106を
介して伝送路16に送出され、以下同様にディスク装置10
−3〜10−nに至り、再び伝送路16を介してマスタディ
スクとして動作しているディスク装置10−1の入力端子
12からレシーバ104を介してマスタパルス切替回路100に
戻ってくるマスタパルスのループ伝送が行なわれる。
このように継承順位第1位が設定されたディスク装置
10−1で発生されたマスタパルスにより他の全てのディ
スク装置10−2〜10−nの同期がとられる。
この状態で現在マスタディスクとして動作しているデ
ィスク装置10−1のマスタパルス発生回路18が故障して
マスタパルスが停止したとすると、全てのディスク装置
10−1〜10−nに設けているマスタパルス停止検出回路
22はマスタパルスの停止が例えば第4図に示したように
パルス列の内の3つが連続して欠落すると、停止判定回
路C=1を生ずる。
このマスタパルス停止検出回路22からの停止判定出力
C=1に対し、現在マスタディスクとして動作してきた
ディスク装置10−1にあっては、前記表−1からデコー
ダ入力ABC=101となることからデコーダ出力D=0に切
り替わり、インバータ36による反転でANDゲート34を許
容状態とし、停止したマスタパルス発生回路18の出力か
ら外部入力したマスタパルスの出力状態に切り替わる。
同時に次代マスタパルスとしての継承順位が設定され
たディスク装置10−2の継承順位判定回路20は、マスタ
ディスク判定出力A=0、次代マスタディスク判定出力
B=1を生じており、この状態で停止判定出力C=1が
得られると、前記表−2から明らかなようにデコーダ入
力ABC=011に対しデコーダ出力D=1を生じ、ANDゲー
ト32を許容状態に切替え、それまでの外部入力したマス
タパルスの出力からマスタパルス発生回路18で発生した
自己のマスタパルスの出力に切り替わる。即ち、ディス
ク装置10−2が現時点でのマスタディスクとしての地位
を確立する。
勿論、ディスク装置10−1〜10−2以外のディスク装
置10−3〜10−nについては、前記表−3に示したよう
に停止判定出力Cの有無、即ちC=0または1の如何に
かかわらず、マスタディスク判定出力A及び次代マスタ
ディスク判定出力Bが共に0であることから、デコーダ
出力Dは常にD=0にあり、ANDゲート34が許容状態と
なって外部入力したマスタパルスを再び外部に出力する
切替状態に置かれる。
更に、現在マスタディスクとなっているディスク装置
10−2でマスタパルスが停止すれば、このとき次代マス
タディスクとなっているディスク装置10−3によるマス
タパルスの発生に切り替わる。
従って、複数のディスク装置10−1〜10−nの全てで
マスタパルスが停止しない限り、個々のディスク装置の
マスタパルスの停止に対しては、そのときの次代マスタ
ディスクによるマスタパルスの発生に切り替わって継続
してマスタパルスを供給し続けることができる。
また、上記の実施例は継承順位判定回路20のメモリ42
に対し、システム立上がり時に予め継承順位を設定した
場合を例にとるものであったが、システム稼働中にあっ
てもメモリ42に対する継承順位を変更することができ、
従って、既に障害を起こして停止しているディスク装置
を再度マスタディスクに指定してしまうことを防ぐた
め、マスタパルスの発生が停止したディスク装置につい
てはメモリ42に対する継承順位の設定を変更もしくは解
除させるようにしてもよい。
[発明の効果] 以上説明してきたように本発明によれば、システムの
停止を伴なわずにマスタパルス供給源としてのマスタデ
ィスクの切替が予め設定した順位に従って自動的に行な
われ、複数のディスク装置を用いた外部記憶装置の信頼
性を大幅に向上することができる。
【図面の簡単な説明】
第1図は本発明の原理説明図; 第2図は本発明の全体構成図; 第3図は本発明の実施例構成図; 第4図は本発明によるマスタパルス切替回路の具体的な
実施例構成図; 第5図は本発明のマスタパルス説明図である。 図中、 10−1〜10−n:ディスク装置 12:マスタパルス入力端子 14:マスタパルス出力端子 16:伝送路 18:マスタパルス発生手段(回路) 20:継承順位判定手段(回路) 22:停止検出手段(マスタパルス停止検出回路) 24:切替手段(回路) 26:切替制御手段 30:デコーダ 32,34,58,72:ANDゲート 36:インバータ 38:ORゲート 40:パルスカウンタ 42:メモリ 44,48:比較器 46,50,66,68,70:FF 52:分周カウンタ 54:ゲート 56:順位パルス発生カウンタ 60:カウンタ 62:クロック発振器 64:NANDゲート 100:マスタパルス切替回路 102:ディスクユニット 104:レシーバ 106:ドライバ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のディスク装置(10−1〜10−n)の
    各々にマスタパルス入力端子(12)とマスタパルス出力
    端子(14)を設けると共に、所定の順番に前段のディス
    ク装置のマスタパルス出力端子(14)から次段のディス
    ク装置のマスタパルス入力端子(12)に伝送路(16)に
    より順次ループ接続し、 前記複数のディスク装置(10−1〜10−n)に各ディス
    ク装置が発生したマスタパルスを他のディスク装置に供
    給するマスタディスクとしての承継順位を設定し、 現在マスタディスクとなっているディスク装置(10−
    1)からのマスタパルスが停止した際に、次代マスタデ
    ィスクであることを判別しているディスク装置(10−
    2)から発生しているマスタパルス出力に切替えること
    を特徴とする外部記憶装置のマスタパルス切替方式。
  2. 【請求項2】前記ディスク装置(10−1〜10−n)の各
    々は、予め設定されたマスタディスクの継承順位情報を
    含むマスタパルスを発生するマスタパルス発生手段(1
    8)と; 外部から受信したマスタパルスに含まれる前記継承順位
    情報と予め設定された継承順位情報とを比較して自らが
    マスタディスクか次代マスタディスクかを判定する継承
    順位判定手段(20)と; マスタパルスの停止を判定する停止判定手段(22)と; 前記継承順位判定手段(20)及び停止判定手段(22)の
    判定出力に基づいて前記マスタパルス発生手段(18)に
    よるマスタパルスを出力するか外部入力したマスタパル
    スを出力するか切替える切替手段(24)と; を設けたことを特徴とする請求項1記載の外部記憶装置
    のマスタパルス切替方式。
  3. 【請求項3】前記切替手段は切替制御手段(26)を有
    し、該切替制御手段(26)はマスタディスク判定出力A
    が得られ且つ次代マスタディスク判定出力B及び停止判
    定出力Cが得られていない正常時には、前記マスタディ
    スク判定出力Aが得られたディスク装置に有するマスタ
    パルス発生手段(18)で発生したマスタパルスの出力に
    切替え、停止判定出力Cが得られた異常時には外部入力
    したマスタパルスの出力に切替えることを特徴とする請
    求項2記載の外部記憶装置のマスタパルス切替方式。
  4. 【請求項4】前記切替制御手段(26)は、次代マスタデ
    ィスク判定出力Bが得られ且つマスタディスク判定出力
    A及び停止判定出力Cが得られていない正常時には外部
    入力したマスタパルスの出力に切替え、停止判定出力C
    が得られた時には前記次代マスタディスク判定出力Bが
    得られたディスク装置に有するマスタパルス発生手段
    (18)によるマスタパルスの出力に切替えることを特徴
    とする請求項2記載の外部記憶装置のマスタパルス切替
    方式。
  5. 【請求項5】前記切替制御手段(26)は、マスタディス
    ク判定出力A及び次代マスタディスク判定出力Bのいず
    れも得られていない時には、停止判定出力Cの有無に関
    わらず常に外部入力したマスタパルスを出力する切替状
    態を維持することを特徴とする請求項2記載の外部記憶
    装置のマスタパルス切替方式。
JP1162046A 1989-06-23 1989-06-23 外部記憶装置のマスタパルス切替方式 Expired - Fee Related JP2770986B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1162046A JP2770986B2 (ja) 1989-06-23 1989-06-23 外部記憶装置のマスタパルス切替方式
EP90111681A EP0404120B1 (en) 1989-06-23 1990-06-20 Synchronizing signal switching system for synchronizing external storage devices
DE69028949T DE69028949D1 (de) 1989-06-23 1990-06-20 Synchronisierungssignalvermittlungssystem zum Synchronisieren von externen Speicheranordnungen
US07/541,880 US5216654A (en) 1989-06-23 1990-06-21 Synchronizing signal switching system for synchronizing external storage devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1162046A JP2770986B2 (ja) 1989-06-23 1989-06-23 外部記憶装置のマスタパルス切替方式

Publications (2)

Publication Number Publication Date
JPH0327431A JPH0327431A (ja) 1991-02-05
JP2770986B2 true JP2770986B2 (ja) 1998-07-02

Family

ID=15747065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162046A Expired - Fee Related JP2770986B2 (ja) 1989-06-23 1989-06-23 外部記憶装置のマスタパルス切替方式

Country Status (4)

Country Link
US (1) US5216654A (ja)
EP (1) EP0404120B1 (ja)
JP (1) JP2770986B2 (ja)
DE (1) DE69028949D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335255A (ja) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp ディスク同期制御装置および同期制御方法
JPH0520771A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp アレイ形デイスク装置
JPH0814927B2 (ja) * 1991-11-01 1996-02-14 富士通株式会社 回転同期制御方式
US5555140A (en) * 1991-11-13 1996-09-10 Nec Corporation Synchronized spindle control in disk drives with at least two data per rotation of disk
EP0621595B1 (en) * 1993-04-23 1998-11-18 Quantum Corporation Phase locking a disk drive spindle to a reference signal
US5438464A (en) * 1993-04-23 1995-08-01 Quantum Corporation Synchronization of multiple disk drive spindles
US5491593A (en) * 1993-09-10 1996-02-13 International Business Machines Corporation Disk drive spindle synchronization apparatus and method
US5841604A (en) * 1993-12-15 1998-11-24 Cirrus Logic, Inc. Masterless spindle synchronization in a multiple disk drive storage system
US7949825B2 (en) * 2007-04-10 2011-05-24 At&T Intellectual Property I, Lp Disk array synchronization using power distribution
US8095729B2 (en) 2008-12-22 2012-01-10 At&T Intellectual Property I, Lp Disk drive array synchronization via short-range RF signaling
US9548871B2 (en) * 2013-03-07 2017-01-17 General Electric Company Systems and methods for master arbitration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3503058A (en) * 1967-03-06 1970-03-24 Bell Telephone Labor Inc Multiple memory synchronizing arrangement
US3893178A (en) * 1973-12-19 1975-07-01 Information Storage Systems Synchronization of multiple disc drives
US4596012A (en) * 1983-05-25 1986-06-17 Reed Lockwood W Master controller succession system for bus control access for data-communications local area networks
US4651277A (en) * 1983-09-16 1987-03-17 Sanyo Electric Co., Ltd. Control system for a magnetic disk drive unit
US4618897A (en) * 1985-02-11 1986-10-21 Ixi Laboratories, Inc. System for synchronizing plural data storage devices to a common master
US4691126A (en) * 1985-08-29 1987-09-01 Sperry Corporation Redundant synchronous clock system
US4870643A (en) * 1987-11-06 1989-09-26 Micropolis Corporation Parallel drive array storage system
US4907105A (en) * 1988-03-11 1990-03-06 Maxtor Corporation Synchronized spindle control for disk drives

Also Published As

Publication number Publication date
JPH0327431A (ja) 1991-02-05
EP0404120B1 (en) 1996-10-23
DE69028949D1 (de) 1996-11-28
EP0404120A3 (en) 1992-09-09
EP0404120A2 (en) 1990-12-27
US5216654A (en) 1993-06-01

Similar Documents

Publication Publication Date Title
JP2770986B2 (ja) 外部記憶装置のマスタパルス切替方式
US4618897A (en) System for synchronizing plural data storage devices to a common master
US20100008177A1 (en) Semiconductor memory device
WO1996030832A1 (en) Clock control system and method
GB2300948A (en) Programming programmable logic array devices
US7834664B2 (en) Semiconductor device for detecting a phase of a clock
KR100882391B1 (ko) 심리스 클록
US5381416A (en) Detection of skew fault in a multiple clock system
US5497276A (en) Disk drive array system having internal synchronization and external synchronization monitoring
JP4240657B2 (ja) 計数装置及びその駆動方法
JP3132657B2 (ja) クロック切替回路
KR940008100B1 (ko) 데이터통신방법
JPH0412542B2 (ja)
JP2001157277A (ja) 多重通信装置
SU1164714A1 (ru) Устройство дл контрол электропитани электронных вычислительных машин
JPH08316797A (ja) クロック切替装置
JPS60113623A (ja) 電源投入順序制御装置
JPS58146919A (ja) 出力回路
JPH02137017A (ja) 回転同期方式
JPH07122837B2 (ja) クロック切り替え制御方式
JPH10133824A (ja) データ読出・処理システム及びその方法
JPH09185555A (ja) Fifoメモリー制御装置
JPH04355269A (ja) 磁気ディスク装置
JPH05182358A (ja) ソース選択装置
JPH0554642A (ja) 高信頼性半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees