JP2768306B2 - Electronics - Google Patents
ElectronicsInfo
- Publication number
- JP2768306B2 JP2768306B2 JP7115609A JP11560995A JP2768306B2 JP 2768306 B2 JP2768306 B2 JP 2768306B2 JP 7115609 A JP7115609 A JP 7115609A JP 11560995 A JP11560995 A JP 11560995A JP 2768306 B2 JP2768306 B2 JP 2768306B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- signal
- level
- level signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子体温計等の電子機
器に関し、詳しくは、発振及び発振停止による電子機器
の動作及び停止（非動作）を１つのプッシュ式スイッチ
により行う電子機器の、チャタリング防止及び発振・発
振停止制御に関する。
【０００２】
【０００３】
【０００４】
【０００５】
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【発明が解決しようとする課題】本発明は、発振開始、
停止をプッシュスイッチを押下することによりサイクリ
ックに行い、その際のチャタリングを防止することによ
り、電子機器の動作状態、非動作状態の繰り返しをプッ
シュスイッチの押下動作の繰り返しで可能とすることを
目的としたものである。
【００２２】
【課題を解決するための手段】本発明の電子機器は、電
子機器内のクロックを出力し、その発振動作が制御され
る発振手段と、 オンオフ動作の度にレベルが変化する第
１レベル信号を出力するプッシュスイッチと、 該第１レ
ベル信号からチャタリングによるノイズを除去し、第２
レベル信号を出力するチャタリング除去手段と、 該チャ
タリング除去手段に接続され、前記第２レベル信号の第
１のレベル変化時点から第４のレベル変化時点まで所定
のレベルを持続する第３レベル信号を出力する論理回路
手段と、 前記第１レベル信号と第３レベル信号とが入力
され、第１レベル信号の第１のレベル変化時点で前記発
振手段の発振動作を開始させ、第３レベル信号が前記所
定のレベルを持続する期間中は前記発振動作を持続させ
るための発振指示信号を出力する発振指示手段と、を備
えたことを特徴とする。
【００２３】
【００２４】
【実施例】図１は、本発明の実施例における電子機器の
発振開始、停止に関する回路図であり、図２はそのタイ
ミングチャートである。
【００２５】
【００２６】以下、動作について説明する。（１）〜
（１１）は、プッシュスイッチを押下した状態、（１
２）〜（１６）は、プッシュスイッチを離した状態、
（１７）〜（１９）は、２回目のプッシュスイッチを押
下した状態、（２０）〜（２２）は、２回目のプッシュ
スイッチの押下を離した状態である。
【００２７】（１）プッシュスイッチ１を押下すると、
押下パルス２１のＬ→ＨがＦＦ３、ＦＦ４のＤ端子、Ｆ
Ｆ１０のＲ（リセット）端子にそれぞれ入力される。
【００２８】（２）ＦＦ１０がリセットされ、Ｑバー出
力３２（発振イネーブル信号）がＨとなり、ＣＲ発振回
路（１１、１２、１３、１４、１５、１６）が自励発振
を開始する。ＣＲ発振回路は、クロック信号２２を出力
し、電子機器が動作状態となる。
【００２９】（３）ＦＦ１０のＱ出力３１がＬとなり、
各分周ＦＦ１７〜２０へのリセットが解除され、分周回
路は、クロック信号２２の分周を開始する。
【００３０】（４）ＦＦ３は、分周回路（１７〜２０）
によって分周された信号２４をクロック入力とする。Ｆ
Ｆ３のＤがＨとなるため、ＦＦ３のＱバー２５がクロッ
ク２４の立ち下がりエッジでＬを確定する。
【００３１】（５）ＦＦ４は、Ｑバー出力２６を、クロ
ック２４をインバータ５により反転したクロックの立ち
下がりエッジ、つまり、クロック２４より半周期遅れて
Ｌと確定する。
【００３２】（６）ノア回路６は、ＦＦ３のＱバー２５
と、ＦＦ４のＱバー２６とのノアを取り、この実施例で
は、２11／クロック信号（一般的に３２ｋＨZ）＝６
２．５ｍｓの期間、スイッチ１の押下によるパルスの変
動をＦＦ３、ＦＦ４とインバータ５のデータシフト回路
により取り除き、チャタリングを防止する。
【００３３】（７）チャタリングを取り除き、整形され
たパルスのＨ出力２７が、ＦＦ７のＲに入力される。
【００３４】（８）ＦＦ７が、整形パルス２７のＨによ
りリセットされるため、ＦＦ７のＱバー出力２８は、Ｈ
にリセットされる。
【００３５】（９）ＦＦ８のクロック２８にＬ→Ｈが入
力されるが、ＦＦ８は、立ち下がりエッジで駆動するた
め、前回の動作、非動作操作の後、ＦＦ８のＱ出力２９
がＬ（Ｑバー出力Ｈ）であると、Ｑ出力２９はＬを保持
する。
【００３６】（１０）ノア回路９は、信号２８がＨ、信
号２９がＬのため、ノア出力３０はＬを出力する。
【００３７】（１１）ＦＦ１０は、ＤがＬであるため、
Ｒ入力がスイッチ１のチャタリングによりＨ→Ｌ→Ｈ・
・となっても、クロック２２によりＱバー出力３２は、
Ｈ（発振イネーブル信号）を保持し、ＣＲ発振回路が発
振を維持する。
【００３８】（１２）プッシュスイッチ１の押下を離
す。
【００３９】ＦＦ３、ＦＦ４のＤにＬが入力され、ＦＦ
１０のリセットが解除される。
【００４０】（１３）ＦＦ３のＤ端子へのＬ２１は、ク
ロック２４により読み込まれ、ＦＦ３はＱバー出力２５
にＨを出力する。一方、ＦＦ４は、半周期遅れてＱバー
出力２６にＨを出力する。ノア回路６は、信号２５
（Ｈ）と２６（Ｈ）のノアをとり、Ｈ→Ｌのパルス整形
した整形パルス２７（Ｌ）をＦＦ７にＲ入力する。
【００４１】（１４）ＦＦ７は、整形パルス２７により
リセットを解除され、ＤがＶDDに固定されているため、
分周信号２３（分周信号２４の２倍のクロック）をクロ
ック入力として、Ｑバー出力２８がＬになる。ＦＦ８
は、立ち下がりエッジのため、信号２８がＨ→Ｌとなる
ことにより、そのときのＤ（スイッチ１を押したとき
Ｈ）を読み込み、Ｑ出力２９がＨに反転する。
【００４２】（１５）ノア回路９は、信号２８のＬと信
号２９のＨとのノアをとり、出力３０がＬのままであ
る。
【００４３】（１６）ＦＦ１０のＤ３０がＬのため、Ｆ
Ｆ１０のＲが解除されても、ＣＬ２２によりＱバー出力
３２（発振イネーブル信号）はＨを保持し、ＣＲ発振回
路は発振を継続し、電子機器は動作状態を維持する。
【００４４】例えば、電子機器が電子体温計であるとき
は、体温測定状態を維持する。
【００４５】（１７）次のプッシュスイッチ１を押下す
る。
【００４６】ＦＦ１０はリセットされるが、Ｑバー出力
３２の状態は不変である。一方、ＦＦ３、ＦＦ４のＤが
再びＨになり、チャタリング防止回路（３、４、５、
６、７）により整形されたパルス２８（Ｌ→Ｈ）がトグ
ル回路８に入力される。トグル回路８は、立ち下がりエ
ッジのため、トグル回路８のＱ出力２９はＨのままであ
る。
【００４７】（１８）ノア回路９は、信号２８Ｈと信号
２９Ｈとのノアをとり、出力３０はＬのまま保持され
る。
【００４８】（１９）ＦＦ１０のＤ入力３０は、Ｌを保
持するため、ＦＦ１０のＱバー出力３２はＨ（発振イネ
ーブル）を保持し、ＣＲ発振回路（１１〜１６）は、発
振を保持する。
【００４９】（２０）２回目のプッシュスイッチ１の押
下を離す。
【００５０】ＦＦ１０のリセットＲが解除され、ＦＦ
３、ＦＦ４のＤ端子にＬが入力される。１回目のプッシ
ュスイッチ押下戻しと同様に、ＦＦ７は、整形パルス２
８Ｌを出力する。
【００５１】（２１）トグル回路８は、クロックＣＬに
整形パルス２８のＨ→Ｌの立ち下がりによりＱ出力２９
をＨ→Ｌに反転する。ノア回路９は、信号２８（Ｌ）と
信号２９（Ｌ）とのノアをとり、信号３０をＨに反転す
る。
【００５２】（２２）ＦＦ１０のＤ入力３０がＨとなる
ため、クロック２２によりＱ出力３１がＨとなり分周回
路（１７〜２０）がリセットされるとともに、Ｑバー出
力３２はＬ（発振ディセーブル）となり、ＣＲ発振回路
（１１〜１６）の自励発振が停止する。
【００５３】従って、電子機器は、非動作状態となる。
電子体温計の場合は、測定状態から非測定状態になる。
【００５４】（２３）以下、上記動作をプッシュスイッ
チの押下に伴って、繰り返す。
【００５５】上記回路図をブロック的に説明する。
【００５６】（Ａ）プッシュ式スイッチ１は、一方のス
イッチ端子がＶDDに接続され、他方のスイッチ端子は、
ＦＦ３、ＦＦ４、ＦＦ１０に接続されるとともに、抵抗
２を介してＶSSに接続されている。スイッチを押下、離
すことにより、押下パルス（Ｌ→Ｈ→Ｌ）を各ＦＦに与
える。
【００５７】（Ｂ）ＦＦ３、ＦＦ４は、該押下パルスを
受け、インバータ５、ノア回路６、ＦＦ７とともに、押
下パルスのチャタリングを取り除き、パルス整形を行
い、整形パルス２８（Ｌ→Ｈ→Ｌ）を出力するパルス整
形手段を構成している。
【００５８】（Ｃ）チャタリングを取り除かれ、パルス
整形された整形パルス２８は、トグル回路８に入力され
る。トグル回路８とノア回路９は、整形パルス２８によ
りＦＦ１０のＤ入力３０をＬに保持する。ＦＦ１０のＱ
バー出力３２は、押下パルスが離されても、Ｈに保持さ
れる。トグル回路８、ノア回路９、ＦＦ１０により状態
保持手段を形成している。
【００５９】次の押下パルスを整形した整形パルス２８
（Ｌ→Ｈ→Ｌ）が到来すると、トグル回路８とノア回路
９は、ＦＦ１０のＤ入力３０をＨに反転する。ＦＦ１０
のＱバー出力３２は、次の押下パルスが離されることに
より、Ｌに保持される。
【００６０】（Ｄ）ＣＲ発振手段（１１〜１６）は、Ｆ
Ｆ１０のＱバー出力３２の状態により、自励発振または
発振停止する。ＦＦ１０のＱバー３２がＨのとき発振
し、Ｌのとき発振を停止する。
【００６１】プッシュスイッチ１を押す・離す、押す・
離す、・・・・の動作を繰り返すことにより、電子機器
の発振状態が発振、発振停止、発振、発振停止・・・を
繰り返すことになる。従って、電子機器の動作状態また
は非動作状態は、動作状態、非動作状態、動作状態、非
動作状態、・・・をプッシュスイッチ１の押下動作に伴
いサイクリックに繰り返すことになる。
【００６２】
【発明の効果】以上述べたように、本発明によれば、電
子機器内のクロックを出力し、その発振動作が制御され
る発振手段を備えたことにより、 自身の回路に供給され
るクロックを発生することができるため、他の発振器を
必要とせず、より簡単な構成でチャタリングを除去し得
る。 さらに、 オンオフ動作の度にレベルが変化する第１
レベル信号を出力するプッシュスイッチと、 該第１レベ
ル信号からチャタリングによるノイズを除去し、第２レ
ベル信号を出力するチャタリング除去手段と、 該チャタ
リング除去手段に接続され、前記第２レベル信号の第１
のレベル変化時点から第４のレベル変化時点まで所定の
レベルを持続する第３レベル信号を出力する論理回路手
段と、 前記第１レベル信号と第３レベル信号とが入力さ
れ、第１レベル信号の第１のレベル変化時点で前記発振
手段の発振動作を開始させ、第３レベル信号が前記所定
のレベルを持続する期間中は前記発振動作を持続させる
ための発振指示信号を出力する発振指示手段と、を備え
たことにより、 プッシュスイッチの押下に伴って所定の
期間、発振を維持させることができる。 Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device such as an electronic thermometer, and more particularly, to operating and stopping (non-operating) an electronic device by oscillating and stopping oscillation. The present invention relates to chattering prevention and oscillation / oscillation stop control of electronic equipment performed by a push-type switch. [0005] [0008] The following is an illustration of an embodiment of the present invention. [0019] [0020] [0021] the present invention it is an object of the present invention, the oscillation start,
The purpose of this is to make it possible to repeat the operation state and non-operation state of the electronic device by repeating the pressing operation of the push switch by cyclically stopping by pressing the push switch and preventing chattering at that time. It is what it was. [0022] Means for Solving the Problems An electronic device of the present invention, electrostatic
It outputs the clock in the slave device and its oscillation operation is controlled.
Oscillating means and a second
A push switch that outputs a 1 level signal, said first Les
The noise due to chattering is removed from the bell signal, and the second
A chattering removal means for outputting a level signal, said tea
And connected to the second level signal.
Predetermined from the first level change point to the fourth level change point
Circuit for outputting a third level signal that maintains the level of the signal
Means, and the first level signal and the third level signal are input
At the first level change of the first level signal.
The oscillation operation of the oscillation means is started, and the third level signal
During the period of maintaining the constant level, the oscillation operation is continued.
Oscillation instruction means for outputting an oscillation instruction signal for
It is characterized by. FIG. 1 is a circuit diagram relating to the start and stop of oscillation of an electronic device according to an embodiment of the present invention, and FIG. 2 is a timing chart thereof. Hereinafter, the operation will be described. (1)-
(11) is a state where the push switch is pressed, (1)
2) to (16) are states in which the push switch is released,
(17) to (19) show a state where the second push switch is pressed, and (20) to (22) show a state where the second push switch is released. (1) When the push switch 1 is pressed,
L → H of the pressing pulse 21 is D terminal of FF3, FF4, F
The signal is input to the R (reset) terminal of F10. (2) The FF 10 is reset, the Q bar output 32 (oscillation enable signal) becomes H, and the CR oscillation circuits (11, 12, 13, 14, 15, 16) start self-excited oscillation. The CR oscillation circuit outputs a clock signal 22, and the electronic device is in an operating state. (3) The Q output 31 of the FF 10 becomes L,
The reset to the frequency-dividing FFs 17 to 20 is released, and the frequency-dividing circuit starts frequency-dividing the clock signal 22. (4) The FF3 is a frequency dividing circuit (17 to 20)
The signal 24 divided by is used as a clock input. F
Since D of F3 becomes H, Q bar 25 of FF3 determines L at the falling edge of clock 24. (5) The FF 4 determines the Q bar output 26 as L at the falling edge of the clock obtained by inverting the clock 24 by the inverter 5, that is, half a cycle behind the clock 24. (6) The NOR circuit 6 is connected to the Q bar 25 of the FF3.
If, taking the NOR the Q bar 26 of FF4, in this embodiment, 2 11 / clock signal (typically 32kH Z) = 6
During a period of 2.5 ms, the fluctuation of the pulse due to the depression of the switch 1 is removed by the FF3, FF4 and the data shift circuit of the inverter 5 to prevent chattering. (7) The chattering is removed, and the H output 27 of the shaped pulse is input to the R of the FF 7. (8) Since the FF 7 is reset by the H of the shaping pulse 27, the Q bar output 28 of the FF 7 becomes H
Is reset to (9) Although L → H is input to the clock 28 of the FF 8, since the FF 8 is driven at the falling edge, the Q output 29 of the FF 8 after the previous operation or non-operation is performed.
Is L (Q bar output H), the Q output 29 holds L. (10) Since the signal 28 is H and the signal 29 is L in the NOR circuit 9, the NOR output 30 outputs L. (11) Since D is L, the FF 10
R input is H → L → H.
, The Q bar output 32 is
H (oscillation enable signal) is held, and the CR oscillation circuit maintains oscillation. (12) Release the push switch 1. L is input to D of FF3 and FF4,
The reset of 10 is released. (13) L21 to the D terminal of FF3 is read by the clock 24, and FF3 outputs Q bar output 25.
Is output to H. On the other hand, the FF 4 outputs H to the Q bar output 26 with a delay of a half cycle. The NOR circuit 6 outputs the signal 25
The NOR of (H) and 26 (H) is taken, and the shaped pulse 27 (L) obtained by H-to-L pulse shaping is R-input to the FF7. (14) Since the reset of the FF 7 is released by the shaping pulse 27 and D is fixed at VDD,
When the frequency-divided signal 23 (clock twice the frequency of the frequency-divided signal 24) is input as a clock input, the Q output 28 becomes L. FF8
Since the signal 28 changes from H to L due to the falling edge, D (H when the switch 1 is pressed) at that time is read, and the Q output 29 is inverted to H. (15) The NOR circuit 9 takes the NOR of the L of the signal 28 and the H of the signal 29, and the output 30 remains at L. (16) Since D30 of FF10 is L, F30
Even if R of F10 is released, the Q bar output 32 (oscillation enable signal) is held at H by the CL22, the CR oscillation circuit continues to oscillate, and the electronic device maintains an operating state. For example, when the electronic device is an electronic thermometer, the body temperature measurement state is maintained. (17) The next push switch 1 is pressed. The FF 10 is reset, but the state of the Q output 32 is unchanged. On the other hand, D of FF3 and FF4 becomes H again, and the chattering prevention circuit (3, 4, 5,.
The pulse 28 (L → H) shaped by (6, 7) is input to the toggle circuit 8. Since the toggle circuit 8 has a falling edge, the Q output 29 of the toggle circuit 8 remains at H. (18) The NOR circuit 9 takes the NOR of the signal 28H and the signal 29H, and the output 30 is kept at L. (19) Since the D input 30 of the FF 10 holds L, the Q bar output 32 of the FF 10 holds H (oscillation enable), and the CR oscillation circuits (11 to 16) hold oscillation. (20) Release the push switch 1 for the second time. The reset R of the FF 10 is released, and the FF 10
3. L is input to the D terminal of FF4. As in the case of the first push switch depression and return, FF7 outputs the shaped pulse 2
8L is output. (21) The toggle circuit 8 outputs the Q output 29 to the clock CL in response to the falling of the shaped pulse 28 from H → L.
Is inverted from H to L. The NOR circuit 9 NORs the signal 28 (L) and the signal 29 (L), and inverts the signal 30 to H. (22) Since the D input 30 of the FF 10 becomes H, the Q output 31 becomes H by the clock 22 to reset the frequency dividing circuits (17 to 20), and the Q bar output 32 becomes L (oscillation disable). ), And the self-oscillation of the CR oscillation circuits (11 to 16) stops. Accordingly, the electronic device is in a non-operating state.
In the case of an electronic thermometer, the state changes from the measurement state to the non-measurement state. (23) The above operation is repeated as the push switch is pressed. The above circuit diagram will be described in block form. (A) The push-type switch 1 has one switch terminal connected to VDD and the other switch terminal connected to VDD.
It is connected to FF3, FF4, and FF10 and to VSS via the resistor 2. By pressing and releasing the switch, a pressing pulse (L → H → L) is given to each FF. (B) The FF3 and FF4 receive the pressing pulse, remove chattering of the pressing pulse together with the inverter 5, the NOR circuit 6, and the FF7, perform pulse shaping, and generate the shaped pulse 28 (L → H → L). The output pulse shaping means is configured. (C) The shaped pulse 28 from which chattering has been removed and the pulse has been shaped is input to the toggle circuit 8. The toggle circuit 8 and the NOR circuit 9 hold the D input 30 of the FF 10 at L by the shaping pulse 28. Q of FF10
The bar output 32 is held at H even when the pressing pulse is released. The toggle circuit 8, the NOR circuit 9, and the FF 10 form a state holding unit. The shaped pulse 28 obtained by shaping the next pressing pulse
When (L → H → L) arrives, the toggle circuit 8 and the NOR circuit 9 invert the D input 30 of the FF 10 to H. FF10
Is held at L when the next pressing pulse is released. (D) The CR oscillation means (11 to 16)
Depending on the state of the Q bar output 32 of F10, self-excited oscillation or oscillation stop is performed. Oscillation occurs when the Q bar 32 of the FF 10 is H, and stops oscillation when the Q bar 32 is L. Press / release / push push switch 1
By repeating the operation of separating,..., The oscillation state of the electronic device repeats oscillation, oscillation stop, oscillation, oscillation stop. Therefore, the operating state or the non-operating state of the electronic device cyclically repeats the operating state, the non-operating state, the operating state, the non-operating state,... With the pressing operation of the push switch 1. [0062] As described above, according to the present invention, according to the present invention, electrostatic
It outputs the clock in the slave device and its oscillation operation is controlled.
By having the oscillation means that is supplied to the circuit of its own
Clock to generate other oscillators.
Eliminates chattering with a simpler configuration without the need
You. Further, the first level in which the level changes each time the on / off operation is performed
A push switch that outputs a level signal, the first level
Noise from chattering is removed from the
A chattering removal means for outputting a ringing signal, the chatter
The first level of the second level signal is connected to a ring removing means;
From the time point of the level change to the time point of the fourth level change
A logic circuit that outputs a third level signal that maintains a level
Stage, and the first level signal and the third level signal are input.
At the first level change of the first level signal.
Means for oscillating the device, wherein the third level signal is
The oscillation operation is continued during the period of maintaining the level of
Oscillation instruction means for outputting an oscillation instruction signal for
With the push of the push switch,
Oscillation can be maintained for a period.
【図面の簡単な説明】
【図１】本発明の電子機器に用いる発振開始停止制御回
路の一実施例を示す回路図。
【図２】図１の回路図の各タイミングチャート。
【符号の説明】
１・・・・プッシュ式スイッチ
３、４・・フリップフロップ
５・・・・インバータ
６・・・・ノアゲート
７・・・・フリップフロップ
８・・・・トグルフリップフロップ
９・・・・ノアゲート
１０・・・フリップフロップ
１１〜１６・・ＣＲ発振回路BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of an oscillation start / stop control circuit used in an electronic device of the present invention. FIG. 2 is each timing chart of the circuit diagram of FIG. 1; [Description of Signs] 1 ··· Push type switches 3 and 4 ··· Flip-flop 5 ··· Inverter 6 ··· NOR gate 7 ··· Flip-flop 8 ··· Toggle flip-flop 9 ··· ..Nor gate 10: flip-flops 11 to 16 CR oscillation circuit
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 3/00 H03K 3/282 H03K 5/1254 H03B 5/06Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03L 3/00 H03K 3/282 H03K 5/1254 H03B 5/06
Claims (1)
御される発振手段と、 オンオフ動作の度にレベルが変化する第１レベル信号を
出力するプッシュスイッチと、 該第１レベル信号からチャタリングによるノイズを除去
し、第２レベル信号を出力するチャタリング除去手段
と、 該チャタリング除去手段に接続され、前記第２レベル信
号の第１のレベル変化時点から第４のレベル変化時点ま
で所定のレベルを持続する第３レベル信号を出力する論
理回路手段と、 前記第１レベル信号と第３レベル信号とが入力され、第
１レベル信号の第１のレベル変化時点で前記発振手段の
発振動作を開始させ、第３レベル信号が前記所定のレベ
ルを持続する期間中は前記発振動作を持続させるための
発振指示信号を出力する発振指示手段と、 を備えたことを特徴とする電子機器。 (57) [Claims] Outputs the clock in the electronic device and controls its oscillation.
And a first level signal whose level changes each time an on / off operation is performed.
Output push switch and remove noise due to chattering from the first level signal
Chattering removing means for outputting a second level signal
And the second level signal connected to the chattering removing means.
Signal from the first level change to the fourth level change
Output a third level signal that maintains a predetermined level
Logic circuit means, the first level signal and the third level signal,
At the time of the first level change of the one-level signal,
The oscillation operation is started, and the third level signal is supplied to the predetermined level.
To maintain the oscillation operation during the
An electronic apparatus comprising: an oscillation instruction unit that outputs an oscillation instruction signal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115609A JP2768306B2 (en) | 1995-05-15 | 1995-05-15 | Electronics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115609A JP2768306B2 (en) | 1995-05-15 | 1995-05-15 | Electronics |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18353884A Division JPS6161526A (en) | 1984-08-31 | 1984-08-31 | Oscillation control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326962A JPH07326962A (en) | 1995-12-12 |
| JP2768306B2 true JP2768306B2 (en) | 1998-06-25 |
Family
ID=14666886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7115609A Expired - Lifetime JP2768306B2 (en) | 1995-05-15 | 1995-05-15 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2768306B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122361A (en) * | 1974-08-19 | 1976-02-23 | Seiko Instr & Electronics | SUITSUCHINGUKAIRO |
| JPS5536685U (en) * | 1978-09-01 | 1980-03-08 | ||
| JPS55114006A (en) * | 1979-02-27 | 1980-09-03 | Matsushita Electric Ind Co Ltd | Synchronous type crystal oscillator |
| JPS56157848U (en) * | 1980-04-23 | 1981-11-25 | ||
| JPS572130A (en) * | 1980-06-06 | 1982-01-07 | Yokogawa Hokushin Electric Corp | Starting circuit for oscillating circuit |
| JPS5815304A (en) * | 1981-07-20 | 1983-01-28 | Matsushita Electric Ind Co Ltd | Oscillator |
-
1995
- 1995-05-15 JP JP7115609A patent/JP2768306B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07326962A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250822B2 (en) | Clock oscillator | |
| JP2768306B2 (en) | Electronics | |
| JP7450332B2 (en) | Synchronizable ring oscillator | |
| KR970055240A (en) | Frequency multiplying device of clock input signal and its construction method | |
| WO1990015480A1 (en) | Method and circuit for generating dependent clock signals | |
| JP2008099247A (en) | Transmitter ic with saw-based oscillator | |
| JP2006190260A (en) | Real time clock device | |
| JP3892693B2 (en) | Clock noise elimination circuit | |
| JPH11312078A (en) | Semiconductor device having random number generating circuit | |
| JP2833603B2 (en) | Oscillator | |
| JP3566088B2 (en) | Noise filter and semiconductor integrated circuit | |
| JP3211283B2 (en) | Filter circuit | |
| JPH09326679A (en) | Clock generation circuit | |
| JP3011047B2 (en) | Phase comparison circuit | |
| JPH05191224A (en) | Synchronization circuit | |
| JPH0443835Y2 (en) | ||
| RU2029333C1 (en) | Electron watches with speech annunciation | |
| SU1170419A1 (en) | Device for synchronizing timepiece | |
| CH613838GA3 (en) | Monolithically integrated component for controlling the alarm signal interval of alarm clocks. | |
| JPS617718A (en) | Noise eliminating circuit | |
| JPS5812224Y2 (en) | daily rhythm ensouchi | |
| JPH10126231A (en) | Chattering removing circuit | |
| JP2000183729A (en) | Clock generating circuit | |
| JPH0381676A (en) | Circuit device for setting test mode | |
| JPH06301452A (en) | Reset circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| EXPY | Cancellation because of completion of term |