RU2029333C1

RU2029333C1 - Electron watches with speech annunciation

Info

Publication number: RU2029333C1
Authority: RU
Inventors: Ирина Ивановна Седова; Анатолий Сергеевич Сорокин; Григорий Иойликович Черницкий
Original assignee: Ирина Ивановна Седова; Анатолий Сергеевич Сорокин; Григорий Иойликович Черницкий
Priority date: 1992-01-24
Filing date: 1992-01-24
Publication date: 1995-02-20

Abstract

FIELD: time measurements. SUBSTANCE: unit has commutation group 1, two diode assemblies 2, 6, watch circuit 7, initial setting circuit 4, level converters 11, 12, single-crystal converter 15, buffer register 17, address registers 22, 24, OR gate 21, inverter 23, permanent memory 27, digital-to-analog converters 27 and 20, sound signal former 26, dynamic loud speaker 29, shift register 9, counter 10, triggers 3, 18, 25, two-input OR-NOT gate circuit 16, three-input AND-NOT gate circuits 8, 14, inverter 13, unit 5 for forming time interval, switches 19, 28 with corresponding set of couplings. EFFECT: improved precision of measurements. 9 dwg

Description

Изобретение относится к измерению времени и может быть использовано для создания аудио-часов, а также различного рода приборов, в которых может присутствовать как одна из функций - аудио-индикация времени, как абсолютного, так и относительного. К таким приборам могут быть отнесены радиоприемники, электронные игры, электронные термометры и т.д. The invention relates to the measurement of time and can be used to create audio clocks, as well as various kinds of devices, in which one of the functions may be present - an audio indication of time, both absolute and relative. Such devices may include radios, electronic games, electronic thermometers, etc.

Известны говорящие часы [1], состоящие из процессоров, ПЗУ1, ПЗУ2, ОЗУ, динамика, коммутатора ввода - вывода, устройства декодирующего, цифроаналогового преобразователя, дисплея, коммутационной группы (набора клавиш, обеспечивающие, кроме цифровой, дополнительную аудиоиндикацию времени и календаря). Known talking clock [1], consisting of processors, ROM1, ROM2, RAM, speaker, I / O switch, decoding device, digital-to-analog converter, display, switching group (a set of keys that provide, in addition to digital, additional audio time and calendar).

Недостатком данного устройства является использование высокопроизводительного процессора для решения задач счета времени, опроса коммутационной группы и управлением аудио-выходом, а также затраты оборудования на ОЗУ и дополнительно ПЗУ. The disadvantage of this device is the use of a high-performance processor to solve the problems of time counting, polling a switching group and controlling the audio output, as well as the cost of equipment for RAM and additional ROM.

Известно также говорящее устройство времени [2], состоящее из устройства управления (однокристального микропроцессора), часовой схемы синтеза цепи (цифроаналогового преобразователя), устройства, усиливающего звук, дисплея, коммутационной группы (переключателей различного типа) динамика, ПЗУ. A talking time device [2] is also known, consisting of a control device (single-chip microprocessor), a clock circuit synthesis circuit (digital-to-analog converter), a sound amplifying device, a display, a switching group (switches of various types), a speaker, and ROM.

Функционирование прибора строится на совместном функционировании двух вычислителей, объединяющего одни и те же коммутационные группы. The operation of the device is based on the joint functioning of two computers, combining the same switching groups.

Цель изобретения - уменьшение оборудования и снижение стоимости изделия. The purpose of the invention is to reduce equipment and reduce the cost of the product.

Это достигается тем, что в устройство, состоящее из коммутационной группы, двух диодных сборок, часовой схемы, схемы начальной установки, двух преобразователей уровня, однокристального микропроцессора, буферного регистра, двух регистров адреса, схемы ИЛИ, инвертора, полупостоянного запоминающего устройства (ПЗУ), цифроаналогового преобразователя, формирователя звукового сигнала, динамика, так, что выходы коммутационной группы соединены со входами первой диодной сборки, первый и второй выходы часовой схемы подключены к входам второй диодной сборки, третий выход часовой схемы соединен с входом второго преобразователя уровня; с первого по К-ый выходы микропроцессора соединены соответственно с первого по К-ый входами буферного регистра, второй выход которого подключен к выходу первого преобразователя уровня, выход которого соединен с первым входом часовой схемы, выход схемы начальной установки подключен к третьему входу микропроцессора, К+5-ый выход которого соединен с первым входом схемы ИЛИ, второй вход которой соединен с К+4-ым выходом микропроцессора и входом инвертора, а выход подключен к первому входу полупостоянного запоминающего устройства, S-выходов которого соединены с S-входами микропроцессора и S-входами первого регистра адреса, (К+3)-ый выход микропроцессора подключен к (S+1)-входу первого регистра адреса, выходы которого соединены с L-входами полупостоянного запоминающего устройства, М-входы которого подключены к М-выходам микропроцессора. Выход инвертора соединен с первым входом второго регистра адреса, последующие входы которого подключены к Н-выходам микропроцессора, а выходы - к Н-выходам ППЗУ, выход цифроаналогового преобразователя соединен с вторым входом формирователя звукового сигнала, первый вход которого соединен с третьим входом цифроаналогового преобразователя, а выход подключен к входу динамика и выходу второго преобразователя уровня. This is achieved by the fact that in a device consisting of a switching group, two diode assemblies, a clock circuit, an initial installation circuit, two level converters, a single-chip microprocessor, a buffer register, two address registers, an OR circuit, an inverter, a semi-permanent memory device (ROM), digital-to-analog converter, shaper of sound signal, speaker, so that the outputs of the switching group are connected to the inputs of the first diode assembly, the first and second outputs of the clock circuit are connected to the inputs of the second diode bottom of the assembly, the third output of the clock circuit is connected to the input of the second level Converter; from the first to the K-th outputs of the microprocessor are connected respectively from the first to the K-th inputs of the buffer register, the second output of which is connected to the output of the first level converter, the output of which is connected to the first input of the clock circuit, the output of the initial setup circuit is connected to the third input of the microprocessor, K + The 5th output of which is connected to the first input of the OR circuit, the second input of which is connected to the K + 4th output of the microprocessor and the inverter input, and the output is connected to the first input of a semi-permanent storage device, S-outputs to connected to the S-inputs of the microprocessor and S-inputs of the first address register, the (K + 3) -th output of the microprocessor is connected to the (S + 1) -input of the first register of the address, the outputs of which are connected to the L-inputs of the semi-permanent storage device, M- the inputs of which are connected to the M-outputs of the microprocessor. The inverter output is connected to the first input of the second address register, the subsequent inputs of which are connected to the N-outputs of the microprocessor, and the outputs are connected to the N-outputs of the ROM, the output of the digital-to-analog converter is connected to the second input of the shaper of the audio signal, the first input of which is connected to the third input of the digital-to-analog converter, and the output is connected to the speaker input and the output of the second level converter.

В устройство дополнительно введены регистр сдвига, счетчик, три триггера, двухвходовая схема ИЛИ-НЕ, две трехвходовые схемы И-НЕ, второй инвертор, узел формирования интервала времени, два ключа, причем N-входов коммутационной группы подключены к N-выходам регистра сдвига, N-ый выход которого соединен с первым входом цифроаналогового преобразователя и D-входом второго триггера, выход которого подключен к второму входу ЦАПа, выход первой диодной сборки соединен с С-входом первого триггера, R-вход которого подключен к первому выходу буферного регистра. Прямой выход триггера соединен с вторым входом микропроцессора, а инверсный выход - с первым входом первой трехвходовой схемы И-НЕ, второй вход которой соединен с выходом схемы начальной установки, а третий - с первым выходом узла формирования интервала времени, второй выход которого подключен к четвертому входу микропроцессора, а первый вход - к выходу второй диодной сборки. Пятый выход часовой схемы соединен с входом счетчика, первый выход которого подключен к К+2-ому входу регистра сдвига, второй, третий и четвертый выходы счетчика соединены с первым, вторым и третьим входами второй трехвходовой схемы И-НЕ, выход которой подключен к входу первого инвертора, выход которой соединен с первым входом микропроцессора, с (К+1)-ым входом регистра сдвига и С-входом второго триггера. Выход первый трехвходовой схемы И-НЕ подключен к S-входу третьего триггера, С-вход которого соединен с (К+2)-м выходом микропроцессора, а выход - с пятым входом микропроцессора и первым входом второго ключа, выход которого соединен с входом питания ППЗУ, К-ый выход микропроцессора подключен к первому входу схемы ИЛИ-НЕ, второй вход которой соединен с (К+1)-м выходом микропроцессора, а выход которой подключен к второму входу узла формирования интервала времени, первый вход первого ключа соединен с третьим выходом буферного регистра, а первый выход подключен к третьему входу ЦАПа. The device is additionally introduced a shift register, a counter, three triggers, a two-input OR-NOT circuit, two three-input AND-NOT circuits, a second inverter, a time interval forming unit, two keys, and the N-inputs of the switching group are connected to the N-outputs of the shift register, The N-th output of which is connected to the first input of the digital-to-analog converter and the D-input of the second trigger, the output of which is connected to the second input of the DAC, the output of the first diode assembly is connected to the C-input of the first trigger, the R-input of which is connected to the first output of the buffer p registers. The direct output of the trigger is connected to the second input of the microprocessor, and the inverse output is connected to the first input of the first three-input NAND circuit, the second input of which is connected to the output of the initial setup circuit, and the third is connected to the first output of the time interval forming unit, the second output of which is connected to the fourth microprocessor input, and the first input to the output of the second diode assembly. The fifth output of the clock circuit is connected to the counter input, the first output of which is connected to the K + 2nd input of the shift register, the second, third and fourth outputs of the counter are connected to the first, second and third inputs of the second three-input AND-NOT circuit, the output of which is connected to the input the first inverter, the output of which is connected to the first input of the microprocessor, with the (K + 1) -th input of the shift register and the C-input of the second trigger. The output of the first three-input circuit AND is NOT connected to the S-input of the third trigger, the C-input of which is connected to the (K + 2) -th output of the microprocessor, and the output is connected to the fifth input of the microprocessor and the first input of the second key, the output of which is connected to the power input EPROM, the K-th output of the microprocessor is connected to the first input of the OR-NOT circuit, the second input of which is connected to the (K + 1) -th output of the microprocessor, and the output of which is connected to the second input of the time interval forming unit, the first input of the first key is connected to the third buffer register output, and the first output d is connected to a third input of the DAC.

Новым по сравнению с прототипом является то, что в устройство введены регистр сдвига, счетчик, три триггера, двухвходовая схема ИЛИ-НЕ, две трехвходовые схемы И-НЕ, инвертор, узел формирования интервала времени, два ключа с соответствующей совокупностью связей. New in comparison with the prototype is that a shift register, a counter, three triggers, a two-input OR-NOT circuit, two three-input AND-NOT circuits, an inverter, a time interval forming unit, two keys with a corresponding set of connections are introduced into the device.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - конкретная реализация ключа; на фиг. 3 - схема преобразователя уровня; на фиг. 4 - пример конкретной реализации часовой схемы; на фиг. 5 - алгоритм счета времени; на фиг. 6 - алгоритм реакции на сигнал коммутационной группы; на фиг. 7 - алгоритм речевого оповещения; на фиг. 8 - пример конкретной реализации однокристального микропроцессора; на фиг. 9 - пример конкретной реализации полупостоянного запоминающего устройства. In FIG. 1 presents a functional diagram of the proposed device; in FIG. 2 - a specific implementation of the key; in FIG. 3 is a diagram of a level converter; in FIG. 4 is an example of a specific implementation of a clock scheme; in FIG. 5 - time calculation algorithm; in FIG. 6 - reaction algorithm to the signal of the switching group; in FIG. 7 - voice alert algorithm; in FIG. 8 is an example of a specific implementation of a single-chip microprocessor; in FIG. 9 is an example of a specific implementation of a semi-permanent storage device.

Устройство содержит коммутационную группу 1, диодные сборки 2 и 6, триггеры 3, 18, 25, схему 4 начальной установки, узел 5 формирования интервала времени, часовую схему 7; трехвходовые схемы И-НЕ 8, 14, регистр 9 сдвига, счетчик 10, преобразователи уровня 11, 12, инверторы 13, 23, однокристальный микропроцессор 15, схему ИЛИ-НЕ 16, буферный регистр 17, ключи 19, 28, ЦАП 20, схему ИЛИ 21, регистры адреса 22, 24, формирователь 26 звукового сигнала, ППЗУ 27, динамик 29. The device contains a switching group 1, diode assemblies 2 and 6, triggers 3, 18, 25, initial setup circuit 4, time interval forming unit 5, clock circuit 7; three-input circuits AND-NOT 8, 14, shift register 9, counter 10, level converters 11, 12, inverters 13, 23, single-chip microprocessor 15, OR-NOT 16 circuit, buffer register 17, keys 19, 28, DAC 20, circuit OR 21, address registers 22, 24, shaper 26 of a sound signal, EEPROM 27, speaker 29.

Работа электронных часов с речевым оповещением построена на следующих технических принципах. The operation of an electronic clock with voice notification is based on the following technical principles.

Реализация основных алгоритмов осуществляется однокристальным микропроцессором 15 с ограниченной внутренней памятью и программой, хранимой в полупостоянном запоминающем устройстве 27 (ППЗУ). The implementation of the basic algorithms is carried out by a single-chip microprocessor 15 with limited internal memory and a program stored in a semi-permanent memory device 27 (ROM).

Индикация работы однокристального микропроцессора 15 производится либо сигналом счета времени, либо сигналами коммутационной группы 1. Indication of the operation of a single-chip microprocessor 15 is either a time count signal or signals of a switching group 1.

Обеспечение "хода" осуществляется часовой схемой 7, работающей от кварцевого генератора с частотой 32 кГц. Ensuring the "course" is carried out by a clock circuit 7, operating from a crystal oscillator with a frequency of 32 kHz.

Речевое оповещение происходит при синхронной работе однокристального микропроцессора 15, побайтно выбирающего речевые контакты из ПЗУ 27 и далее побайтно считываемые из специального сдвигового регистра 9, синхронизируемого от часовой схемы 7. Voice notification occurs during synchronous operation of a single-chip microprocessor 15, byte-by-bit selecting voice contacts from ROM 27 and then byte-read from a special shift register 9, synchronized from the clock circuit 7.

Однокристальный микропроцессор 15 и ППЗУ 27 отключается от источников питания в паузах между обработкой сигналов счета временных и сигналов коммутационной группы 1. The single-chip microprocessor 15 and the EPROM 27 are disconnected from the power sources in the pauses between the processing of the counting signals of the time and the signals of the switching group 1.

Условно работу электронных часов с речевым оповещением можно представить в виде трех режимов: счета времени, режим реакции на сигналы коммутационной группы, режим речевого оповещения. Conditionally, the operation of an electronic clock with voice notification can be represented in the form of three modes: time counting, reaction mode to the signals of a switching group, and a voice notification mode.

В первых двух режимах устройство находится постоянно, циклически реагируя на сигналы счета времени, поступающие от часовой схемы 7, через диодную сборку 6 и узел 5 формирования интервалов времени. Сигналы с коммутационной группы 1, возникающие при нажатии кнопок или клавиши, также вызывают цепь управляющих действий однокристального микропроцессора 15. In the first two modes, the device is constantly reacting cyclically to the time count signals coming from the clock circuit 7 through the diode assembly 6 and the unit 5 for forming time intervals. The signals from the switching group 1, arising when the buttons or keys are pressed, also cause the control circuit of the single-chip microprocessor 15.

На фиг. 5-7 представлены укрупненные алгоритмы функционирования устройства в каждом из режимов отдельно. Полный алгоритм работы устройства является сочетанием выполнения представленных алгоритмов в их взаимосвязи. In FIG. 5-7, enlarged algorithms for the operation of the device in each of the modes separately are presented. The full algorithm of the device is a combination of the performance of the presented algorithms in their relationship.

Работа электронных часов с речевым оповещением в режиме счета времени осуществляется в постоянной циклической выработке часовой схемы 7 сигналов счета времени, которые поступают с частотой 2 Гц через диодную сборку 6 на узел формирования интервала времени. В конкретной реализации узел 5 может быть счетным триггером на 2, в этом случае интервал счета времени будет равен 1 с. The work of the electronic clock with voice notification in the time counting mode is carried out in a continuous cyclic generation of the clock circuit 7 time counting signals, which are supplied with a frequency of 2 Hz through the diode assembly 6 to the time interval forming unit. In a particular implementation, node 5 may be a countable trigger of 2, in this case, the time interval will be 1 s.

Сигнал с узла 5 через трехвходовую схему И-НЕ 8 воздействует на триггер 25, который позволяет через ключ 28 подать питание на ППЗУ 27. Одновременно сигнал с триггера 25, поступая на вход 5 однокристального микропроцессора 15, приводит его из режима микропотребления в режим реализации микропрограммы. Микропроцессор 15 производит модификацию счетчиков времени, находящихся в его памяти. Счетчики содержат временные реквизиты секунд, минут, часов, дней недели, месяца, числа, интервала будильника, таймера и т.д. При достижении счетчиками будильника заданной уставки "побудки" однокристальной микропроцессор воздействует через выходы "К" на входы будущего регистра 17, а через выход 2 буферного регистра 17 и преобразователя уровня 11 - на часовую схему 7, которая через преобразователь уровня 12 выдает сигнал зуммера на динамик 29. При этом звучит зуммер, оповещая о срабатывании будильника. The signal from the node 5 through the three-input I-NOT 8 circuit acts on the trigger 25, which allows the key 28 to supply power to the EEPROM 27. At the same time, the signal from the trigger 25, fed to input 5 of the single-chip microprocessor 15, leads it from the micropower mode to the implementation mode of the microprogram . The microprocessor 15 makes a modification of the time counters located in its memory. Counters contain time details of seconds, minutes, hours, days of the week, month, day, alarm interval, timer, etc. When the alarm counters reach the preset “wake-up” setting, the single-chip microprocessor acts on the inputs of the future register 17 through the outputs “K”, and on the clock circuit 7 through the output 2 of the buffer register 17 and the level converter 11, which generates a buzzer signal to the speaker through the level converter 12 29. At the same time, a buzzer sounds, notifying that an alarm has been triggered.

Возможна выдача сигналов "побудки" речевыми звуками, что будет описано в режиме речевого оповещения. It is possible to issue “wake-up” signals with speech sounds, which will be described in the voice alert mode.

Режим счета времени является наиболее приоритетным режимом. Он не может быть прерван другими режимами, так как нельзя "потерять" сигнал счета времени, что может привести к потери точности "хода" часов. Алгоритм функционирования часов с речевым оповещением организуется таким образом, что сигнал счета времени не может быть "потерян". Time counting mode is the highest priority mode. It cannot be interrupted by other modes, since it is impossible to “lose” the signal of time counting, which can lead to loss of accuracy of the “course” of the clock. The clock operation algorithm with voice notification is organized in such a way that the time counter signal cannot be "lost".

Сигналы коммутационной группы 1 генерируются при нажатии пользователем часов кнопок, клавиш, переключателей или любых других органов управления при необходимости вызвать индикацию времени, либо ввести корректировку времени, либо при желании прервать речевое оповещение. При появлении любого из N сигналов коммутационной группы 1 устройство переходит в режим реализации на сигналы коммутационной группы. Любой из N сигналов коммутационной группы 1 через диодную сборку 2 запоминается на триггере 3 и с выхода 2 триггера 3 через трехвходовую схему 8 И-НЕ включает питание на ППЗУ 27, а также переводит однокристальный микропроцессор 15 из режима микропотребления в режим работы. Микропроцессор 15 выполняет при этом микропрограмму анализа сигналов путем пересылки по К шинам кода в сдвиговой регистр 9. The signals of switching group 1 are generated when the user presses the buttons, keys, switches, or any other control elements, if necessary, call up the time display, either enter a time adjustment, or if desired, interrupt the voice notification. When any of the N signals of the switching group 1 appears, the device enters the implementation mode on the signals of the switching group. Any of the N signals of the switching group 1 through the diode assembly 2 is stored on the trigger 3 and from the output 2 of the trigger 3 through a three-input circuit 8 AND-NOT switches on the power to the EEPROM 27, and also transfers the single-chip microprocessor 15 from the micropower mode to the operation mode. The microprocessor 15 performs the microprogram of signal analysis by sending the code to the shift buses 9 through the K buses.

Меняя код в регистре 9, микропроцессор 15 определяет какой именно сигнал коммутационной группы поступил и в зависимости от этого определяет алгоритм последующих действий. Действия могут заключаться либо в переходе в режим речевого оповещения текущего времени, календаря, даты, либо в прерывании выдачи речевого сообщения, либо в отработке алгоритмов корректировки любого из временных реквизитов. Выполнение любого из действий, вызванных реакцией на сигналы коммутационной группы 1, прерываются на обработку алгоритмов счета времени. By changing the code in register 9, the microprocessor 15 determines which signal of the switching group has arrived and, depending on this, determines the algorithm for subsequent actions. Actions can consist in either switching to the voice alert mode of the current time, calendar, date, or interrupting the delivery of a voice message, or in developing algorithms for adjusting any of the temporary details. The execution of any of the actions caused by the reaction to the signals of switching group 1 is interrupted by the processing of time counting algorithms.

Можно определить так: режим счета времени будет вписываться в режим реакции на сигналы коммутационной группы. Наличие триггера 3, а также расчет циклов работы микропроцессора 15 в каждом из режимов позволяет синхронизировать работу устройства в обоих режимах одновременно. It can be defined as follows: the time counting mode will fit into the response mode to the signals of the switching group. The presence of trigger 3, as well as the calculation of the cycles of the microprocessor 15 in each of the modes, allows you to synchronize the operation of the device in both modes simultaneously.

В режим речевого оповещения устройство может перейти либо при достижении уставки в процессе счета времени, либо при нажатии кнопки (клавиши) пользователем часов. Речевое оповещение заключается в выполнении однокристальным микропроцессором 15 микропрограммы побайтного считывания речевых констант из ППЗУ 27 с шины S сменной адреса на регистрах 22, 24 и шинах "1...М", под действием управляющих сигналов с выходов через двухпроводную (двухвходную) схему ИЛИ 21, воздействующих на вход 1 ППЗУ 27 и 3 выхода однокристального микропроцессора 15, воздействующего на вход регистра 22 адреса. The device can go into the voice notification mode either when the setting is reached during the time calculation, or when the user clicks the button (s) on the watch. Voice notification consists in the execution by a single-chip microprocessor 15 of the microprogram for reading the speech constants from the EPROM 27 byte from the S bus on the registers 22, 24 and the "1 ... M" buses, under the action of control signals from the outputs through a two-wire (two-input) circuit OR 21 acting on the input 1 of the ROM 27 and 3 of the output of a single-chip microprocessor 15, acting on the input of the register 22 addresses.

Для обеспечения звучания микропроцессора 15 заносит по шинам К код в буферный регистр 17, на выходе 3 появляется сигнал, включающий через ключ 19 питание на ЦАП 20 и формирователь усилитель 26 однокристальный процессор 15 формирует "порцию" (слово или слог) речевого сообщения длительностью не больше интервала времени счета (например, 1 с) путем указания начального адреса и количества байт в речевой "порции". To ensure the sound of the microprocessor 15, it enters the code into the buffer register 17 on the K buses, at the output 3, a signal appears that turns on the power to the DAC 20 through the key 19 and the driver amplifier 26, the single-chip processor 15 forms a “portion” (word or syllable) of a voice message of no more than counting time interval (for example, 1 s) by indicating the starting address and the number of bytes in the speech "portion".

Необходимость выдачи речевых сообщений "порциями" диктуются требованием не "потерять" сигнал счета времени, который в период выдачи речевой "порции" сохраняется в узле 5 формирования интервала времени. Каждый байт речевой константы по шинам "К" поступает из микропроцессора 15 в регистр сдвига 9. Счетчик 10 под действием сигналов с частотой 32 кГц, поступающей на его вход с выхода 3 часовой схемы 7, обеспечивает побитный сдвиг речевых констант через триггер 18 в ЦАП 20 и даже через формирователь звукового сигнала 26 на динамик 29. The need for the issuance of voice messages "in batches" is dictated by the requirement not to "lose" the signal of the time count, which is stored in the node 5 for the formation of the time interval during the issuance of the voice "portion". Each byte of the speech constant through the "K" buses comes from the microprocessor 15 to the shift register 9. The counter 10, under the influence of signals with a frequency of 32 kHz supplied to its input from the output of the 3-hour clock circuit 7, provides a bit-wise shift of the speech constants through trigger 18 in the DAC 20 and even through the shaper of the sound signal 26 to the speaker 29.

По окончании выдачи последнего бита текущего байта на выходе трехвходовой схемы И-НЕ 14 и инвертора 13 формируется сигнал окончания выдачи байта, который, воздействуя на вход однокристального микропроцессора, приводит в действие алгоритм выдачи очередного байта. При этом микропроцессор постоянно производит отсчет числа байтов и определяет последний байт в текущей "порции" речевого сообщения. At the end of the last bit of the current byte, the output signal of the byte is generated at the output of the three-input I-NOT 14 circuit and the inverter 13, which, acting on the input of a single-chip microprocessor, activates the algorithm for issuing the next byte. In this case, the microprocessor constantly counts the number of bytes and determines the last byte in the current "portion" of the voice message.

Появление любого сигнала с коммутационной группой 1 через диодную сборку 2 на выходе триггера 3 может перевести однокристальный микропроцессор 15 в режим микропотребления и тем самым прерывать выдачу речевого сообщения. После выдачи каждой "порции" речевого сообщения микропроцессор 15 переходит в режим счета времени, а затем продолжает выдачу очередного "порции" до окончания выдачи всего речевого сообщения. The appearance of any signal with the switching group 1 through the diode assembly 2 at the output of the trigger 3 can put the single-chip microprocessor 15 into microprocessor mode and thereby interrupt the output of the voice message. After the issuance of each "portion" of the voice message, the microprocessor 15 enters the time counting mode, and then continues to issue the next "portion" until the end of the entire voice message.

По окончании выдачи речевого сообщения в буферный регистр 17 записывается по шинам "К" код, который с выхода 1 воздействует на триггер 3. На выходе триггера 3 появляется сигнал, воздействующий на вход микропроцессора, переводя его в состояние микропотребления. At the end of the voice message, a code is written over the "K" buses 17, which acts on trigger 3 from output 1. At the output of trigger 3, a signal appears that acts on the microprocessor input, translating it into a microprocessor state.

В качестве примеров конкретной реализации для ряда узлов устройства речевого оповещения могут быть выбраны стандартные микросхемы широкого применения серии К 561, в том числе: счетчик 10 К561 ИЕ10, узел формирования интервала времени К561 ТМ2, регистр сдвига К561 ИР6. As examples of a specific implementation, for a number of nodes of a voice warning device, standard K 561 series widespread use microcircuits can be selected, including: counter 10 K561 IE10, time interval forming unit K561 TM2, shift register K561 IR6.

На фиг. 2 представлена конкретная реализация ключей 19 и 28. In FIG. 2 shows a specific implementation of keys 19 and 28.

Ключ выполнен на транзисторах V1 и V2, резисторах R1, R2, R3. Сигнал управления поступает на вход 1, внешнее питание + Е - на вход 2. Управляемое напряжение Е1 снимается с коллектора транзистора V2. The key is made on transistors V1 and V2, resistors R1, R2, R3. The control signal is fed to input 1, external power + E to input 2. The controlled voltage E1 is removed from the collector of transistor V2.

На фиг. 3 представлена конкретная реализация преобразователя уровня, который выполнен на резисторе и транзисторе. Входной сигнал подается на резистор, выходной снимается с эмиттера транзистора. In FIG. 3 shows a specific implementation of a level converter, which is made on a resistor and a transistor. The input signal is supplied to the resistor, the output is removed from the emitter of the transistor.

На фиг. 4 представлен пример конкретной реализации часовой схемы на базе серийно выпускаемой УСП Т55. К шинам вход и выход генератора подключается кварцевый резонатор. Выход с генератора поступает на вход счетчика, преобразующего частоту 32 кГц в частоту 2 Гц, которая поступает на формирователь сигналов шагового двигателя, выдающего сигналы ШД1 и ШД2, которые имеют скважность 50 при частоте 2 Гц. In FIG. Figure 4 shows an example of a specific implementation of a watch circuit based on the mass-produced USP T55. A quartz resonator is connected to the bus input and output of the generator. The output from the generator goes to the input of the counter, which converts the frequency of 32 kHz to a frequency of 2 Hz, which is fed to the signal shaper of the stepper motor, which generates signals SD1 and SD2, which have a duty cycle of 50 at a frequency of 2 Hz.

Частоты 1, 16, 2000 Гц поступают на формирователь сигнала зуммера, который улавливается внешним сигналом с входа УПР. Выходной сигнал ЗУМ является смесью трех частот. Frequencies 1, 16, 2000 Hz are supplied to the shaper of the buzzer signal, which is captured by an external signal from the input of the control unit. The ZUM output signal is a mixture of three frequencies.

На фиг. 5 представлен алгоритм режима счета времени, состоящий из операторов действия: начало 40, сквозная модификация счетчиков времени 42, выключатель зуммер 44, включить зуммер 45, модификация счетчиков синхроконтроля 47 конец, и операторов условных переходов, анализа фронта сигнала 41 времени, анализа значения текущего времени на равенство константе будильника 43, анализа счетчика синхроконтроля времени 46. In FIG. Figure 5 shows the algorithm of the time counting mode, consisting of the action operators: beginning 40, end-to-end modification of time counters 42, switch buzzer 44, turn on the buzzer 45, modification of the counters of the clock 47 end, and conditional transition operators, analysis of the signal front 41 times, analysis of the current time value the equality of the alarm constant 43, analysis of the counter clock synchronization 46.

На фиг. 6 приведен алгоритм реализации на сигналы коммутационной группы, представленный операторами действия начала 49, отсчета 51 интервала дребезга, анализа кода 53 нажатия клавиши и выполнения действия по каждой из клавиш, конца 55 и операторами условных переходов, анализа фронта нажатия 50 клавиш до и после дребезга, анализа сопровождения действий 54. In FIG. Figure 6 shows the implementation algorithm for the signals of the switching group, presented by the operators of the start 49 action, 51 count of the chatter interval, analysis of the key press code 53 and execution of the action for each key, end 55 and conditional transition operators, analysis of the front of 50 key presses before and after the chatter, analysis of follow-up actions 54.

На фиг. 7 приведен алгоритм речевого оповещения, представленный операторами действия, начала 56, выбора 57 речевого реквизита и определения начального адреса и числа байтов речевого реквизита, определения характеристик второй части речевого реквизита 59, последовательной передачи 60 речевых констант, перехода в режим счета времени 62, конца 64 и операторами условных переходов: анализ первой или второй составляющих речевого реквизита 58, анализ наличия фронта сигнала 1 с - 61, определение конца выдачи речевого реквизита, конец 64. In FIG. Figure 7 shows the voice notification algorithm presented by the operators of the beginning 56, selecting 57 voice attributes and determining the starting address and number of bytes of the voice attribute, determining the characteristics of the second part of the speech attribute 59, sequential transmission of 60 speech constants, switching to time counting mode 62, end 64 and conditional transition operators: analysis of the first or second components of the speech attribute 58, analysis of the presence of a signal front 1 s - 61, determination of the end of the output of the speech attribute, end 64.

На фиг. 8 представлен пример реализации однокристального микропроцессора - КР1830ВЕ48 и соответствие входов выходов КР1830ВЕ48 входам - выходам блока 15 фиг. 1. In FIG. 8 shows an example of the implementation of a single-chip microprocessor - KR1830BE48 and the correspondence of the inputs of the outputs of the KR1830BE48 to the inputs - outputs of the block 15 of FIG. 1.

На фиг. 9 представлен пример реализации полупостоянно запоминающего устройства К573РФ8 и показано соответствие входов - выходов К573РФ8 входам- выходам блока 27 фиг. 1. In FIG. 9 shows an example of the implementation of the semi-permanent storage device K573RF8 and shows the correspondence of the inputs and outputs of K573RF8 with the inputs and outputs of block 27 of FIG. 1.

Предлагаемое техническое решение при его использовании позволяет создать электронные часы с речевым оповещением на микросхемах широкого применения, обеспечив при этом высокую точность "хода" часов, высокую автономность работы от батарейных источников питания при минимальном числе электронных компонентов. The proposed technical solution when using it allows you to create an electronic clock with a voice alert on microcircuits of widespread use, while ensuring high accuracy of the "course" of the clock, high autonomy of work from battery power sources with a minimum number of electronic components.

Claims

VOICE ELECTRONIC CLOCK, consisting of a switching group, two diode assemblies, a clock circuit, an initial setup circuit, two level converters, a single-chip microprocessor, a buffer register, two address registers, an OR circuit, an inverter, a semi-permanent memory device, a digital-to-analog converter, an audio shaper signal, dynamics, outputs of the switching group are connected to the inputs of the first diode assembly, the first and second outputs of the clock circuit are connected to the inputs of the second diode assembly, the third output of the clock circuit is connected to the input of the second level converter, from the first to the Kth outputs of a single-chip microprocessor connected respectively to the first to the Kth inputs of the buffer register, the second output of which is connected to the input of the first level converter, the output of which is connected to the first input of the clock circuit , the output of the initial installation circuit is connected to the third input of the microprocessor, the K + 5th output of which is connected to the first input of the OR circuit, the second input of which is connected to the K + 4th output of the microprocessor and invert input ora, and the output is connected to the first input of a semi-permanent storage device, S outputs of which are connected to S inputs of the microprocessor and S inputs of the first address register, the K + 3rd output of the microprocessor is connected to S + 1-input of the first address register, the outputs of which are connected with L inputs of a semi-permanent storage device, the M inputs of which are connected to the M-outputs of the microprocessor, the inverter output is connected to the first input of the second address register, the subsequent inputs of which are connected to the H-outputs of the microprocessor, and the outputs to the N-input I will give an EPROM, the output of the digital-to-analog converter is connected to the second input of the shaper of the sound signal, the first input of which is connected to the third input of the digital-to-analog converter, and the output is connected to the speaker input and the output of the second level converter, characterized in that they additionally have a shift register, counter, three trigger, two-input circuit OR - NOT, two three-input circuit AND - NOT, second inverter, time interval forming unit, two keys, and N - inputs of the switching group are connected to N - outputs of the reg a shift unit, the Nth output of which is connected to the first input of the digital-to-analog converter and the input of the second trigger, the output of which is connected to the second input of the digital-to-analog converter, the output of the first diode assembly is connected to the C-input of the first trigger, the R-input of which is connected to the first output of the buffer register , the direct output of the trigger is connected to the second input of the microprocessor, and the inverse output is connected to the first input of the first three-input circuit AND is NOT, the second input of which is connected to the output of the initial installation circuit, and the third to the first output the house of the node for the formation of the time interval, the second output of which is connected to the fourth input of the microprocessor, and the first input to the output of the second diode assembly, the fifth output of the clock circuit is connected to the counter input, the first output of which is connected to the K + 2 input of the shift register, the second, the third and fourth outputs of the counter are connected to the first, second and third inputs of the second three-input circuit AND - NOT, the output of which is connected to the input of the first inverter, the output of which is connected to the first input of the microprocessor, with K + 1-m input of the shift register and C-input m of the second trigger, the output of the first three-input circuit AND is NOT connected to the S-input of the third trigger, the C-input of which is connected to the K + 2th output of the microprocessor, and the output is connected to the fifth input of the microprocessor and the first input of the second key, the output of which is connected to the power input of the semi-permanent storage device, the K-th output of the microprocessor is connected to the first input of the OR-NOT circuit, the second input of which is connected to the K + 1-m output of the microprocessor, and the output is connected to the second input of the time interval forming unit, the first input of the first key is connected with the third output of the buffer register, and the first output connected to the third input of the digital-to-analog converter.