JP2767845B2 - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JP2767845B2 JP2767845B2 JP63320961A JP32096188A JP2767845B2 JP 2767845 B2 JP2767845 B2 JP 2767845B2 JP 63320961 A JP63320961 A JP 63320961A JP 32096188 A JP32096188 A JP 32096188A JP 2767845 B2 JP2767845 B2 JP 2767845B2
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- lsi tester
- wafer
- failure
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は導通チェックを容易にするプローブカードに
関する。
関する。
第３図に示すように従来、LSIテスタ７からプローブ
カード1cまで信号線が導通していることを確認するた
め、ウェハ10の表面が導体で覆われているウェハをプロ
ービングして各信号線とグランド線が導通していること
を確認することにより、LSIテスタの信号線とプローブ
カード1cの探針が導通していることを確認していた。８
はロードボード、９はプローバである。
カード1cまで信号線が導通していることを確認するた
め、ウェハ10の表面が導体で覆われているウェハをプロ
ービングして各信号線とグランド線が導通していること
を確認することにより、LSIテスタの信号線とプローブ
カード1cの探針が導通していることを確認していた。８
はロードボード、９はプローバである。
前述した従来の導通チェックでは導通しなかった場
合、第３図からわかるようにLSIテスタ７とロードボ
ード８間の接続不良、ロードボード８とプローバ９間
の接続不良、プローバ９とプローブカード1c間の接続
不良、プローブカード1cの探針とウェハ10間の接触不
良、LSIテスタ７の不良、ロードボード８の不良、
プローバ９の不良、プローブカード1cの不良のどれ
が原因であるかを判断できなかった。
合、第３図からわかるようにLSIテスタ７とロードボ
ード８間の接続不良、ロードボード８とプローバ９間
の接続不良、プローバ９とプローブカード1c間の接続
不良、プローブカード1cの探針とウェハ10間の接触不
良、LSIテスタ７の不良、ロードボード８の不良、
プローバ９の不良、プローブカード1cの不良のどれ
が原因であるかを判断できなかった。
このため、導通不良が生じた場合、上述した９箇所を
１箇所ずつチェックしなければならず、導通不良の場所
を捜し、導通不良をなくすために数時間を要することが
あった。
１箇所ずつチェックしなければならず、導通不良の場所
を捜し、導通不良をなくすために数時間を要することが
あった。
本発明の目的は前記課題を解決したプローブカードを
提供することにある。
提供することにある。
上述した従来のプローブカードに対し、本発明のプロ
ーブカードは、プローブカード内のLSIテスタからの信
号線とグランド線をショートさせることにより、導通不
良が生じた場合、LSIテスタからプローブカードまでの
不良か、又はプローブカードからウェハまでの不良かを
チェックできるという相違点を有する。
ーブカードは、プローブカード内のLSIテスタからの信
号線とグランド線をショートさせることにより、導通不
良が生じた場合、LSIテスタからプローブカードまでの
不良か、又はプローブカードからウェハまでの不良かを
チェックできるという相違点を有する。
前記目的を達成するため、本発明に係るプローブカー
ドにおいては、プローブカードの信号線とグランド線を
ショートさせる手段を有するものである。
ドにおいては、プローブカードの信号線とグランド線を
ショートさせる手段を有するものである。
次に本発明について図面を参照して説明する。
（実施例１） 第１図は本発明の実施例１を示す構成図である。1aは
プローブカード、2a〜2h,2rはLSIテスタと接続するパッ
ド（ただし、2bはLSIテスタのグランド線に接続され
る）、3a〜3gは探針、４はリレー回路である。
プローブカード、2a〜2h,2rはLSIテスタと接続するパッ
ド（ただし、2bはLSIテスタのグランド線に接続され
る）、3a〜3gは探針、４はリレー回路である。
通常、リレー回路４のリレーはオープンになってお
り、パッド2a,2b,2c,2e,2gはそれぞれ接続されていな
い。LSIテスタとウェハ間の導通チェックで不良が生じ
た場合、パッド2rの電位を“H"レベルにすることにより
リレー回路４のリレーを閉じる。
り、パッド2a,2b,2c,2e,2gはそれぞれ接続されていな
い。LSIテスタとウェハ間の導通チェックで不良が生じ
た場合、パッド2rの電位を“H"レベルにすることにより
リレー回路４のリレーを閉じる。
よって、グランド線（パッド2b）と信号線（パッド2
a,2c,2e,2g）が接続され、導通チェックすなわち、信号
線に電流を流し、信号線−グランド線間の電圧を測定し
導通しているかどうかをチェックすることにより、LSI
テスタからプローブカード間の不良か、プローブカード
からウェハ間の不良かの区別がつく。これにより、不良
箇所の絞り込みが迅速に行え、ウェハをLSIテスタで検
査するための準備時間を大幅に短縮できる。
a,2c,2e,2g）が接続され、導通チェックすなわち、信号
線に電流を流し、信号線−グランド線間の電圧を測定し
導通しているかどうかをチェックすることにより、LSI
テスタからプローブカード間の不良か、プローブカード
からウェハ間の不良かの区別がつく。これにより、不良
箇所の絞り込みが迅速に行え、ウェハをLSIテスタで検
査するための準備時間を大幅に短縮できる。
（実施例２） 第２図は本発明の実施例２を示す構成図である。
1bはプローブカード、2i〜2qはLSIテスタと接続する
パッド、3h〜3mは探針、５は集積回路、6a〜6dはＮチャ
ネルMOSトランジスタである。
パッド、3h〜3mは探針、５は集積回路、6a〜6dはＮチャ
ネルMOSトランジスタである。
この実施例は、信号線（パッド2i,2l,2n,2p）とグラ
ンド線（パッド2j）を接続する手段としてＮチャネルMO
Sトランジスタ6a〜6dからなる集積回路５を用いてい
る。パッド2kの電位を“H"レベルにすると、Ｎチャネル
MOSトランジスタ6a〜6dがONし、信号線（パッド2i,2l,2
n,2p）とグランド線（パッド2j）が導通する。
ンド線（パッド2j）を接続する手段としてＮチャネルMO
Sトランジスタ6a〜6dからなる集積回路５を用いてい
る。パッド2kの電位を“H"レベルにすると、Ｎチャネル
MOSトランジスタ6a〜6dがONし、信号線（パッド2i,2l,2
n,2p）とグランド線（パッド2j）が導通する。
本実施例では集積回路５を用いることにより、小型化
でき、多ピンのプローブカードにも適用できるという利
点がある。
でき、多ピンのプローブカードにも適用できるという利
点がある。
以上説明したように本発明のプローブカードは、プロ
ーブカードの信号線とグランド線をショートさせる手段
を有することにより、LSIテスタとウェハ間の導通チェ
ックにて不良が発生した場合、プローブカードにて信号
線とグランド線をショートさせ導通チェックを行えば、
LSIテスタからプローブカード間の不良又はプローブカ
ードからウェハ間の不良を判別でき、これにより、不良
箇所の絞り込みが迅速に行え、ウェハをLSIテスタで検
査するための準備時間を大幅に短縮できる効果がある。
ーブカードの信号線とグランド線をショートさせる手段
を有することにより、LSIテスタとウェハ間の導通チェ
ックにて不良が発生した場合、プローブカードにて信号
線とグランド線をショートさせ導通チェックを行えば、
LSIテスタからプローブカード間の不良又はプローブカ
ードからウェハ間の不良を判別でき、これにより、不良
箇所の絞り込みが迅速に行え、ウェハをLSIテスタで検
査するための準備時間を大幅に短縮できる効果がある。
第１図は本発明の実施例１を示す構成図、第２図は本発
明の実施例２を示す構成図、第３図はLSIテスタからウ
ェハまでの信号経路を示す図である。 1a,1b……プローブカード、2a〜2r……パッド 3a〜3g……探針、４……リレー回路 ５……集積回路 6a〜6d……ＮチャネルMOSトランジスタ
明の実施例２を示す構成図、第３図はLSIテスタからウ
ェハまでの信号経路を示す図である。 1a,1b……プローブカード、2a〜2r……パッド 3a〜3g……探針、４……リレー回路 ５……集積回路 6a〜6d……ＮチャネルMOSトランジスタ
Claims (1)
- 【請求項１】プローブカードの信号線とグランド線をシ
ョートさせる手段を有することを特徴とするプローブカ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320961A JP2767845B2 (ja) | 1988-12-20 | 1988-12-20 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320961A JP2767845B2 (ja) | 1988-12-20 | 1988-12-20 | プローブカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02165076A JPH02165076A (ja) | 1990-06-26 |
| JP2767845B2 true JP2767845B2 (ja) | 1998-06-18 |
Family
ID=18127228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320961A Expired - Lifetime JP2767845B2 (ja) | 1988-12-20 | 1988-12-20 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767845B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202012002391U1 (de) * | 2012-03-08 | 2013-06-10 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Vorrichtung zur Messung elektronischer Bauteile |
| WO2014182633A1 (en) * | 2013-05-06 | 2014-11-13 | Formfactor | A probe card assembly for testing electronic devices |
-
1988
- 1988-12-20 JP JP63320961A patent/JP2767845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02165076A (ja) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US7567091B2 (en) | Method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer | |
| US7161372B2 (en) | Input system for an operations circuit | |
| JP2767845B2 (ja) | プローブカード | |
| US6525916B2 (en) | Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device | |
| Mallarapu et al. | Iddq testing on a custom automotive IC | |
| JP2884847B2 (ja) | 故障検出機能を備えた半導体集積回路装置の製造方法 | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JPH0794683A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| JP3396834B2 (ja) | Ｉｃ接続試験方法 | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JP2975795B2 (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 | |
| JPH0568103B2 (ja) | ||
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JP2919087B2 (ja) | 半導体試験装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2665054B2 (ja) | 半導体集積回路 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| JPH0121562Y2 (ja) | ||
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| KR20000045873A (ko) | 전원핀 접촉 불량을 테스트하기 위한 반도체장치의 패드 구성 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP2004170126A (ja) | ノード論理固定回路およびｉｄｄｑ試験方法 |