JP2766763B2 - 半導体量子細線の製造方法 - Google Patents
半導体量子細線の製造方法Info
- Publication number
- JP2766763B2 JP2766763B2 JP5026412A JP2641293A JP2766763B2 JP 2766763 B2 JP2766763 B2 JP 2766763B2 JP 5026412 A JP5026412 A JP 5026412A JP 2641293 A JP2641293 A JP 2641293A JP 2766763 B2 JP2766763 B2 JP 2766763B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum wire
- semiconductor
- gaas
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体基板上に量
子細線を形成する半導体量子細線の製造方法に関するも
のである。
子細線を形成する半導体量子細線の製造方法に関するも
のである。
【０００２】
【従来の技術】禁制帯幅の小さな半導体（例えばＧａＡ
ｓ）を禁制帯幅の大きな半導体（例えばＡｌＡｓ）で数
百Å程度に２次元的に閉じ込める構造を量子細線とよば
れている。半導体レーザーの活性層に当該量子細線を用
いると、半導体レーザーのしきい電流がさがり、特性が
向上するという理論的予測があるため、量子細線作製に
関する研究が盛んに行われている。
ｓ）を禁制帯幅の大きな半導体（例えばＡｌＡｓ）で数
百Å程度に２次元的に閉じ込める構造を量子細線とよば
れている。半導体レーザーの活性層に当該量子細線を用
いると、半導体レーザーのしきい電流がさがり、特性が
向上するという理論的予測があるため、量子細線作製に
関する研究が盛んに行われている。
【０００３】ここでは量子細線を有する半導体装置の製
造方法については、従来の技術の代表例として、例えば
ＧａＡｓ半導体基板上に単分子層（１分子層はＧａＡｓ
で2.８Å）の段差を持つステップ（単分子層ステップ）
が等間隔に並んだ表面構造でＡｌＡｓ、ＧａＡｓが成長
することを利用したものを例にして、図６〜８に基づい
て説明する。微傾斜を有する半導体傾斜基板１で傾斜角
度が２度のものを用い、Ｖ族と III族の原料ガスの分圧
比を２０００という成長条件で有機金属気相成長法でＧ
ａＡｓ緩衝層２の結晶成長を行なった後、表面を原子オ
ーダーで観察すると、成長前の基板表面では不規則な間
隔で並んでいた単分子層ステップ３が、ほぼ等間隔に配
列する（図６（ａ）参照）。
造方法については、従来の技術の代表例として、例えば
ＧａＡｓ半導体基板上に単分子層（１分子層はＧａＡｓ
で2.８Å）の段差を持つステップ（単分子層ステップ）
が等間隔に並んだ表面構造でＡｌＡｓ、ＧａＡｓが成長
することを利用したものを例にして、図６〜８に基づい
て説明する。微傾斜を有する半導体傾斜基板１で傾斜角
度が２度のものを用い、Ｖ族と III族の原料ガスの分圧
比を２０００という成長条件で有機金属気相成長法でＧ
ａＡｓ緩衝層２の結晶成長を行なった後、表面を原子オ
ーダーで観察すると、成長前の基板表面では不規則な間
隔で並んでいた単分子層ステップ３が、ほぼ等間隔に配
列する（図６（ａ）参照）。
【０００４】つぎに、同じ成長条件で量子細線のバリア
層４としてＡｌＡｓを１／２層分供給した後、同様に表
面を観察すると、図６（ｂ）のように、ほぼ等間隔にＡ
ｌＡｓ単分子層ステップが並ぶ。つぎに量子細線のウエ
ル層５としてＧａＡｓを１／２層分供給した後、表面を
観察すると、図７（ａ）のように、ほぼ等間隔にＧａＡ
ｓ単分子層ステップが並んでいる。１／２層分のＡｌＡ
ｓとＧａＡｓの供給を１サイクルとし、それぞれ正確に
１／２層分ずつ供給すると供給後の単分子層ステップ３
−２の先端はちょうど１サイクル前の単原子ステップ３
−１の先端の上にくる（図７（ａ）参照）。
層４としてＡｌＡｓを１／２層分供給した後、同様に表
面を観察すると、図６（ｂ）のように、ほぼ等間隔にＡ
ｌＡｓ単分子層ステップが並ぶ。つぎに量子細線のウエ
ル層５としてＧａＡｓを１／２層分供給した後、表面を
観察すると、図７（ａ）のように、ほぼ等間隔にＧａＡ
ｓ単分子層ステップが並んでいる。１／２層分のＡｌＡ
ｓとＧａＡｓの供給を１サイクルとし、それぞれ正確に
１／２層分ずつ供給すると供給後の単分子層ステップ３
−２の先端はちょうど１サイクル前の単原子ステップ３
−１の先端の上にくる（図７（ａ）参照）。
【０００５】さらにこのサイクルを複数回繰り返すこと
によって、図７（ｂ）のような縦型超格子ができる。こ
の縦型超格子を上下からバリア層６，７としてＡｌＡｓ
で挟むことにより、図８のような量子細線を作製するこ
とができる。
によって、図７（ｂ）のような縦型超格子ができる。こ
の縦型超格子を上下からバリア層６，７としてＡｌＡｓ
で挟むことにより、図８のような量子細線を作製するこ
とができる。
【０００６】
【発明が解決しようとする課題】しかし、従来の量子細
線には次のような欠点があり、その実用化を大きく妨げ
ていた。
線には次のような欠点があり、その実用化を大きく妨げ
ていた。
【０００７】（１）従来の量子細線では、横方向の周期
（Ｌｂ2 ＋Ｌｘ2 ）（図７（ｂ））は単分子層ステップ
の間隔であり、微傾斜基板１の傾斜角度αで一意に決ま
ってしまう。
（Ｌｂ2 ＋Ｌｘ2 ）（図７（ｂ））は単分子層ステップ
の間隔であり、微傾斜基板１の傾斜角度αで一意に決ま
ってしまう。
【数１】Ｌｂ2 ＋Ｌｘ2 ＝ａ／２ｔａｎα ここで、ａは格子定数であり、ａ／２は単分子層ステッ
プの段差に相当する。例えば前述した従来技術の例にお
ける２度の傾斜角度をもつＧａＡｓ微傾斜基板の場合、
上式の右辺ａ／２ｔａｎαは８１Åになる。そのため、
２度の微傾斜基板上ではＬｂ2 ＋Ｌｘ2 ＝８１Åの制約
条件をみたす範囲でしかＬｂ2 とＬｘ2 との値を設定す
ることができなかった。そのため横方向の周期の異なる
量子細線を同じ基板上に作製し、異なる波長を制御する
素子を作製することが困難であった。
プの段差に相当する。例えば前述した従来技術の例にお
ける２度の傾斜角度をもつＧａＡｓ微傾斜基板の場合、
上式の右辺ａ／２ｔａｎαは８１Åになる。そのため、
２度の微傾斜基板上ではＬｂ2 ＋Ｌｘ2 ＝８１Åの制約
条件をみたす範囲でしかＬｂ2 とＬｘ2 との値を設定す
ることができなかった。そのため横方向の周期の異なる
量子細線を同じ基板上に作製し、異なる波長を制御する
素子を作製することが困難であった。
【０００８】（２）従来の量子細線の縦型超格子は、成
長中にあるＧａ原子とＡｌ原子とが縦方向の異種界面を
越えて横方向に相互拡散してしまうため、組成変化が鈍
ってしまい、横方向の量子閉じ込め効果が十分ではなか
った。
長中にあるＧａ原子とＡｌ原子とが縦方向の異種界面を
越えて横方向に相互拡散してしまうため、組成変化が鈍
ってしまい、横方向の量子閉じ込め効果が十分ではなか
った。
【０００９】そこで、本発明の目的は、上述した問題点
を解決し、自由に寸法を制御した量子細線を作製する方
法を提供することにある。
を解決し、自由に寸法を制御した量子細線を作製する方
法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体量子細線の製造方法は、化合物半導体基
板上に量子細線を形成する半導体量子細線の製造方法に
おいて、化合物半導体基板上に複数の分子層の段差をも
つステップと、（００１）面方位のテラスからなる周期
的な階段状構造の半導体層を形成する工程の後、 階段状
構造をなぞるように一様な厚さで成長する半導体層を成
長させ、 次に、上記ステップから上記テラス上を横方向
に成長する半導体層を、テラスの横方向の幅よりも短い
距離分成長させ、 次に、階段状構造をなぞるように一様
な厚さで成長する半導体層を成長させることを特徴とす
る。
明に係る半導体量子細線の製造方法は、化合物半導体基
板上に量子細線を形成する半導体量子細線の製造方法に
おいて、化合物半導体基板上に複数の分子層の段差をも
つステップと、（００１）面方位のテラスからなる周期
的な階段状構造の半導体層を形成する工程の後、 階段状
構造をなぞるように一様な厚さで成長する半導体層を成
長させ、 次に、上記ステップから上記テラス上を横方向
に成長する半導体層を、テラスの横方向の幅よりも短い
距離分成長させ、 次に、階段状構造をなぞるように一様
な厚さで成長する半導体層を成長させることを特徴とす
る。
【００１１】また、上記方法において、化合物基板とし
て（００１）面から［−１１０］方向に３度から３６度
に傾斜したＧａＡｓ化合物半導体基板を用い、かつ、有
機金属気相成長法におけるＶ族原料とIII 族原料の分圧
比を２から１０００の範囲の有機金属原料を供給するこ
とにより、ＧａＡｓ基板上に複数の分子層の段差を持つ
ステップと、（００１）面方位のテラスからなる周期的
な段階状構造の半導体層を形成する工程とを含むことを
特徴とする。
て（００１）面から［−１１０］方向に３度から３６度
に傾斜したＧａＡｓ化合物半導体基板を用い、かつ、有
機金属気相成長法におけるＶ族原料とIII 族原料の分圧
比を２から１０００の範囲の有機金属原料を供給するこ
とにより、ＧａＡｓ基板上に複数の分子層の段差を持つ
ステップと、（００１）面方位のテラスからなる周期的
な段階状構造の半導体層を形成する工程とを含むことを
特徴とする。
【００１２】すなわち、本発明の量子細線の作製方法は
ＧａＡｓの結晶成長条件を選ぶことにより、最初等間隔
に並んでいた単原子ステップを集合させ、ステップバン
チングを起こさせ、複数の分子層の段差を持つマルチス
テップを用いるところに最も大きな特徴をもつ。
ＧａＡｓの結晶成長条件を選ぶことにより、最初等間隔
に並んでいた単原子ステップを集合させ、ステップバン
チングを起こさせ、複数の分子層の段差を持つマルチス
テップを用いるところに最も大きな特徴をもつ。
【００１３】このマルチステップを形成するため（すな
わちステップバンチングする）の成長条件は、（００
１）面方位から［−１１０］方向に３度から３６度に傾
斜した面方位をもつ、化合物半導体からなる基板上に、
有機金属気相成長法（ＭＯＣＶＤ法）で、Ｖ族／III 族
（以下単に「Ｖ／III 」と記す）比を２から１０００ま
での範囲、基板温度５００度から７００度までの範囲で
ＧａＡｓを成長する。この結果、マルチステップと（０
０１）面方位のテラスとからなる段階構造が形成され、
このマルチステップとテラスとを利用して量子細線を作
製するものである。
わちステップバンチングする）の成長条件は、（００
１）面方位から［−１１０］方向に３度から３６度に傾
斜した面方位をもつ、化合物半導体からなる基板上に、
有機金属気相成長法（ＭＯＣＶＤ法）で、Ｖ族／III 族
（以下単に「Ｖ／III 」と記す）比を２から１０００ま
での範囲、基板温度５００度から７００度までの範囲で
ＧａＡｓを成長する。この結果、マルチステップと（０
０１）面方位のテラスとからなる段階構造が形成され、
このマルチステップとテラスとを利用して量子細線を作
製するものである。
【００１４】
【外１】 本発明においては、［１０］方向は［−１１０］方向
と表記する。
と表記する。
【００１５】
【実施例】以下、本発明の好適な一実施例を説明する。
図１にＧａＡｓ基板の傾斜角度と成長した後のＧａＡｓ
表面のマルチステップの段差の関係を示す。従来の方法
ではＶ／III 分圧比を２０００にしていたのでステップ
の段差は高々単分子層であった。しかし、Ｖ／III 分圧
比を１０００以下に下げることによって、ＧａＡｓ表面
に数分子層の段差を持つマルチステップが形成される。
また従来は傾斜角度を２度にとっていたが、傾斜角度を
大きくすることによってマルチステップの段差はさらに
大きくなることが判明した。しかし、基板傾斜角度が大
きすぎると、その表面は白濁し、良好な結晶成長は実現
できない。
図１にＧａＡｓ基板の傾斜角度と成長した後のＧａＡｓ
表面のマルチステップの段差の関係を示す。従来の方法
ではＶ／III 分圧比を２０００にしていたのでステップ
の段差は高々単分子層であった。しかし、Ｖ／III 分圧
比を１０００以下に下げることによって、ＧａＡｓ表面
に数分子層の段差を持つマルチステップが形成される。
また従来は傾斜角度を２度にとっていたが、傾斜角度を
大きくすることによってマルチステップの段差はさらに
大きくなることが判明した。しかし、基板傾斜角度が大
きすぎると、その表面は白濁し、良好な結晶成長は実現
できない。
【００１６】図２は本発明に係る量子細線の工程図を示
している。（００１）面から［−１１０］方向に角度５
度という従来より大きな傾斜角度で傾斜した面方位をも
つ半導体傾斜基板１としてＧａＡｓ基板１を用い（図２
（ａ））、この基板１に有機金属気相成長法（ＭＯＣＶ
Ｄ法）でＧａＡｓを成長させる。
している。（００１）面から［−１１０］方向に角度５
度という従来より大きな傾斜角度で傾斜した面方位をも
つ半導体傾斜基板１としてＧａＡｓ基板１を用い（図２
（ａ））、この基板１に有機金属気相成長法（ＭＯＣＶ
Ｄ法）でＧａＡｓを成長させる。
【００１７】次に、基板温度６００度、Ｖ／III 比は８
０という従来の方法より低い分圧比で緩衝層２であるＧ
ａＡｓを成長させると、基板１上では不規則に並んでい
た単分子層ステップが集合し、すなわちステップバンチ
ングを起こし、図２（ｂ）のように、（００１）面方位
のテラスと２０分子層の段差（５５Å）を持つマルチス
テップ８からなる階段構造になる。
０という従来の方法より低い分圧比で緩衝層２であるＧ
ａＡｓを成長させると、基板１上では不規則に並んでい
た単分子層ステップが集合し、すなわちステップバンチ
ングを起こし、図２（ｂ）のように、（００１）面方位
のテラスと２０分子層の段差（５５Å）を持つマルチス
テップ８からなる階段構造になる。
【００１８】図２（ｂ）で示したマルチステップ８は傾
斜に垂直な方向（図では紙面に垂直な方向）に直線的に
伸びている。次に同じ条件で量子細線のバリア層４であ
るＡｌＡｓを成長させると、ＡｌＡｓは下地のマルチス
テップ形状をなぞるように一様な厚さで成長するので、
図２（ｃ）に示すような構造ができる。
斜に垂直な方向（図では紙面に垂直な方向）に直線的に
伸びている。次に同じ条件で量子細線のバリア層４であ
るＡｌＡｓを成長させると、ＡｌＡｓは下地のマルチス
テップ形状をなぞるように一様な厚さで成長するので、
図２（ｃ）に示すような構造ができる。
【００１９】次に量子細線のウエル層５であるＧａＡｓ
を成長させるとＧａＡｓはマルチステップからテラス上
を横方向に成長するので図３（ａ）のような構造にな
る。次に再びバリア層３であるＡｌＡｓを成長させる
と、図３（ｂ）のようになり、量子細線のウエル層５で
あるＧａＡｓを２次元的に囲むことができ量子細線が完
成する。
を成長させるとＧａＡｓはマルチステップからテラス上
を横方向に成長するので図３（ａ）のような構造にな
る。次に再びバリア層３であるＡｌＡｓを成長させる
と、図３（ｂ）のようになり、量子細線のウエル層５で
あるＧａＡｓを２次元的に囲むことができ量子細線が完
成する。
【００２０】本発明における量子細線の横方向の寸法Ｌ
ｘ1 はウエル層５としてのＧａＡｓのマルチステップが
横方向に成長する時間のみで決まり、成長中に自由に変
えることができる（図３（ｃ）参照）。量子細線の縦方
向の寸法ＬＹ1 はマルチステップの段差で決まり、図１
からＶ／III 比の値により例えば、１０分子層から３５
分子層ステップに制御することができる。また量子細線
のバリア層の厚さＬｂ 1 はＡｌＡｓ３バリア層の成長時
間のみで決まる。
ｘ1 はウエル層５としてのＧａＡｓのマルチステップが
横方向に成長する時間のみで決まり、成長中に自由に変
えることができる（図３（ｃ）参照）。量子細線の縦方
向の寸法ＬＹ1 はマルチステップの段差で決まり、図１
からＶ／III 比の値により例えば、１０分子層から３５
分子層ステップに制御することができる。また量子細線
のバリア層の厚さＬｂ 1 はＡｌＡｓ３バリア層の成長時
間のみで決まる。
【００２１】以上の説明は、供給したＧａＡｓ分子すべ
てがマルチステップに付着し横方向に成長するという理
想的な場合で説明した。実際には、ＧａＡｓ分子の大部
分はマルチステップに付着することを実験より明らかに
しているが、下のテラスに付着しＡｌＡｓ分子のように
成長するＧａＡｓ分子も一部分だが存在する。しかし、
そのような場合であってもそれが本発明に含まれること
はいうまでもない。
てがマルチステップに付着し横方向に成長するという理
想的な場合で説明した。実際には、ＧａＡｓ分子の大部
分はマルチステップに付着することを実験より明らかに
しているが、下のテラスに付着しＡｌＡｓ分子のように
成長するＧａＡｓ分子も一部分だが存在する。しかし、
そのような場合であってもそれが本発明に含まれること
はいうまでもない。
【００２２】本発明の多重量子細線の構造図を図４に示
す。本発明の量子細線は図２，図３に示した方法によ
り、複数に重ね合わせて多重に作ることは可能であり、
構造上何段でも重ねあわせることができる。また表面は
巨視的に平面であり、半導体素子の作製が容易である。
す。本発明の量子細線は図２，図３に示した方法によ
り、複数に重ね合わせて多重に作ることは可能であり、
構造上何段でも重ねあわせることができる。また表面は
巨視的に平面であり、半導体素子の作製が容易である。
【００２３】図５（ａ）は本発明による多重量子細線の
断面を透過型電子顕微鏡で観察した顕微鏡写真の模式図
であり、図５（ｂ）はその要部拡大図である。観察の倍
率は３８万倍である。観察資料は基板傾斜角５度、Ｇａ
Ａｓ量子細線１１の縦方向の寸法が約５５Å（２０分子
層），横方向の寸法は約４００Åである。ＡｌＡｓバリ
ア層１２の厚さは約４０Åである。ＧａＡｓは全体的に
約４０Å分供給した。ＧａＡｓ層がＡｌＡｓ層に縦方向
のみならず横方向にも閉じ込められており、ＧａＡｓ多
重量子細線が実現できていることがわかる。この例で
は、ＧａＡｓを４０Å分供給し、実施例より成長時間を
長くしたために、ＧａＡｓマルチステップ１３端が下の
ＡｌＡｓ（００１）面テラス１４の端までほぼ達してい
るが、ＧａＡｓの成長時間を短く（供給量を少なく）す
ることによって、量子細線の横方向の寸法をさらに小さ
くすることができる。尚、図５（ａ）中、符号１５は表
面を図示している。
断面を透過型電子顕微鏡で観察した顕微鏡写真の模式図
であり、図５（ｂ）はその要部拡大図である。観察の倍
率は３８万倍である。観察資料は基板傾斜角５度、Ｇａ
Ａｓ量子細線１１の縦方向の寸法が約５５Å（２０分子
層），横方向の寸法は約４００Åである。ＡｌＡｓバリ
ア層１２の厚さは約４０Åである。ＧａＡｓは全体的に
約４０Å分供給した。ＧａＡｓ層がＡｌＡｓ層に縦方向
のみならず横方向にも閉じ込められており、ＧａＡｓ多
重量子細線が実現できていることがわかる。この例で
は、ＧａＡｓを４０Å分供給し、実施例より成長時間を
長くしたために、ＧａＡｓマルチステップ１３端が下の
ＡｌＡｓ（００１）面テラス１４の端までほぼ達してい
るが、ＧａＡｓの成長時間を短く（供給量を少なく）す
ることによって、量子細線の横方向の寸法をさらに小さ
くすることができる。尚、図５（ａ）中、符号１５は表
面を図示している。
【００２４】図２（ａ）の工程図では基板１表面で単分
子ステップが並んでいる場合を示したが、基板表面が単
分子ステップでない不規則表面でも、図２（ｂ）の緩衝
層２の表面でマルチステップとテラスが形成できる。
子ステップが並んでいる場合を示したが、基板表面が単
分子ステップでない不規則表面でも、図２（ｂ）の緩衝
層２の表面でマルチステップとテラスが形成できる。
【００２５】以上、本発明の応用例としては、量子細線
を含む半導体素子なら何れであっても適用が容易であ
り、例えば半導体レーザー、電界効果トランジスターな
どにも適用できることはいうまでもない。またステップ
バンチングをおこす半導体材料なら、ＧａＩｎＰ／Ｇａ
Ａｓ，ＧａＩｎＡｓ／ＩｎＰ等のIII-V 族化合物、Ｚｎ
Ｓｅ／ＺｎＣｄＳｅ等のII-VI 族化合物、さらにＳｉ基
板上のＳｉＧｅ等の材料でも適用できるのは明らかであ
る。
を含む半導体素子なら何れであっても適用が容易であ
り、例えば半導体レーザー、電界効果トランジスターな
どにも適用できることはいうまでもない。またステップ
バンチングをおこす半導体材料なら、ＧａＩｎＰ／Ｇａ
Ａｓ，ＧａＩｎＡｓ／ＩｎＰ等のIII-V 族化合物、Ｚｎ
Ｓｅ／ＺｎＣｄＳｅ等のII-VI 族化合物、さらにＳｉ基
板上のＳｉＧｅ等の材料でも適用できるのは明らかであ
る。
【００２６】
【発明の効果】本発明のステップバンチングを利用した
半導体量子細線の製造方法は所望の寸法を有する半導体
量子細線を制御性良く製造できるものである。
半導体量子細線の製造方法は所望の寸法を有する半導体
量子細線を制御性良く製造できるものである。
【図１】基板の傾斜角度と成長したＧａＡｓのステップ
の段差との関係を示す特性図である。
の段差との関係を示す特性図である。
【図２】本発明に係る量子細線の工程図である。
【図３】本発明に係る量子細線の工程図である。
【図４】本発明に係る量子細線を多重量子細線に応用し
た例の構造図である。
た例の構造図である。
【図５】本発明の多重量子細線の断面電子顕微鏡写真の
模式図である。
模式図である。
【図６】従来の方法で作製した量子細線の工程図であ
る。
る。
【図７】従来の方法で作製した量子細線の工程図であ
る。
る。
【図８】従来の方法で作製した量子細線の工程図であ
る。
る。
１ 半導体傾斜基板 ２ 緩衝層 ３ 単分子層ステップ ４ 量子細線のバリア層 ５ 量子細線のウエル層 ６ 下のバリア層 ７ 上のバリア層 ８ マルチステップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−280629（ＪＰ，Ａ) 特開 昭62−273791（ＪＰ，Ａ) 特開 平３−110883（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/18 - 21/205 H01S 3/18 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 化合物半導体基板上に量子細線を形成す
る半導体量子細線の製造方法において、 化合物半導体基板上に複数の分子層の段差をもつステッ
プと、（００１）面方位のテラスからなる周期的な階段
状構造の半導体層を形成する工程の後、 階段状構造をなぞるように一様な厚さで成長する半導体
層を成長させ、 次に、上記ステップから上記テラス上を横方向に成長す
る半導体層を、テラスの横方向の幅よりも短い距離分成
長させ、 次に、階段状構造をなぞるように一様な厚さで成長する
半導体層を成長させる ことを特徴とする半導体量子細線
の製造方法。 - 【請求項２】 請求項１において、化合物基板として
（００１）面から［−１１０］方向に３度から３６度に
傾斜したＧａＡｓ化合物半導体基板を用い、かつ、有機
金属気相成長法におけるＶ族原料とIII 族原料との分圧
比を２から１０００の範囲の有機金属原料を供給するこ
とにより、ＧａＡｓ基板上に複数の分子層の段差を持つ
ステップと、（００１）面方位のテラスからなる周期的
な段階状構造の半導体層を形成する工程とを含むことを
特徴とする半導体量子細線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026412A JP2766763B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体量子細線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026412A JP2766763B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体量子細線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244113A JPH06244113A (ja) | 1994-09-02 |
| JP2766763B2 true JP2766763B2 (ja) | 1998-06-18 |
Family
ID=12192840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026412A Expired - Fee Related JP2766763B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体量子細線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766763B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930032B2 (ja) * | 1996-09-26 | 1999-08-03 | 日本電気株式会社 | Ｉｉ−ｖｉ族化合物半導体発光素子およびその製造方法 |
| US7220986B2 (en) | 2001-09-28 | 2007-05-22 | Japan Science & Technology Agency | Photoelectric current multiplier using molecular crystal and production method therefor |
| KR100580623B1 (ko) * | 2003-08-04 | 2006-05-16 | 삼성전자주식회사 | 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법 |
| JP7187867B2 (ja) * | 2018-07-26 | 2022-12-13 | 富士通株式会社 | 赤外線検出器、撮像素子、光半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62273791A (ja) * | 1986-05-21 | 1987-11-27 | Nec Corp | 半導体量子井戸レ−ザの作製方法 |
| JPH04280629A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 |
-
1993
- 1993-02-16 JP JP5026412A patent/JP2766763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244113A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hiramatsu | Epitaxial lateral overgrowth techniques used in group III nitride epitaxy | |
| US4767494A (en) | Preparation process of compound semiconductor | |
| JP5010908B2 (ja) | Ｉｉｉ−ｎ層の選択的マスキング方法、自立ｉｉｉ−ｎ層もしくはデバイスの製造方法、および当該方法により得られる製品 | |
| JP3139445B2 (ja) | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 | |
| EP2518191B1 (en) | Template for epitaxial growth and process for producing same | |
| DE112006001847B4 (de) | Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten | |
| JPS63240012A (ja) | ３−ｖ族化合物半導体およびその形成方法 | |
| DE112006001279T5 (de) | Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement | |
| JP3279528B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| US20070145351A1 (en) | Semiconductor device with anisotropy-relaxed quantum dots | |
| US7361522B2 (en) | Growing lower defect semiconductor crystals on highly lattice-mismatched substrates | |
| US6696372B2 (en) | Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure | |
| JP2766763B2 (ja) | 半導体量子細線の製造方法 | |
| JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
| Daudin et al. | The role of surface diffusion in the growth mechanism of III-nitride nanowires and nanotubes | |
| CN112447500A (zh) | 纳米脊工程技术 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| EP2527500B1 (en) | Method for manufacturing epitaxial crystal substrate | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| US5656540A (en) | Semiconductor crystal growing method | |
| JPH01128423A (ja) | 半導体装置 | |
| JP3250495B2 (ja) | 半導体構造体及び半導体結晶成長方法 | |
| Lee et al. | The initial stage of InGaAs growth by MOVPE on multiatomic-stepped GaAs structures | |
| Horikoshi et al. | Application of migration-enhanced epitaxy to novel semiconductor structures | |
| US20110108801A1 (en) | Single-crystal semiconductor layer with heteroatomic macro-network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| LAPS | Cancellation because of no payment of annual fees |