CN112447500A - 纳米脊工程技术 - Google Patents

纳米脊工程技术 Download PDF

Info

Publication number
CN112447500A
CN112447500A CN202010909267.8A CN202010909267A CN112447500A CN 112447500 A CN112447500 A CN 112447500A CN 202010909267 A CN202010909267 A CN 202010909267A CN 112447500 A CN112447500 A CN 112447500A
Authority
CN
China
Prior art keywords
nanoridges
nanoridge
iii
precursors
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010909267.8A
Other languages
English (en)
Inventor
B·库纳特
R·兰格
Y·莫里斯
M·巴士尼科娃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN112447500A publication Critical patent/CN112447500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于在腔室内的硅基材(310)上生长至少一个III/V纳米脊(200)的方法(100)。所述方法包括：使硅基材(310)上的区域图案化(110)，由此在硅基材上形成沟槽(320)；通过如下过程来生长III/V纳米脊(200)：引发沟槽(320)中III/V纳米脊(200)的生长，由此在沟槽内形成并填充纳米脊的层(200)，以及从填充层(210)顶部上继续生长(124)出沟槽(320)，从而形成纳米脊(200)的顶部部分(220)，其中，当纳米脊生长到沟槽外时，在腔室中添加至少一种表面活性剂。

Description

纳米脊工程技术
技术领域
本发明涉及III-V半导体领域。更具体地说，其涉及将III-V器件单片集成在硅基材上的方法。
背景技术
因为III-V材料和硅基材之间的晶格失配，导致III-V材料中的缺陷，III-V器件难以单片集成在硅基材上。为了克服这些困难，在窄的沟槽中生长纳米脊。
由III/V材料制成的纳米脊现在用于非常不同的集成方法。例如，这些纳米脊是生长在图案化硅基材上的InGaAs纳米脊(具有不同的In含量)。可以浅槽隔离工艺流来获得图案化基材。纳米脊通过沟槽的填充和增生获得。在这些纳米脊上成功实现器件集成，需要在具有明显平坦(001)顶表面的图案化Si晶片上共线且均匀地生长纳米脊。需要纳米脊工程来获得该明显平坦(001)顶表面。
取决于生长条件，可以实现非常不同类型的形状。现有技术的纳米脊的截面扫描电子显微图像的示例显示于图2中。其显示了在介电层21中的沟槽内生长的纳米脊10。介电层21存在于硅基材22上。纳米脊10的第一部分12生长在沟槽中，并且纳米脊的第二部分11增生到沟槽以外。在该实例中，纳米脊包含InGaAs。通过利用纵横比捕获技术，由Si和InGaAs之间晶格失配产生的缺陷可限于沟槽中。由此图可见，纳米脊不包括平坦顶表面。这对器件集成是有问题的。
为了获得具有平坦顶表面的纳米脊，在一些现有技术工艺中，纳米脊通过采用低生长温度和/或高生长速率而形成。因此，可以实现具有(001)顶表面的盒状InGaAs。然而，剩余的应变场(通常在Si上的III/V异质外延)会导致不均匀地形成具有粗糙顶表面的InGaAs纳米脊，这对于任意器件集成都是有问题的。
因此，需要允许在硅基材上生长III/V材料的方法，以补偿III-V材料和硅之间的晶格失配。
发明内容
本发明实施方式的一个目的是提供一种在硅基材上生长III/V纳米脊的良好方法。
上述目的是通过本发明所述的方法和装置实现的。
本发明实施方式涉及一种在硅基材上生长至少一个III/V纳米脊的方法。为了生长纳米脊，将基材置于可以控制生长条件的外延生长腔室中。所述方法包括：
-使硅基材上的区域图案化，由此在硅基材上形成沟槽；
-通过如下过程来生长III/V纳米脊：
-引发沟槽中III/V纳米脊的生长，由此在沟槽内形成纳米脊上的填充层；这可以通过如下步骤实现：在沟槽内Si表面顶表面上形成III/V晶种层，并且在沟槽内继续生长以填充沟槽，由此获得填充层，
-从填充层顶部上继续生长到沟槽以外，从而形成纳米脊的顶部部分，其中，当纳米脊生长到沟槽以外时，在腔室中添加至少一种表面活性剂。
本发明实施方式的一个优点在于，当继续生长到沟槽以外时添加表面活性剂。该表面活性剂改变了晶体表面上的性质以及因此改变了生长特性。本发明实施方式的一个优点在于，与未使用表面活性剂的情况相比，通过使用表面活性剂可以在更高的温度下形成具有平坦(001)表面的纳米脊。因此，可以在高生长温度下形成漏斗状或盒状III/V纳米脊。温度可以为例如高于400℃，例如高于500℃。
在本发明的实施方式中，表面活性剂的量和纳米脊的暴露时间受到限制，以使得表面活性剂将改变生长特性，而不会大量掺入纳米脊中。这是为什么在本发明的一些实施方式中，特别有利的是当继续生长到沟槽以外时添加至少一种表面活性剂。
虽然可以在低生长温度下生长具有平坦(001)表面的III/V纳米脊，但因为低生长温度，这容易产生具有粗糙顶(001)表面的非均匀纳米脊。这对器件集成非常有问题。因此，有利的是，通过添加表面活性剂可以提高生长温度，同时仍然形成平坦(001)表面。
因此，本发明实施方式的一个优点在于，其能够在图案化的Si基材上异质外延集成共线且均匀的III/V纳米脊，并具有显著且光滑的(001)表面，用于器件集成。
本发明实施方式的一个优点在于，由III/V材料和Si之间的晶格失配引发的由应变诱发的缺陷被捕获在靠近III/V-Si表面的沟槽的图案侧壁上。因此，增生的顶部III/V材料具有显著减少的缺陷密度，这是器件集成所必需的。
本发明实施方式的一个优点在于，可以在一个基材上实施多功能。应用为硅光子学、模拟RF应用、成像器等中。III/V基器件功能可以与Si基集成电子器件集成。
在本发明的实施方式中，当在填充层顶部上生长纳米脊时，将腔室中的温度设定为400℃或更高。
在本发明的实施方式中，纳米脊使用金属有机气相外延进行生长。
在本发明的实施方式中，纳米脊使用氢化物气相外延进行生长。
在本发明的实施方式中，纳米脊使用分子束外延进行生长。
在本发明的实施方式中，III/V纳米脊包含含有InxGa(1-x)As的三元材料体系，其中，x是为0至1，因此也包括纯GaAs和纯InAs。
在本发明的实施方式中，III/V纳米脊包含四元材料体系。
在本发明的实施方式中，至少一种表面活性剂选自表面活性剂列表，所述列表包括镓前体、铟前体、硅前体、叔丁基胂、胂气、锑前体、铋前体、碲前体、锌前体、镁前体、锰前体、锡前体(例如，氯化锡)、氯化氢、四溴化碳、氯气、溴氯甲烷(例如，CCl3Br、CCl2Br2和CClBr3)、四氯化碳。
在本发明的实施方式中，所述方法包括：在至少一个纳米脊中形成RF器件。
在本发明的实施方式中，所述方法包括：在至少一个纳米脊中形成光学器件。
在本发明的实施方式中，所述方法包括：在至少一个纳米脊中形成成像器。
本发明特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。
本发明的这些和其它方面将参考下文所述的实施方式披露并阐明。
附图说明
图1显示根据本发明实施方式的示例性方法的流程图。
图2显示了在Si基材上的现有技术InGaAs纳米脊的截面扫描电子显微图像。
图3显示使用根据本发明实施方式的方法所获得的纳米脊的截面扫描电子显微图像。
图4显示使用现有技术方法，从80nm沟槽和300nm沟槽长出的InGaAs纳米脊的截面SEM图像。
图5显示使用根据本发明实施方式的方法，从80nm沟槽和300nm沟槽长出的InGaAs纳米脊的截面SEM图像。
权利要求书中的任何引用符号不应理解为限制本发明的范围。
在不同的图中，相同的附图标记表示相同或类似的元件。
具体实施方式
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元件的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本发明实践的实际减小相对应。
此外，在说明书和权利要求书中，术语顶、之下等用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在合适情况下可互换使用，本发明所述的实施方式能够按照本文所述或说明的取向以外的其它取向进行操作。
应注意，权利要求中使用的术语“包含”不应解释为限制于其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除存在或增加一种或多种其它特征、集成、步骤或组分或其组合。因此，表述“包含部件A和B的装置”的范围不应被限制为所述装置仅由组件A和B构成。其表示对于本发明，所述装置的相关组件仅为A和B。
说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本发明的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。
类似地，应理解，在本发明的示例性实施方式的描述中，本发明的不同特征有时组合成一个单一实施方式、特征或其描述，这是为了简化公开内容并帮助理解本发明的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项发明，请求保护的本发明需要比各权利要求中明确引用的具有更多的特征。并且，如同所附权利要求所反映的那样，发明方面包括的特征可能会少于前述公开的一个单一实施方式的全部特征。因此，具体说明之后的权利要求书将被明确地纳入该具体说明，并且各权利要求本身表示本发明的一个独立实施方式。
此外，当本文所述的一些实施方式包括一些但不包括其它实施方式中所包括的其它特征时，不同实施方式的特征的组合应意在包括在本发明范围内，并且形成不同的实施方式，这应被本领域技术人员所理解。例如，在之后的权利要求中，所请求保护的任何实施方式可以任何组合形式使用。
本文的描述中阐述了众多的具体细节。然而应理解，本发明的实施方式可不用这些具体细节进行实施。在其它情况中，为了不混淆对该说明书的理解，没有详细描述众所周知的方法、结构和技术。
本发明实施方式涉及一种在硅基材310上生长至少一个III/V纳米脊200的方法100。所述方法包括：使硅基材310上的区域图案化110，由此在硅基材上形成沟槽320。此外，所述方法包括：生长120III/V纳米脊200。为了生长纳米脊，将基材置于可以控制生长条件的腔室中。通过引发沟槽320中III/V纳米脊200的生长122来完成纳米脊的生长。由此，在沟槽内形成填充层210。这可以通过在Si基材上引发III/V成核、随后对沟槽进行填充来实现。引发III/V成核因此可以在不同于填充沟槽的生长条件下完成。晶种层的厚度范围可以为5纳米至30nm。此外，所述方法包括：纳米脊继续生长124到纳米脊填充层210顶部上的沟槽320以外。由此，形成纳米脊200的顶部部分220。当纳米脊生长到沟槽以外时，将一种或多种表面活性剂添加到腔室中。图1图示了根据本发明实施方式的示例性方法的流程图。其显示了图案化110、纳米脊生长120的步骤，纳米脊生长120包括如下步骤：通过形成填充层来引发生长122、以及在填充层顶部上继续生长124且生长到沟槽以外。图3中显示了使用根据本发明实施方式的方法所获得的纳米脊的截面扫描电子显微图像的示例。其显示了在硅基材310上的III/V纳米脊200。其还显示了其中具有沟槽320的介电层312。在沟槽320中，存在纳米脊的填充层210。对于各个纳米脊，纳米脊200的顶部部分220存在于填充层210的顶部上。这些顶部部分生长到沟槽以外。
通过在沟槽内开始生产纳米脊，由于晶格失配导致的缺陷被限制在沟槽内，因为释放由于晶格失配导致的应变发生在沟槽内。沟槽深度优选大于沟槽宽度。
当纳米脊继续生长到沟槽320以外时，添加表面活性剂可以改变纳米脊的生长特性。这允许形成(001)表面增加的纳米脊，并且甚至在比未使用表面活性剂时更高的生长温度下亦是如此。例如，可以在比未使用表面活性剂时更高的生长温度下形成漏斗状或盒状III/V纳米脊(二元或三元III/V纳米脊，例如，InGaAs)。在本发明的实施方式中，生长温度可以高于未使用表面活性剂时的温度。当在填充层顶部上生长纳米脊时，温度可以为例如高于400℃。不囿于理论，假设在本发明该实施方式中所用表面活性剂降低了III族和V族原子以及表面上部分分解和吸附的前体分子的迁移率。通过提高温度，不仅改进了沟槽的松弛，而且改进了表面上原子和分子的迁移率。
例如，通过蚀刻原子和分子提高表面上解吸速率的表面活性剂改变了不同刻面(facet)上的生长特性。因此，表面活性剂操控了生长速率的层级，促进了盒状纳米脊或具有宽(100)表面的纳米脊的演化。
通过添加表面活性剂，当纳米脊生长到沟槽以外时，也可以维持高温预算。这具有强大的优势：即，可以获得均匀且具有显著(001)表面的共线III/V纳米脊用于器件集成。因此，其适用于器件集成。此外，表面活性剂未大量掺入纳米脊，并且仅作用于表面。因此，其不会使集成在纳米脊中的器件的正常运行失真。
沟槽的图案化可以在设置在硅基材310上的介电层312中完成。其可以是氧化硅层(SiO2)。介电层的厚度可以为例如约300nm。通过浅槽隔离工艺可以完成图案化110，由此在介电层312中获得一个或多个沟槽。如上所述，缺陷被捕获在沟槽中。因此，沟槽的宽度有效小于沟槽的深度。例如，对于300nm厚介电层，沟槽的宽度范围为例如50nm至150nm，但是对于更厚的介电层也可以更宽。重要的是纵横比(沟槽深度相对于沟槽宽度)明显大于1.43，以捕获所有的失配诱发的缺陷。穿过电介质层制备沟槽，意味着可以通过沟槽可以与硅基材直接接触。在本发明的一些实施方式中，介电层可以具有V形硅底部，以避免III/V层中的反相紊乱(anti-phase disorder)。然而，本发明不限于此。底部例如还可以是平坦的。如上所讨论的，沟槽形成于介电层312中。在本发明的实施方式中，纳米脊的填充层210在沟槽内生长。当纳米脊生长到沟槽以外时，添加表面活性剂。也就是当纳米脊在介电层312的顶表面上方生长时。本发明的必要特征是当纳米脊生长到沟槽以外时添加表面活性剂。在本发明的一些实施方式中，还可以在纳米脊在仍在沟槽内的填充层的顶部上生长时添加表面活性剂。添加表面活性剂的最佳时刻是当III/V层完全松弛且所有适配诱发的缺陷都被捕获在侧壁时，这仍可以在沟槽图案内实现。取决于沟槽深度，III/V层完全松弛的时刻可以是填充层仍在沟槽内(对于较深的沟槽，III/V层完全松弛的位置将在沟槽内较深)。
在本发明的实施方式中，III/V纳米脊包含含有InxGa(1-x)As的二元和三元材料体系，其中，x是为0至1。通常，可以覆盖GaAs至InAs的范围。在本发明的实施方式中，III/V材料的组成使得其包含50％(占总原子百分比)的V族材料和50％的III族材料。III族和V族可以被视为100％。在本发明的一些实施方式中，在选择III族材料时In浓度为0％至100％(x为0至1)，并且在选择III族材料时Ga浓度为100％到0％，使得两者之和为100％。在选择V族材料时As浓度可以为例如100％在本发明的实施方式中，纳米脊包含两种III族材料和两种V族材料。例如，V族中，P、Sb和N也可以混合。因此，可以形成四元III/V材料。例如可以形成以下材料体系：(InGa)(AsP)，(InGa)(AsSb)等。
可以使用的不同的表面活性剂或表面活性剂的组合。如前所述，这些可以例如在沉积填充层(这可以在低温下进行沉积)之后施加。用于III-V纳米脊增生的前体可以例如选自如下列表：三乙基镓(TEGa)、三甲基镓(TMGa)、三甲基铟(TMIn)、叔丁基胂(TBAs)、胂气(AsH3)、三乙基锑(TESb)、三甲基锑(TMSb)，或者更优选三甲基镓(TMGa)、三乙基锑(TESb)。此外，该列表可以包括氯化氢(HCl)、四溴化碳(CBr4)、或氯气(Cl2)。与其它表面活性剂相比，氯化氢(HCl)、氯气(Cl2)和四溴化碳(CBr4)会蚀刻表面，但是其作为表面活性剂对纳米脊生长的影响以相同的方式作用，因为其改变了不同纳米脊刻面上的生长特性。可以使用的其它表面活性剂是溴氯甲烷(例如CCl3Br、CCl2Br2和CClBr3)和四氯化碳。这些表面活性剂也将蚀刻表面。可以使用的其它表面活性剂可以是硅表面活性剂，例如，甲硅烷和乙硅烷。
不同的技术(例如，金属有机气相外延、氢化物气相外延或分子束外延)可以用于生长纳米脊。
根据本发明示例性实施方式，在以下部分中列出了覆盖从GaAs到InAs的用于InGaAs生长的生长参数的典型范围(In％为0％至100％)。在该示例性方法中，使用来自应用材料公司(Applied Materials)的300mm MOVPE腔室。取决于MOVPE外延(epi)工具，可能需要不同的参数范围。
沟槽可以形成于硅晶片的顶层中。例如，层的Si与氧化物比率为1至50％，或者更优选5至15％。然而，本发明不限于此。取决于掩模布局，可能需要不同的生长参数范围。
优点在于，与未使用表面活性剂的情况相比，通过在继续生长到沟槽以外时添加表面活性剂，可以在更高的温度下形成具有平坦表面的纳米脊。温度可以是例如高于500℃。温度可以是例如高于525℃。例如，其可以是500℃至700℃的温度、或优选525上的至625℃的温度。
MOVPE腔室中所用的载气可以是例如H2或N2。在该示例中，更优选的选择是H2。
在本发明的该示例性实施方式中，腔室压力范围可以是5托(torr)至450托，更优选10托至150托。
在本发明的该示例性实施方式中，总载气通量范围可以是10l/分钟至30l/分钟，更优选15l/分钟至25l/分钟。
用于InGaAs增生的前体可以选自上述详细罗列的表面活性剂。可以进行以下前体组合：
TMGa、TMIn、TBAs、TESb
TMGa、TMIn、TBAs、TMSb
TMGa、TMIn、AsH3、TESb
TMGa、TMIn、AsH3、TMSb
TEGa、TMIn、TBAs、TESb
TEGa、TMIn、TBAs、TMSb
TEGa、TMIn、AsH3、TESb
TEGa、TMIn、AsH3、TMSb
例如，所施加的摩尔通量范围可以在以下值之间：
对于TMGa，摩尔通量范围可以例如是1.0E-5至2.0E-4[摩尔/分钟]，或者更优选1.5E-5至1E-4[摩尔/分钟]，或者，对于TEGa，摩尔通量范围可以例如是0.2E-5至2.0E-4[摩尔/分钟]，或者更优选1.0E-5至1E-4[摩尔/分钟]。
对于TMIn，摩尔通量范围可以例如是1.9E-5至1.9E-4[摩尔/分钟]，或者更优选3.8E-5至1.5E-4[摩尔/分钟]。
对于TESb或TMSb，摩尔通量范围可以例如是1.0E-5至6.5E-4[摩尔/分钟]，更优选3.8E-5至3.2E-4[摩尔/分钟]。
TBAs的通量可以根据Ga+In的摩尔/分钟通量进行调整，以满足特定的TBAs/(TMGa+TMIn)比率或TBAs/(TEGa+TMIn)比率。该比率优选为5至200，更优选10至80。
AsH3的通量可以根据Ga+In的摩尔/分钟通量进行调整，以满足特定的TBAs/(TMGa+TMIn)比率或TBAs/(TEGa+TMIn)比率。该比率优选为50至1000，更优选50至500。
在本发明的实施方式中，III/V纳米脊的生长通过在沟槽中形成纳米脊的晶种和填充层来引发。晶种层(在Si表面上III/V成核)例如可以在300℃至450℃下完成，并且填充层可以在350℃至500℃下完成。例如InGaAs纳米脊的生长开始于在低温下沉积薄InGaAs晶种层、随后沉积填充层。晶种层需要为下一层提供良好润湿的Si表面，并与填充层一起补偿Si和InGaAs之间的晶格失配，但不会影响已增生的纳米脊的形状。在沉积晶种和填充层后，在较高的温度下继续增生124，以填充沟槽并且形成纳米脊(增生步骤)。本发明实施方式的一个优点在于，该阶段中，使用表面活性剂来操控生长。
在下文部分中，讨论生长In0.55Ga0.45As的生长条件。为了证明使用表面活性剂会导致漏斗状或盒状InGaAs纳米脊的沉积，已经完成了在相同的生长条件下使用和未使用TESb前体作为表面活性剂的两个实验。在这些实验中，生长是在应用材料公司(AppliedMaterials)的300mm外延腔室中进行的，所用的技术是金属有机气相外延(MOVPE)。在该示例中，硅基材是具有10％开口沟槽面积的STI(浅槽隔离)(换言之，Si表面和SiO2表面之间的比率为约10％)。STI氧化物厚度为约300nm。增生(overgrowth)的温度保持570℃，运行压力保持50托，总通量保持20标准升/分钟(slm)，并且载气为H2。用于InGaAs生长的前体为TBAs、TMIn和TMGa。为了形成具有≈55％的纳米脊，TMGa摩尔通量设定为3.4E-05摩尔/分钟，TMIn摩尔通量设定为8.4E-05摩尔/分钟。TBAs摩尔通量保持8.9E-03摩尔/分钟，提供75的BAs/(TMGa+TMIn)比率。
在没有表面活性剂的情况下，图4的截面SEM图像可以看出，增生(outgrow)的InGaAs材料具有{111}顶部刻面。左图显示出宽度80nm的沟槽增生出的InGaAs纳米脊，右图显示了宽度300nm的沟槽增生出的InGaAs纳米脊。
本发明实施方式的一个优点在于，如果在高温生长期间，使用2.4E-04摩尔/分钟的TESb通量，可以生长具有盒状轮廓的InGaAs纳米脊。这显示于图5中。左图显示80nm沟槽320增生出的InGaAs纳米脊200。右图显示300nm沟槽增生出的InGaAs纳米脊200。在这两个附图中，可以看到硅基材310、氧化硅层312、和硅基材310上的沟槽320。纳米脊的晶种和填充层210形成于沟槽320中，并且与硅基材310接触。由该附图可见，纳米脊的顶部部分220具有平坦表面。
X射线衍射((224)倒易空间绘图)结果表明形成了具有Sb的完全松弛(relax)的InGaAs，其In浓度约为55％。
本发明实施方式的优点在于，可以在使用根据本发明实施方式方法所获得的纳米脊上形成高电子迁移率晶体管。例如，可以是基于GaAs或InP或InGaAs(具有不同In含量)的。该晶体管可以例如用于高频应用。
在根据本发明实施方式的方法中，在至少一个纳米脊中可以形成RF器件、光学器件(例如，激光器、DFB激光器、波导管)或成像器。

Claims (11)

1.一种用于在外延生长腔室内的硅基材(310)上生长至少一个III/V纳米脊(200)的方法(100)，所述方法包括：
-使硅基材(310)上的区域图案化(110)，由此在硅基材上形成沟槽(320)；
-通过如下过程来生长(120)III/V纳米脊(200)：
-引发沟槽(320)中III/V纳米脊(200)的生长(122)，从而在沟槽内形成纳米脊的填充层(210)，
-从填充层(210)顶部上继续生长(124)到沟槽(320)以外，从而形成纳米脊(200)的顶部部分(220)，其中，当纳米脊生长到沟槽以外时，在腔室中添加至少一种表面活性剂。
2.如权利要求1所述的方法，其中，当在填充层(210)顶部上继续生长纳米脊时，将腔室中的温度设定为400℃或更高。
3.如权利要求1或2所述的方法(100)，其中，纳米脊(200)使用金属有机气相外延进行生长(120)。
4.如权利要求1或2所述的方法(100)，其中，纳米脊(200)使用氢化物气相外延进行生长(120)。
5.如权利要求1或2所述的方法(100)，其中，纳米脊(200)使用分子束外延进行生长(120)。
6.如前述权利要求中任一项所述的方法(100)，其中，III/V纳米脊包含含有InxGa(1-x)As的三元材料体系，其中，x是0至1之间的值，并且包括0和1。
7.如权利要求1至5中任一项所述的方法(100)，其中，III/V纳米脊包含四元材料体系。
8.如前述权利要求中任一项所述的方法(100)，其中，至少一种表面活性剂选自表面活性剂列表，所述列表包括一种或多种镓前体、一种或多种铟前体、叔丁基胂、胂气、一种或多种锑前体、一种或多种铋前体、一种或多种碲前体、一种或多种锌前体、一种或多种镁前体、一种或多种锰前体、一种或多种锡前体、氯化氢、四溴化碳、氯气、一种或多种溴氯甲烷、四氯化碳。
9.如前述权利要求中任一项所述的方法，所述方法还包括在至少一个纳米脊中形成RF器件。
10.如前述权利要求中任一项所述的方法，所述方法还包括在至少一个纳米脊中形成光学器件。
11.如前述权利要求中任一项所述的方法，所述方法还包括在至少一个纳米脊中形成成像器。
CN202010909267.8A 2019-09-03 2020-09-02 纳米脊工程技术 Pending CN112447500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19195256.3A EP3789519A1 (en) 2019-09-03 2019-09-03 Nano-ridge engineering
EP19195256.3 2019-09-03

Publications (1)

Publication Number Publication Date
CN112447500A true CN112447500A (zh) 2021-03-05

Family

ID=67850979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010909267.8A Pending CN112447500A (zh) 2019-09-03 2020-09-02 纳米脊工程技术

Country Status (3)

Country Link
US (1) US11655558B2 (zh)
EP (1) EP3789519A1 (zh)
CN (1) CN112447500A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2617567A (en) * 2022-04-11 2023-10-18 Iqe Plc Method and system for mixed group V precursor process
EP4287247A1 (en) 2022-06-02 2023-12-06 Imec VZW A method for producing a semiconductor chip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229498B2 (en) 2002-10-29 2007-06-12 Midwest Research Institute Nanostructures produced by phase-separation during growth of (III-V)1-x(IV2)x alloys
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070006801A1 (en) 2005-07-09 2007-01-11 Stringfellow Gerald B Use of surfactants to control unintentional dopant in semiconductors
US8629037B2 (en) * 2011-09-24 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a protective film on a back side of a silicon wafer in a III-V family fabrication process
US10156023B2 (en) * 2013-06-11 2018-12-18 Bae Systems Information And Electronic Systems Integration Inc. Ultra long lifetime gallium arsenide
CN103367567B (zh) 2013-06-27 2016-07-06 中国科学院上海微系统与信息技术研究所 基于铋元素的非矩形iii-v族半导体量子阱的制备方法
US9324900B2 (en) * 2013-08-01 2016-04-26 Teledyne Scientific & Imaging, Llc Method of fabricating a superlattice structure
US11764275B2 (en) 2016-04-01 2023-09-19 Intel Corporation Indium-containing fin of a transistor device with an indium-rich core
US10205002B2 (en) * 2016-07-26 2019-02-12 Applied Materials, Inc. Method of epitaxial growth shape control for CMOS applications
US10243063B2 (en) 2016-07-29 2019-03-26 Applied Materials, Inc. Method of uniform channel formation
WO2018095020A1 (en) 2016-11-28 2018-05-31 The Hong Kong University Of Science And Technology Methods for growing iii-v compound semiconductors from diamond-shaped trenches on silicon and associated devices
WO2018182693A1 (en) 2017-03-31 2018-10-04 Intel Corporation TEMPLATE GROWTH SURFACE FOR FIN FIELD EFFECT TRANSISTORS (FINFETs)

Also Published As

Publication number Publication date
EP3789519A1 (en) 2021-03-10
US11655558B2 (en) 2023-05-23
US20210062360A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
Hiramatsu Epitaxial lateral overgrowth techniques used in group III nitride epitaxy
US6809351B2 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
KR101144466B1 (ko) 질화물 반도체 결정층을 제조하기 위한 방법
US6348096B1 (en) Method for manufacturing group III-V compound semiconductors
US5762706A (en) Method of forming compound semiconductor device
US20070231488A1 (en) Method for Producing Virtual Ge Substrates for III/V-Integration on Si(001)
JPH08293643A (ja) 化合物半導体発光素子およびその製造方法
KR20190038639A (ko) 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
US11655558B2 (en) Methods for improved III/V nano-ridge fabrication on silicon
US6696372B2 (en) Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
KR20200057698A (ko) 고 전자 이동도 트랜지스터를 위한 이종구조체 및 이를 제조하는 방법
US10312083B2 (en) Method for selective epitaxial growth of a group III-nitride layer
KR100379617B1 (ko) 경사진 기판을 이용한 양자점 어레이 형성방법
WO2011090040A1 (ja) エピタキシャル結晶基板の製造方法
JP2000068497A (ja) ＧａＮ系化合物半導体装置
US11646200B2 (en) Integration of a III-V construction on a group IV substrate
US20050136564A1 (en) Method of laterally growing GaN with indium doping
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
WO2020230317A1 (ja) 半導体積層構造
Kim et al. Realization of Vertically Stacked InGaAs/GaAs Quantum Wires on V‐grooves with (322) Facet Sidewalls by Chemical Beam Epitaxy
이상문 High quality GaP and InP growth on Si (001) substrates by MOCVD
JP2008010807A (ja) 半導体積層構造の製造方法
JP2004221106A (ja) 半導体レーザおよび半導体レーザの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination