JP2764984B2 - Current sense circuit - Google Patents
Current sense circuitInfo
- Publication number
- JP2764984B2 JP2764984B2 JP69089A JP69089A JP2764984B2 JP 2764984 B2 JP2764984 B2 JP 2764984B2 JP 69089 A JP69089 A JP 69089A JP 69089 A JP69089 A JP 69089A JP 2764984 B2 JP2764984 B2 JP 2764984B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- mos transistor
- current
- electrode
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、パワーICでの過電流検知などに用いられる
電流センス回路に関する。Description: TECHNICAL FIELD The present invention relates to a current sensing circuit used for detecting an overcurrent in a power IC.
B.従来の技術 第6図は、例えば米国特許第4,553,084号公報で知ら
れる従来の電流センス回路である。B. Prior Art FIG. 6 shows a conventional current sensing circuit known, for example, from US Pat. No. 4,553,084.
図において、カレントミラーを構成するMOSトランジ
スタ(Nチャネル)1a,1bのドレイン電極は電源端子2
に接続され、その共有のゲート電極はゲート端子3に接
続されている。また、MOSトランジスタ1aのソース電極
はソース端子4に接続され、MOSトランジスタ1bのソー
ス電極は電流検知抵抗5を介してソース端子4に接続さ
れている。6は過電流判定用の比較器で、その一方の入
力端には、抵抗5とMOSトランジスタ1bのソース電極と
の接続点Pが接続され、他方の入力端には基準電圧Vref
が加えられている。なお、MOSトランジスタ1aでオン・
オフされる負荷Loはソース端子4と接地間に接続され
る。In the figure, drain electrodes of MOS transistors (N-channel) 1a and 1b constituting a current mirror are connected to a power supply terminal 2
, And the common gate electrode is connected to the gate terminal 3. The source electrode of the MOS transistor 1a is connected to the source terminal 4, and the source electrode of the MOS transistor 1b is connected to the source terminal 4 via the current detection resistor 5. Reference numeral 6 denotes a comparator for judging an overcurrent. One input terminal of the comparator 6 is connected to a connection point P between the resistor 5 and the source electrode of the MOS transistor 1b, and the other input terminal has a reference voltage Vref.
Has been added. In addition, it is turned on by MOS transistor 1a.
The load Lo to be turned off is connected between the source terminal 4 and the ground.
したがって、MOSトランジスタ1aがゲート電圧の印加
によりオンすると、接続点Pの電圧は電源端子2の電圧
になると共に、MOSトランジスタ1bを流れる電流iが抵
抗5を通して流れることにより、iR(Rは抵抗5の抵抗
値)に相当する電圧降下が生じる。この電圧降下による
接続点Pの電圧を比較器6で基準電圧Vrefと比較し、そ
の比較結果により過電流か否かの判定を行い、その検出
信号を比較器6の出力端子7から出力するようになって
いる。Therefore, when the MOS transistor 1a is turned on by the application of the gate voltage, the voltage at the connection point P becomes the voltage at the power supply terminal 2 and the current i flowing through the MOS transistor 1b flows through the resistor 5, so that iR (R is ) Occurs. The voltage at the connection point P due to this voltage drop is compared with the reference voltage Vref by the comparator 6, it is determined whether or not an overcurrent is present based on the comparison result, and the detection signal is output from the output terminal 7 of the comparator 6. It has become.
このような電流センス回路では、MOSトランジスタ1b
のチャネル幅をMOSトランジスタ1aに比べて極めて小さ
くして抵抗5を流れる電流を小さくすれば、パワーICで
も低電流容量の抵抗5で電流検知を簡単な構成で行うこ
とができる。なお、パワーICでは、MOSトランジスタ1a
に大きな電流が流れるため、その電流を直接測ることは
困難である。In such a current sensing circuit, the MOS transistor 1b
If the current flowing through the resistor 5 is reduced by making the channel width of the resistor 5 extremely smaller than that of the MOS transistor 1a, current detection can be performed with a simple configuration using the resistor 5 having a low current capacity even in a power IC. In the power IC, the MOS transistor 1a
Therefore, it is difficult to directly measure the current.
C.発明が解決しようとする課題 しかしながら、上述のような従来の電流センス回路で
は、カレントミラーを構成するMOSトランジスタ1bのソ
ース電極に接続された抵抗素子の電圧降下を検知して電
流検知を行う方式になっているため、抵抗素子の電圧降
下を△V=i・R(但し、Rは抵抗5の抵抗値,iはMOS
トランジスタ1bの電流値)とすると、検知された電流値
は、半導体製造プロセスのばらつきにより、拡散抵抗や
ポリシリコン抵抗の場合、抵抗値Rが±10%程度ばらつ
き、精度の良い電流検知が難しいという問題があった。C. Problems to be Solved by the Invention However, in the conventional current sensing circuit as described above, current detection is performed by detecting a voltage drop of a resistance element connected to the source electrode of the MOS transistor 1b constituting a current mirror. Because of the system, the voltage drop of the resistance element is represented by ΔV = i · R (where R is the resistance value of the resistor 5 and i is the MOS
(The current value of the transistor 1b), the detected current value varies by about ± 10% in the case of a diffused resistor or a polysilicon resistor due to a variation in a semiconductor manufacturing process, and it is difficult to accurately detect a current. There was a problem.
本発明の技術的課題は、半導体製造プロセスのばらつ
きに影響されることなく電流検知を正確に行うことにあ
る。A technical object of the present invention is to accurately perform current detection without being affected by variations in a semiconductor manufacturing process.
D.課題を解決するための手段 本発明は、ゲート電極を共有する第1および第2のMO
Sトランジスタを有し、第1のMOSトランジスタのソース
電極またはドレイン電極が負荷に接続された電流センス
回路に適用される。D. Means for Solving the Problems The present invention provides first and second MOs sharing a gate electrode.
The present invention is applied to a current sensing circuit having an S transistor and having a source electrode or a drain electrode of a first MOS transistor connected to a load.
そして上述した技術的課題は次の構成により解決され
る。The technical problem described above is solved by the following configuration.
第1および第2のMOSトランジスタを流れる電流で充
電されるように接続されたコンデンサと、第1のMOSト
ランジスタのソース電極またはドレイン電極とコンデン
サとの間に接続され、電流検出時に事前にそのコンデン
サを第1のMOSトランジスタを流れる電流で充電し、コ
ンデンサの電極電位をこの第1のMOSトランジスタの負
荷側電極電位にする第1のスイッチ素子と、第2のMOS
トランジスタのソース電極またはドレイン電極とコンデ
ンサとの間に接続され、第1のMOSトランジスタの負荷
側電極電位に充電されているコンデンサを第2のMOSト
ランジスタに流れる電流によりさらに充電する第2のス
イッチ素子と、コンデンサを定電流で放電させる第3の
スイッチ素子と、第2および第3のスイッチ素子により
コンデンサを充放電させる際の該コンデンサの電極電位
の大きさを判定する比較器とを備える。A capacitor connected between a capacitor connected to be charged with a current flowing through the first and second MOS transistors and a source electrode or a drain electrode of the first MOS transistor, and a capacitor connected in advance when a current is detected; Is charged with a current flowing through the first MOS transistor to set the electrode potential of the capacitor to the load-side electrode potential of the first MOS transistor.
A second switch element connected between the source electrode or the drain electrode of the transistor and the capacitor and further charging the capacitor charged to the load-side electrode potential of the first MOS transistor by the current flowing through the second MOS transistor; And a third switch element for discharging the capacitor with a constant current, and a comparator for determining the magnitude of the electrode potential of the capacitor when the capacitor is charged and discharged by the second and third switch elements.
E.作用 第1のスイッチ素子がオンすると、コンデンサの電極
電位が第1のMOSトランジスタの負荷側電極電位とな
る。第1のスイッチ素子をオフし第2のスイッチ素子が
オンされると、第2のMOSトランジスタを流れる電流に
よりコンデンサが充電され、そして第3のスイッチ素子
がオンされると、コンデンサが定電流で放電する。この
充放電によるコンデンサの電極電位を比較器において基
準値と比較し、過電流か否かを判定する。E. Operation When the first switch element is turned on, the electrode potential of the capacitor becomes the load-side electrode potential of the first MOS transistor. When the first switch element is turned off and the second switch element is turned on, the capacitor is charged by the current flowing through the second MOS transistor, and when the third switch element is turned on, the capacitor is charged with a constant current. Discharge. The electrode potential of the capacitor due to the charging and discharging is compared with a reference value in a comparator to determine whether or not an overcurrent occurs.
したがって、本発明にあっては、半導体のプロセス上
のばらつきやチップ温度に左右されることなく正確な電
流検知が可能になる。Therefore, in the present invention, accurate current detection can be performed without being affected by variations in semiconductor processes and chip temperatures.
F.実施例 以下、本発明の実施例を図面に基づいて詳細に説明す
る。F. Examples Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
−第1の実施例− 第1図は、本発明による電流センス回路の第1の実施
例を示す構成図である。FIG. 1 is a configuration diagram showing a first embodiment of a current sensing circuit according to the present invention.
図において、カレントミラーを構成する第1および第
2のMOSトランジスタ(NチャネルMOSトランジスタ)10
a,10bのドレイン電極は電源VDの端子11に接続されて、
その共有のゲート電極はゲート端子12に接続されてい
る。ここで、第1,第2のMOSトランジスタは、第1のMOS
トランジスタを流れる電流に対して第2のMOSトランジ
スタに流れる電流を少なくするように設定する。設定の
仕方としては、第2のMOSトランジスタのチャネル幅を
第1のMOSトランジスタに対して小さくしてもよいし、
第1,第2のMOSトランジスタを複数のセルから構成し、
第1のMOSトランジスタに比べて第2のMOSトランジスタ
のセル数を少なくしてもよい。また、MOSトランジスタ1
0aのソース電極は負荷Loが接続されるソース端子13に接
続されている。さらにそのソース電極は、クロックφ1
(第2図参照)をゲート入力とするMOSトランジスタか
らなる第1のスイッチ素子14を介して充放電用コンデン
サ15の一方の電極に接続され、コンデンサ15の他方の電
極は接地されている。In the figure, first and second MOS transistors (N-channel MOS transistors) constituting a current mirror 10
a, a drain electrode of 10b are connected to terminal 11 of the power source V D,
The common gate electrode is connected to the gate terminal 12. Here, the first and second MOS transistors are the first MOS transistor.
The current flowing through the second MOS transistor is set to be smaller than the current flowing through the transistor. As a setting method, the channel width of the second MOS transistor may be smaller than that of the first MOS transistor,
The first and second MOS transistors are composed of a plurality of cells,
The number of cells of the second MOS transistor may be smaller than that of the first MOS transistor. Also, MOS transistor 1
The source electrode 0a is connected to the source terminal 13 to which the load Lo is connected. Further, the source electrode is connected to the clock φ 1
2 (see FIG. 2) is connected to one electrode of a charge / discharge capacitor 15 via a first switch element 14 composed of a MOS transistor having a gate input, and the other electrode of the capacitor 15 is grounded.
MOSトランジスタ10bのソース電極は、クロックφ
2(第2図参照)をゲート入力とするMOSトランジスタ
からなる第2のスイッチ素子16を介してコンデンサ15の
一方の電極に接続されている。さらにコンデンサ15の一
方の電極は、過電流検知用比較器17の(+)入力端に接
続され、比較器17の(−)入力端には基準電圧Vrefが印
加されている。また、コンデンサ15の一方の電極とアー
ス間には、クロックφ3(第2図参照)をゲート入力と
するMOSトランジスタからなる第3のスイッチ素子18と
基準電流源19との直列回路が接続されている。The source electrode of the MOS transistor 10b has a clock φ
2 (see FIG. 2) is connected to one electrode of a capacitor 15 via a second switch element 16 composed of a MOS transistor having a gate input. Further, one electrode of the capacitor 15 is connected to the (+) input terminal of the comparator 17 for overcurrent detection, and the reference voltage Vref is applied to the (−) input terminal of the comparator 17. A series circuit of a third switch element 18 composed of a MOS transistor having a gate input of clock φ 3 (see FIG. 2) and a reference current source 19 is connected between one electrode of the capacitor 15 and the ground. ing.
クロックφ1,φ2,φ3は、図示しないクロック発生回
路から発生されるものである。The clocks φ 1 , φ 2 , φ 3 are generated from a clock generation circuit (not shown).
次に、このように構成された本実施例の動作について
説明する。Next, the operation of the present embodiment configured as described above will be described.
まず、ゲート端子12にゲート電圧が印加されると、MO
Sトランジスタ10a,10bがオンし、それぞれのMOSトラン
ジスタ10a(例えばパワーMOSトランジスタとする)およ
びMOSトランジスタ10bには電流が流れる。この時、MOS
トランジスタ10aに流れる電流をiaとすると、MOSトラン
ジスタ10bに流れる電流ibは、 ib=a・ia …(1) となる。ただし、aはMOSトランジスタ10a,10bの大きさ
の比である。ここでa<<1とすれば、ib<<iaとな
り、MOSトランジスタ10aがパワーMOSトランジスタで大
容量の電流を流してもibは小さいので容易に電流検知が
可能となる。First, when a gate voltage is applied to the gate terminal 12, the MO
The S transistors 10a and 10b are turned on, and a current flows through each of the MOS transistors 10a (for example, power MOS transistors) and the MOS transistor 10b. At this time, MOS
Assuming that the current flowing through the transistor 10a is ia, the current ib flowing through the MOS transistor 10b is ib = a · ia (1). Here, a is the size ratio of the MOS transistors 10a and 10b. Here, if a << 1, ib << ia, and even if the MOS transistor 10a is a power MOS transistor and flows a large amount of current, the current ib can be easily detected because ib is small.
電流検知に際しては、第2図のタイムチャートで示す
クロックφ1,φ2,φ3をそれぞれのスイッチ素子14,16,
18に与え、MOSトランジスタ10bを流れる電流と基準電流
源19によりコンデンサ15を充放電し、この時のコンデン
サ15の電極電位を比較器17で判定することで過電流検知
を行う。At the time of current detection, the clocks φ 1 , φ 2 , φ 3 shown in the time chart of FIG.
The capacitor 15 is charged and discharged by the current flowing through the MOS transistor 10b and the reference current source 19, and the comparator 17 determines the electrode potential of the capacitor 15 at this time to detect overcurrent.
まず、スイッチ素子14のゲートに加えられるクロック
φ1のハイレベルでスイッチ素子14をオンし、これによ
り接続点Aの電位、すなわちコンデンサ15の電極電位を
ソース端子13の電圧Vsにする。次にクロックφ1をロー
レベルにした状態で第2図(b)に示すクロックφ2を
アクティブ(H)にし第2のスイッチ素子16のゲートに
加えると、クロックφ2のアンクティブ時間だけスイッ
チ素子16がオンして電流ibが流れ、これによりコンデン
サ15が充電される。この時、クロックφ2のアクティブ
時間をtoとし、コンデンサ15の容量をCとすると、コン
デンサ15の電極電位の上昇電位ΔV1は、 ΔV1=ib・to/C …(2) となる。First, turns on the switch element 14 in the clock phi 1 of the high level applied to the gate of the switching element 14, thereby the potential of the node A, that is, the electrode potential of the capacitor 15 to the voltage Vs of source terminal 13. Then the addition of the clock phi 1 to the gate of the clock phi 2 shown in FIG. 2 in a state of a low level (b) to activate (H) a second switch element 16, switch only Ann active time of the clock phi 2 The element 16 is turned on, and the current ib flows, whereby the capacitor 15 is charged. At this time, the active time of the clock phi 2 and-to, and the capacitance of the capacitor 15 is C, the potential rise [Delta] V 1 of the electrode potential of the capacitor 15 becomes ΔV 1 = ib · to / C ... (2).
次に、クロックφ2をローレベルにした後に、第2図
(c)に示すタイミングでクロックφ2のアクティブ時
間toと同じ時間だけクロックφ3をアクティブ(H)に
すると、その時間だけスイッチ素子18はオンし、コンデ
ンサ15の電極(接続点A)を基準電流源19に接続して一
定の基準電流で放電させる。この時、基準電流源19の電
流をirとし、クロックφ3のアクティブ時間をtoとする
と、コンデンサ15の電極の電圧降下ΔV2は、 ΔV2=ir・to/C …(3) となる。Next, clock phi 2 after the low level, the only clock phi 3 same time as the active time to the clock phi 2 at the timing shown in FIG. 2 (c) to activate (H), the switch element only that time 18 turns on, and the electrode (connection point A) of the capacitor 15 is connected to the reference current source 19 to discharge at a constant reference current. At this time, the current of the reference current source 19 and ir, the active time of the clock phi 3 and-to, the voltage drop [Delta] V 2 electrodes of the capacitor 15 becomes ΔV 2 = ir · to / C ... (3).
したがって、第2図に示す1サイクルにおいてコンデ
ンサ15の電極電位の変化ΔVは、 ΔV=ΔV1−ΔV2=(ib−ir)to/C …(4) となる。Therefore, in one cycle shown in FIG. 2, the change ΔV in the electrode potential of the capacitor 15 is as follows: ΔV = ΔV 1 −ΔV 2 = (ib−ir) to / C (4)
ここでib>irのとき、第2図に示すタイミングでコン
デンサ15を充放電させると、コンデンサ15の電極電位は
次第に上昇し、そして、比較器17の(+)入力端に加わ
る電圧が基準電圧Vrefを越えると、比較器17から出力端
子17aに検出信号が出力される。Here, when ib> ir, when the capacitor 15 is charged and discharged at the timing shown in FIG. 2, the electrode potential of the capacitor 15 gradually increases, and the voltage applied to the (+) input terminal of the comparator 17 becomes the reference voltage. When Vref is exceeded, a detection signal is output from the comparator 17 to the output terminal 17a.
このような本実施例にあっては、ソース電流ibと基準
電流irにより充放電されるコンデンサ15が個々の素子ご
とに製造プロセス上ばらついても、あるいは温度変化が
あっても、コンデンサ15の容量Cと充放電のためのアク
ティブ時間toとを共通しているため、電流ibとirを比較
するときのコンデンサのばらつき成分等は相殺されるこ
とになり、電流ibとirを正確に比較できると共に、正確
な電流検知が可能になる。In the present embodiment, even if the capacitor 15 charged / discharged by the source current ib and the reference current ir varies from one device to another in the manufacturing process, or the temperature changes, the capacitance of the capacitor 15 Since C and the active time to for charging / discharging are common, the variation component of the capacitor when comparing the currents ib and ir is cancelled, and the currents ib and ir can be accurately compared with each other. , Accurate current detection becomes possible.
第3図は、本発明におけるスイッチ制御用タイミング
チャートの他の実施例を示すものである。FIG. 3 shows another embodiment of a switch control timing chart according to the present invention.
この第3図において、上記第2図と異なる点は、第2
のスイッチ素子16のゲートに加えられるクロックφ2,お
よび第3のスイッチ素子18のゲートに加えられるクロッ
クφ3を、第3図の(b),(c)に示す如くクロック
φ1のローレベルに対応して所定時間連続する波形にし
たものである。3 is different from FIG. 2 in that FIG.
The clock φ 2 applied to the gate of the switch element 16 and the clock φ 3 applied to the gate of the third switch element 18 are changed to the low level of the clock φ 1 as shown in FIGS. 3 (b) and (c). , A waveform that is continuous for a predetermined time.
このようなクロックφ2,φ3を利用してスイッチ素子
16,18を制御した場合も上記実施例と同様な効果が得ら
れる。なお、第2図に示す方式の方が消費電流を節約で
きる。A switch element using such clocks φ 2 and φ 3
The same effects as in the above-described embodiment can be obtained also when the control of 16, 18 is performed. Note that the method shown in FIG. 2 can save current consumption.
また、第4図は、NチャネルMOSトランジスタをロー
サイドスイッチとして使用する場合の回路図であり、N
チャネルMOSトランジスタをハイサイドスイッチとして
使用する第1図の場合と同様に動作する。FIG. 4 is a circuit diagram when an N-channel MOS transistor is used as a low-side switch.
The operation is the same as in the case of FIG. 1 where the channel MOS transistor is used as a high side switch.
−第2の実施例− 第5図は、本発明による電流センス回路の第2の実施
例を示す構成図である。Second Embodiment FIG. 5 is a block diagram showing a second embodiment of the current sensing circuit according to the present invention.
図において、第1図と同一の部分には同一符号を付し
てその説明を省略し、第1図と異なる部分を重点に述べ
る。In the figure, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted, and parts different from FIG. 1 will be mainly described.
すなわち第5図において、第1図と異なる点は次の2
点である。That is, FIG. 5 differs from FIG.
Is a point.
第1のスイッチ素子14と接続点Aとの間に抵抗20を直
列に接続し、この抵抗20により、ノイズ等によるソース
端子13の電位変動の影響をコンデンサ15の電極が受けに
くくしたこと。A resistor 20 is connected in series between the first switch element 14 and the connection point A, and the resistance 20 makes it difficult for the electrode of the capacitor 15 to be affected by a potential change of the source terminal 13 due to noise or the like.
接続点Aと接地間に放電用の第3のスイッチ素子18の
みを接続し、この第3のスイッチ素子18のゲートに加わ
るクロックφ′3がアクティブの時にこのスイッチ素子
18が飽和領域となるようにして、該スイッチ素子18を定
電流源として機能させるようにした。Connect only the third switching element 18 for discharge between the ground and the connection point A, the switching element clock phi '3 applied to the gate of the third switch element 18 when active
The switch element 18 is made to function as a constant current source by setting the switch 18 to a saturation region.
この第2の実施例においても、上記第1の実施例と同
様な効果が得られるほか、コンデンサ15の電極電位がソ
ース端子13の電位変動の影響を受けにくくなり、かつ基
準電流源を省略できる効果がある。In the second embodiment as well, the same effects as those of the first embodiment can be obtained, the electrode potential of the capacitor 15 is hardly affected by the fluctuation of the potential of the source terminal 13, and the reference current source can be omitted. effective.
G.発明の効果 本発明によれば、カレントミラーを構成する第1,第2
のMOSトランジスタにスイッチ素子を介してコンデンサ
を接続し、このコンデンサを第1のMOSトランジスタの
負荷側電極電位に充電した後に第2のMOSトランジスタ
を流れる電流で充電するとともに定電流により放電さ
せ、その時のコンデンサの電極電位の大きさを判定して
電流検知を行うようにしたので、半導体プロセス上のば
らつきに左右されることなく電流を正確かつ高精度に検
知できる。G. Effects of the Invention According to the present invention, the first and second
A capacitor is connected to the MOS transistor through a switch element, and the capacitor is charged to the load-side electrode potential of the first MOS transistor, and then charged by the current flowing through the second MOS transistor and discharged by a constant current. Since the current detection is performed by determining the magnitude of the electrode potential of the capacitor, the current can be detected accurately and accurately without being affected by variations in the semiconductor process.
第1図は本発明による電流センス回路の第1の実施例を
示す構成図である。 第2図は本実施例におけるスイッチ制御用クロックのタ
イミングチャートである。 第3図は本発明の他の実施例を示すスイッチ制御用クロ
ックのタイミングチャートである。 第4図は第1図の回路の変形例を示す回路図である。 第5図は本発明による電流センス回路の第2の実施例を
示す構成図である。 第6図は従来の電流センス回路の構成図である。 10a,10b:MOSトランジスタ 11:電源端子、13:ソース端子 14:第1のスイッチ素子、15:コンデンサ 16:第2のスイッチ素子、17:比較器 18:第3のスイッチ素子 19:基準電流源FIG. 1 is a block diagram showing a first embodiment of a current sensing circuit according to the present invention. FIG. 2 is a timing chart of a switch control clock in the present embodiment. FIG. 3 is a timing chart of a switch control clock showing another embodiment of the present invention. FIG. 4 is a circuit diagram showing a modification of the circuit of FIG. FIG. 5 is a block diagram showing a second embodiment of the current sensing circuit according to the present invention. FIG. 6 is a configuration diagram of a conventional current sensing circuit. 10a, 10b: MOS transistor 11: power supply terminal, 13: source terminal 14: first switch element, 15: capacitor 16: second switch element, 17: comparator 18: third switch element 19: reference current source
Claims (1)
Sトランジスタを有し、第1のMOSトランジスタのソース
電極またはドレイン電極が負荷に接続された電流センス
回路において、 前記第1および第2のMOSトランジスタを流れる電流に
より充電されるように接続されたコンデンサと、 前記第1のMOSトランジスタのソース電極またはドレイ
ン電極と前記コンデンサとの間に接続され、電流検出時
に事前にそのコンデンサを第1のMOSトランジスタを流
れる電流で充電し、コンデンサの電極電位をこの第1の
MOSトランジスタの負荷側電極電位にする第1のスイッ
チ素子と、 前記第2のMOSトランジスタのソース電極またはドレイ
ン電極と前記コンデンサとの間に接続され、前記第1の
MOSトランジスタの負荷側電極電位に充電されているコ
ンデンサを第2のMOSトランジスタに流れる電流により
さらに充電する第2のスイッチ素子と、 前記コンデンサを定電流で放電させる第3のスイッチ素
子と、 前記第2および第3のスイッチ素子により前記コンデン
サを充放電させる際の該コンデンサの電極電位の大きさ
を判定する比較器とを備えてなる電流センス回路。A first and a second MO sharing a gate electrode
In a current sense circuit having an S transistor and having a source electrode or a drain electrode of a first MOS transistor connected to a load, a capacitor connected so as to be charged by a current flowing through the first and second MOS transistors Is connected between the source electrode or the drain electrode of the first MOS transistor and the capacitor, and when the current is detected, the capacitor is charged in advance with the current flowing through the first MOS transistor, and the electrode potential of the capacitor is set to this value. First
A first switch element for setting a potential of a load-side electrode of a MOS transistor; a first switch element connected between a source electrode or a drain electrode of the second MOS transistor and the capacitor;
A second switch element for further charging the capacitor charged to the load-side electrode potential of the MOS transistor with a current flowing through the second MOS transistor; a third switch element for discharging the capacitor with a constant current; And a comparator for determining the magnitude of the electrode potential of the capacitor when the capacitor is charged and discharged by the second and third switch elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP69089A JP2764984B2 (en) | 1989-01-04 | 1989-01-04 | Current sense circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP69089A JP2764984B2 (en) | 1989-01-04 | 1989-01-04 | Current sense circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02181664A JPH02181664A (en) | 1990-07-16 |
JP2764984B2 true JP2764984B2 (en) | 1998-06-11 |
Family
ID=11480755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP69089A Expired - Fee Related JP2764984B2 (en) | 1989-01-04 | 1989-01-04 | Current sense circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2764984B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0915271A (en) * | 1995-04-24 | 1997-01-17 | Advantest Corp | Overcurrent detector circuit |
JP4996203B2 (en) * | 2006-11-07 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | Power supply voltage circuit |
WO2012137670A1 (en) * | 2011-04-05 | 2012-10-11 | ルネサスエレクトロニクス株式会社 | Load current detection circuit |
-
1989
- 1989-01-04 JP JP69089A patent/JP2764984B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02181664A (en) | 1990-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0128731B1 (en) | Differential amplififr and current sensing circuit and | |
US4885476A (en) | Power-on reset circuit | |
US11415611B2 (en) | Capacitance measuring system and method | |
US4479097A (en) | Low voltage, low power RC oscillator circuit | |
US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
JP2005191821A (en) | Comparator circuit and power supply circuit | |
JP3011727B2 (en) | Overcurrent detection circuit | |
US20190238055A1 (en) | Power converter controller | |
US6043749A (en) | Frequency detection circuit | |
JP2764984B2 (en) | Current sense circuit | |
US6154009A (en) | Power supply monitoring IC and battery pack | |
JP2001345686A (en) | Current detection circuit | |
JPH10214306A (en) | Integrating circuit | |
JPH0754336B2 (en) | Current sense circuit | |
JPS584848B2 (en) | A/D conversion circuit | |
JP2547104Y2 (en) | Current detection circuit | |
JPH06105856B2 (en) | Constant current source circuit | |
JP3641345B2 (en) | Delay circuit using substrate bias effect | |
JP2616573B2 (en) | Voltage detection circuit | |
US20240106401A1 (en) | Measurement system, related integrated circuit and method | |
JP3124730B2 (en) | Chopper comparator circuit | |
JP2812074B2 (en) | Semiconductor device | |
JPS59215121A (en) | Buffer circuit | |
JP2611631B2 (en) | Peak hold circuit | |
KR100340077B1 (en) | Input frequency detector having no concern with change of processing and power voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |