JPH02181664A - Current sensing circuit - Google Patents

Current sensing circuit

Info

Publication number
JPH02181664A
JPH02181664A JP69089A JP69089A JPH02181664A JP H02181664 A JPH02181664 A JP H02181664A JP 69089 A JP69089 A JP 69089A JP 69089 A JP69089 A JP 69089A JP H02181664 A JPH02181664 A JP H02181664A
Authority
JP
Japan
Prior art keywords
capacitor
current
mos transistor
electrode
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP69089A
Other languages
Japanese (ja)
Other versions
JP2764984B2 (en
Inventor
Hiroshi Ikeda
博 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP69089A priority Critical patent/JP2764984B2/en
Publication of JPH02181664A publication Critical patent/JPH02181664A/en
Application granted granted Critical
Publication of JP2764984B2 publication Critical patent/JP2764984B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To accurately detect a current by providing a switching element between the drain electrode of a MOS transistor and a capacitor and charging by the current flowing in the transistor. CONSTITUTION:By impressing gate voltage on a gate terminal 12, the MOS transistors Tr 10a and Tr 10b are turned on and the currents are applied to the Tr 10a and Tr 10b respectively. Even if large capacity current is applied to the MOSTr 10a which is a power MOS transistor, the current can be easily detected since the current flowing in the MOSTr 10b is small. In such a case, clocks phi1-phi3 are given to the switching elements 14-18 and the capacitor 15 is charged and discharged by the current flowing in the MOSTr 10b and a reference current source. The electrode potential of the capacitor 15 is decided by a comparator 17, thereby accurately detecting the current. The above- mentioned elements 14 and 16 are provided between the drain electrode of the MOSTr 10a and Tr 10b and the capacitor 15.

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、パワーICでの過電流検知などに用いられる
電流センス回路に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a current sense circuit used for overcurrent detection in a power IC.

B、従来の技術 第6図は、例えば米国特許筒4,553,084号公報
で知られる従来の電流センス回路である。
B. Prior Art FIG. 6 shows a conventional current sensing circuit known, for example, from US Pat. No. 4,553,084.

図において、カレントミラーを構成するMOSトランジ
スタ(Nチャネル)la、lbのドレイン電極は電源端
子2に接続され、その共有のゲ−上電極はゲート端子3
に接続されている。また、MOSトランジスタ1aのソ
ース電極はソース端子4に接続され、MOSトランジス
タ1bのソース電極は電流検知抵抗5を介してソース端
子4に接続されている。6は過電流判定用の比較器で、
その一方の入力端には、抵抗5とMOSトランジスタ1
bのソース電極との接続点Pが接続され、他方の入力端
には基準電圧V rafが加えられていされる負荷Lo
はソース端子4と接地間に接続される。
In the figure, the drain electrodes of MOS transistors (N channel) la and lb constituting the current mirror are connected to the power supply terminal 2, and their shared upper electrodes are connected to the gate terminal 3.
It is connected to the. Further, the source electrode of the MOS transistor 1a is connected to the source terminal 4, and the source electrode of the MOS transistor 1b is connected to the source terminal 4 via the current detection resistor 5. 6 is a comparator for overcurrent judgment;
A resistor 5 and a MOS transistor 1 are connected to one input terminal.
A load Lo is connected to the connection point P with the source electrode of b, and a reference voltage V raf is applied to the other input terminal.
is connected between source terminal 4 and ground.

したがって、MoSトランジスタ1aがゲート電圧の印
加によりオンすると、接続点Pの電圧は電源端子2の電
圧になると共に、MOSトランジスタ1bを流れる電流
iが抵抗5を通して流れることにより、1R(Rは抵抗
5の抵抗値)に相当する電圧降下が生じる。この電圧降
下による接続点Pの電圧を比較器6で基準電圧V re
fと比較し、その比較結果により過電流か否かの判定を
行い、その検出信号を比較器6の出力端子7から出力す
るようになっている。
Therefore, when the MoS transistor 1a is turned on by applying a gate voltage, the voltage at the connection point P becomes the voltage at the power supply terminal 2, and the current i flowing through the MOS transistor 1b flows through the resistor 5 to 1R (R is the resistor 5). A voltage drop corresponding to the resistance value of The voltage at the connection point P due to this voltage drop is determined by the comparator 6 as the reference voltage V re
f, and based on the comparison result, it is determined whether or not there is an overcurrent, and the detection signal is outputted from the output terminal 7 of the comparator 6.

このような電流センス回路では、MOSトランジスタ1
bのチャネル幅をMOSトランジスタ1aに比べて極め
て小さくして抵抗5を流れる電流を小さくすれば、パワ
ーICでも低電流容量の抵抗5で電流検知を簡単な構成
で行うことができる。なお、パワーICでは、MOSト
ランジスタ1aに大きな電流が流れるため、その電流を
直接側ることは困難である。
In such a current sense circuit, MOS transistor 1
By making the channel width of b extremely smaller than that of MOS transistor 1a to reduce the current flowing through resistor 5, current detection can be performed with a simple configuration using resistor 5 with a low current capacity even in a power IC. Note that in the power IC, since a large current flows through the MOS transistor 1a, it is difficult to directly handle the current.

C0発明が解決しようとする課題 しかしながら、上述のような従来の電流センス回路では
、カレントミラーを構成するMOSトランジスタ1bの
ソース電極に接続された抵抗素子の電圧降下を検知して
電流検知を行う方式になっているため、抵抗素子の電圧
降下をΔV=i−R(但し、Rは抵抗5の抵抗値、iは
MOSトランジスタ1bの電流値)とすると、検知され
た電流値は、半導体製造プロセスのばらつきにより、拡
散抵抗やポリシリコン抵抗の場合、抵抗値Rが±10%
程度ばらつき、精度の良い電流検知が難しいという問題
があった。
C0 Problems to be Solved by the Invention However, in the conventional current sensing circuit as described above, current is detected by detecting a voltage drop across a resistive element connected to the source electrode of the MOS transistor 1b constituting a current mirror. Therefore, if the voltage drop across the resistor element is ΔV=i−R (where R is the resistance value of the resistor 5 and i is the current value of the MOS transistor 1b), the detected current value is determined by the semiconductor manufacturing process. Due to variations in resistance, in the case of diffused resistors and polysilicon resistors, the resistance value R may vary by ±10%.
There were problems in that the degree of current detection varied and that accurate current detection was difficult.

本発明の技術的課題は、半導体製造プロセスのばらつき
に影響されることなく電流検知を正確に行うことにある
A technical problem of the present invention is to accurately perform current detection without being affected by variations in semiconductor manufacturing processes.

00課題を解決するための手段 本発明は、ゲート電極を共有する第1および第2のMO
Sトランジスタを有し、第1のMOSトランジスタのソ
ース電極またはドレイン電極が負荷に接続された電流セ
ンス回路に適用される。
Means for Solving the Problems The present invention provides first and second MOs sharing a gate electrode.
The present invention is applied to a current sensing circuit having an S transistor, in which a source electrode or a drain electrode of a first MOS transistor is connected to a load.

そして上述した技術的課題は次の構成により解決される
The above-mentioned technical problem is solved by the following configuration.

第1および第2のMOSトランジスタを流れる電流で充
電されるように接続されたコンデンサと。
and a capacitor connected to be charged by a current flowing through the first and second MOS transistors.

第1のMOSトランジスタのソース電極またはドレイン
電極とコンデンサとの間に接続され、電流検出時に事前
にそのコンデンサを第1のMOSトランジスタを流れる
電流で充電し、コンデンサの電極電位をこの第1のMo
Sトランジスタの負荷側電極電位にする第1のスイッチ
素子と、第2のMoSトランジスタのソース電極または
ドレイン電極とコンデンサとの間に接続され、第1のM
OSトランジスタの負荷側電極電位に充電されているコ
ンデンサを第2のMoSトランジスタに流れる電流によ
りさらに充電する第2のスイッチ素子と、コンデンサを
定電流で放電させる第3のスイッチ素子と、第2および
第3のスイッチ素子によりコンデンサを充放電させる際
の該コンデンサの電極電位の大きさを判定する比較器と
を備える。
The capacitor is connected between the source electrode or the drain electrode of the first MOS transistor and the capacitor, and the capacitor is charged in advance with the current flowing through the first MOS transistor at the time of current detection, and the electrode potential of the capacitor is set to the capacitor.
A first switch element that sets the potential of the load-side electrode of the S transistor, and a source or drain electrode of the second MoS transistor and a capacitor;
a second switch element that further charges the capacitor charged to the load-side electrode potential of the OS transistor by a current flowing through the second MoS transistor; a third switch element that discharges the capacitor with a constant current; and a comparator that determines the magnitude of the electrode potential of the capacitor when the capacitor is charged and discharged by the third switch element.

86作用 第1のスイッチ素子がオンすると、コンデンサの電極電
位が第1のMOSトランジスタの負荷側電極電位となる
。第1のスイッチ素子をオフし第2のスイッチ素子がオ
ンされると、第2のMOSトランジスタを流れる電流に
よりコンデンサが充電され、そして第3のスイッチ素子
がオンされると、コンデンサが定電流で放電する。この
充放電によるコンデンサの電極電位を比較器において基
準値と比較し、過電流か否かを判定する。
86 action When the first switch element is turned on, the electrode potential of the capacitor becomes the load-side electrode potential of the first MOS transistor. When the first switch element is turned off and the second switch element is turned on, the capacitor is charged by the current flowing through the second MOS transistor, and when the third switch element is turned on, the capacitor is charged with a constant current. Discharge. The electrode potential of the capacitor due to this charging and discharging is compared with a reference value in a comparator to determine whether there is an overcurrent.

したがって、本発明にあっては、半導体のプロセス上の
ばらつきやチップ温度に左右されることなく正確な電流
検知が可能になる。
Therefore, according to the present invention, accurate current detection is possible without being affected by semiconductor process variations or chip temperature.

F、実施例 以下、本発明の実施例を図面に基づいて詳細に説明する
F. Examples Examples of the present invention will now be described in detail with reference to the drawings.

一第1の実施例− 第1図は1本発明による電流センス回路の第1の実施例
を示す構成図である。
First Embodiment FIG. 1 is a block diagram showing a first embodiment of a current sensing circuit according to the present invention.

図において、カレントミラーを構成する第1および第2
のMoSトランジスタ(NチャネルMOSトランジスタ
)10a、10bのドレイン電極は電源Voの端子11
に接続されて、その共有のゲート電極はゲート端子12
に接続されている。
In the figure, the first and second
The drain electrodes of the MoS transistors (N-channel MOS transistors) 10a and 10b are connected to the terminal 11 of the power supply Vo.
, whose shared gate electrode is connected to gate terminal 12
It is connected to the.

ここで、第1.第2のMoSトランジスタは、第1のM
OSトランジスタを流れる電流に対して第2のMOSト
ランジスタに流れる電流を少なくするように設定する。
Here, the first. The second MoS transistor is connected to the first M
The current flowing through the second MOS transistor is set to be smaller than the current flowing through the OS transistor.

設定の仕方としては、第2のMOSトランジスタのチャ
ネル幅を第1のMOSトランジスタに対して小さくして
もよいし、第1、第2のMOSトランジスタを複数のセ
ルから構成し、第1のMOSトランジスタに比べて第2
のMOSトランジスタのセル数を少なくしてもよい。ま
た、MOS)−ランジスタ10aのソース電極は負荷L
oが接続されるソース端子13に接続されている。さら
にそのソース電極は、クロックφ□(第2図参照)をゲ
ート入力とするMOSトランジスタからなる第1のスイ
ッチ素子14を介して充放電用コンデンサ15の一方の
電極に接続され、コンデンサ15の他方の電極は接地さ
れている。
As a setting method, the channel width of the second MOS transistor may be made smaller than that of the first MOS transistor, or the first and second MOS transistors may be configured from a plurality of cells, and the channel width of the second MOS transistor may be smaller than that of the first MOS transistor. Second compared to transistor
The number of MOS transistor cells may be reduced. In addition, the source electrode of the MOS transistor 10a is connected to the load L
o is connected to the source terminal 13. Further, its source electrode is connected to one electrode of a charging/discharging capacitor 15 via a first switching element 14 made of a MOS transistor whose gate input is a clock φ□ (see FIG. 2), and the other electrode of the capacitor 15 is The electrode is grounded.

MOSトランジスタlObのソース電極は、クロックφ
2(第2図参照)をゲート入力とするMOSトランジス
タからなる第2のスイッチ素子16を介してコンデンサ
15の一方の電極に接続されている。さらにコンデンサ
15の一方の電極は、過電流検知用比較器17の(+)
入力端に接続され、比較器17の(−)入力端には基準
電圧V refが印加されている。また、コンデンサ1
5の一方の電極とアース間には、クロックφ3(第2図
参照)をゲート入力とするMOSトランジスタからなる
第3のスイッチ素子18と基準電流源19との直列回路
が接続されている。
The source electrode of the MOS transistor lOb is connected to the clock φ
2 (see FIG. 2) is connected to one electrode of a capacitor 15 via a second switch element 16 made of a MOS transistor having a gate input. Furthermore, one electrode of the capacitor 15 is connected to the (+) terminal of the overcurrent detection comparator 17.
A reference voltage V ref is applied to the (-) input terminal of the comparator 17 . Also, capacitor 1
A series circuit of a reference current source 19 and a third switch element 18 made of a MOS transistor whose gate input is a clock φ3 (see FIG. 2) is connected between one electrode of the switch 5 and the ground.

クロックφ0.φ2.φ、は、図示しないクロック発生
回路から発生されるものである。
Clock φ0. φ2. φ is generated from a clock generation circuit (not shown).

次に、このように構成された本実施例の動作について説
明する。
Next, the operation of this embodiment configured as described above will be explained.

まず、ゲート端子12にゲート電圧が印加されると、M
OSトランジスタ10a、10bがオンし、それぞれの
MOSトランジスタ10a (例えばパワーMOSトラ
ンジスタとする)およびMOSトランジスタ10bには
電流が流れる。この時、MOSトランジスタ10aに流
れる電流をiaとすると、MOSトランジスタ10bに
流れる電流ibは、 1b=a−ia          ・・ (1)とな
る。ただし、aはMOSトランジスタ10a。
First, when a gate voltage is applied to the gate terminal 12, M
OS transistors 10a and 10b are turned on, and current flows through each MOS transistor 10a (for example, a power MOS transistor) and MOS transistor 10b. At this time, if the current flowing through the MOS transistor 10a is ia, then the current ib flowing through the MOS transistor 10b is as follows: 1b=a-ia (1). However, a is the MOS transistor 10a.

10bの大きさの比である。ここでaくく1とすれば、
ib<<iaとなり、MOSトランジスタ10aがパワ
ーMOSトランジスタで大容量の電流を流してもibは
小さいので容易に電流検知が可能となる。
10b. If we set a to 1 here,
ib<<ia, and even if the MOS transistor 10a is a power MOS transistor and passes a large amount of current, ib is small, so the current can be easily detected.

電流検知に際しては、第2図のタイムチャートで示すク
ロックφ19.φ2.φ、をそれぞれのスイッチ素子1
4,16.18に与え、MOSトランジスタ10bを流
れる電流と基準電流源19によりコンデンサ15を充放
電し、この時のコンデンサ15の電極電位を比較器17
で判定することで過電流検知を行う。
When detecting the current, the clock φ19. shown in the time chart of FIG. 2 is used. φ2. φ, for each switch element 1
4, 16.18, the capacitor 15 is charged and discharged by the current flowing through the MOS transistor 10b and the reference current source 19, and the electrode potential of the capacitor 15 at this time is determined by the comparator 17.
Overcurrent is detected by making a judgment.

まず、スイッチ素子14のゲートに加えられるクロック
φ□のハイレベルでスイッチ素子14をオンし、これに
より接続点Aの電位、すなわちコンデンサ15の電極電
位をソース端子13の電圧Vsにする。次にクロックφ
1をローレベルにした状態で第2図(b)に示すクロッ
クφ2をアクティブ(H)にし第2のスイッチ素子16
のゲートに加えると、クロックφ2のアクティブ時間だ
けスイッチ素子16がオンして電流ibが流れ、これに
よりコンデンサ15が充電される。
First, the switch element 14 is turned on by the high level of the clock φ□ applied to the gate of the switch element 14, thereby setting the potential of the connection point A, that is, the electrode potential of the capacitor 15, to the voltage Vs of the source terminal 13. Then clock φ
1 is set to low level, the clock φ2 shown in FIG. 2(b) is activated (H) and the second switch element 16 is activated.
When the current ib is applied to the gate of the clock φ2, the switch element 16 is turned on for the active time of the clock φ2, and a current ib flows, thereby charging the capacitor 15.

この時、クロックφ2のアクティブ時間をし0とし、コ
ンデンサ15の容量をCとすると、コンデンサ15の電
極電位の上昇電位ΔV□は、 ΔV、=i b −to/C−(2) となる。
At this time, if the active time of the clock φ2 is 0 and the capacitance of the capacitor 15 is C, then the rising potential ΔV□ of the electrode potential of the capacitor 15 becomes ΔV,=ib-to/C-(2).

次に、クロックφ2をローレベルにした後に、第2図(
Q)に示すタイミングでクロックφ2のアクティブ時間
toと同じ時間だけクロックφ1をアクティブ(H)に
すると、その時間だけスイッチ素子18はオンし、コン
デンサ15の電極(接続点A)を基準電流源19に接続
して一定の基準電流で放電させる。この時、基準電流源
19の電流をirとし、クロックφ、のアクティブ時間
をtoとすると、コンデンサ15の電極の電圧降下Δv
2は、 ΔV、=i r−to/C−(3) となる。
Next, after setting the clock φ2 to low level, as shown in FIG.
When the clock φ1 is made active (H) for the same time as the active time to of the clock φ2 at the timing shown in Q), the switch element 18 is turned on for that time, and the electrode (connection point A) of the capacitor 15 is connected to the reference current source 19. connected to the battery and discharged with a constant reference current. At this time, if the current of the reference current source 19 is ir and the active time of the clock φ is to, then the voltage drop Δv at the electrode of the capacitor 15
2 becomes ΔV,=ir-to/C-(3).

したがって、第2図に示す1サイクルにおいてコンデン
サ15の電極電位の変化ΔVは、ΔV=ΔV、−ΔV、
=(i b −i r)to/C−(4)となる。
Therefore, the change ΔV in the electrode potential of the capacitor 15 in one cycle shown in FIG. 2 is ΔV=ΔV, -ΔV,
=(i b - i r)to/C-(4).

ここでib>irのとき、第2図に示すタイミングでコ
ンデンサ15を充放電させると、コンデンサ15の電極
電位は次第に上昇し、そして、比較器17の(+)入力
端に加わる電圧が基準電圧V refを越えると、比較
器17から出力端子17aに検出信号が出力される。
When ib>ir, when the capacitor 15 is charged and discharged at the timing shown in FIG. 2, the electrode potential of the capacitor 15 gradually rises, and the voltage applied to the (+) input terminal of the comparator 17 becomes the reference voltage. When the voltage exceeds V ref, a detection signal is output from the comparator 17 to the output terminal 17a.

このような本実施例にあっては、ソース電流ibと基準
電流irにより充放電されるコンデンサ15が個々の素
子ごとに製造プロセス上ばらついても、あるいは温度変
化があっても、コンデンサ15の容量Cと充放電のため
のアクティブ時間toとを共通としているため、電流i
bとirを比較するときのコンデンサのばらつき成分等
は相殺されることになり、電流ibとirを正確に比較
できると共に、正確な電流検知が可能になる。
In this embodiment, the capacitance of the capacitor 15, which is charged and discharged by the source current ib and the reference current ir, can be maintained even if the capacitor 15 is charged and discharged by the source current ib and the reference current ir. Since C and the active time to for charging and discharging are common, the current i
Variation components of the capacitors and the like when comparing b and ir are canceled out, and currents ib and ir can be accurately compared, and accurate current detection becomes possible.

第3図は、本発明におけるスイッチ制御用タイミングチ
ャートの他の実施例を示すものである。
FIG. 3 shows another embodiment of the switch control timing chart according to the present invention.

この第3図において、上記第2図と異なる点は、第2の
スイッチ素子16のゲートに加えられるクロックφ2.
および第3のスイッチ素子18のゲートに加えられるク
ロックφ3を、第3図の(b)   (c)に示す如く
クロックφ、のローレベルに対応して所定時間連続する
波形にしたものである。
This FIG. 3 differs from FIG. 2 described above in that the clock φ2.
The clock φ3 applied to the gate of the third switch element 18 has a waveform that continues for a predetermined period of time in response to the low level of the clock φ, as shown in FIGS. 3(b) and 3(c).

このようなりロックφ2.φ、を利用してスイッチ素子
16.18を制御した場合も上記実施例と同様な効果が
得られる。なお、第2図に示す方式の方が消費電流を節
約できる。
Lock φ2 like this. When the switch elements 16 and 18 are controlled using φ, the same effect as in the above embodiment can be obtained. Note that the method shown in FIG. 2 can save more current consumption.

また、第4図は、NチャネルMOSトランジスタをロー
サイドスイッチとして使用する場合の回路図であり、N
チャネルMOSトランジスタをハイサイドスイッチとし
て使用する第1図の場合と同様に動作する。
Furthermore, FIG. 4 is a circuit diagram when an N-channel MOS transistor is used as a low-side switch.
The operation is similar to the case of FIG. 1 in which the channel MOS transistor is used as a high-side switch.

一第2の実施例− 第5図は、本発明による電流センス回路の第2の実施例
を示す構成図である。
- Second Embodiment - FIG. 5 is a block diagram showing a second embodiment of the current sensing circuit according to the present invention.

図において、第1図と同一の部分番°こは同一符号を付
してその説明を省略し、第1図と異なる部分を重点に述
べる。
In the figure, the same part numbers as in FIG. 1 are given the same reference numerals, and the explanation thereof will be omitted, and the parts different from FIG. 1 will be mainly described.

すなわち第5図において、第1図と異なる点は次の2点
である。
That is, FIG. 5 differs from FIG. 1 in the following two points.

■第1のスイッチ素子14と接続点Aとの間に抵抗20
を直列に接続し、この抵抗20により、ノイズ等による
ソース端子13の電位変動の影響をコンデンサ15の電
極が受けに<<シたこと。
■Resistor 20 between the first switch element 14 and connection point A
are connected in series, and this resistor 20 allows the electrode of the capacitor 15 to receive the influence of potential fluctuations at the source terminal 13 due to noise or the like.

■接続点Aと接地間に放電用の第3のスイッチ素子18
のみを接続し、この第3のスイッチ素子18のゲートに
加わるクロックφ′、がアクティブの時にこのスイッチ
素子18が飽和領域となるようにして、該スイッチ素子
18を定電流源として機能させるようにした。
■Third switch element 18 for discharging between connection point A and ground
When the clock φ' applied to the gate of the third switching element 18 is active, the switching element 18 is in the saturation region, so that the switching element 18 functions as a constant current source. did.

この第2の実施例においても、上記第1の実施例と同様
な効果が得られるほか、コンデンサ15の電極電位がソ
ース端子13の電位変動の影響を受けにくくなり、かつ
基準電流源を省略できる効果がある。
In this second embodiment, in addition to obtaining the same effects as in the first embodiment, the electrode potential of the capacitor 15 is less susceptible to potential fluctuations at the source terminal 13, and the reference current source can be omitted. effective.

G1発明の効果 本発明によれば、カレントミラーを構成する第1、第2
のMoSトランジスタにスイッチ素子を介してコンデン
サを接続し、このコンデンサを第1のMOSトランジス
タの負荷側電極電位に充電した後に第2のMOSトラン
ジスタを流れる電流で充電するとともに定電流により放
電させ、その時のコンデンサの電極電位の大きさを判定
して電流検知を行うようにしたので、半導体プロセス上
のばらつきに左右されることなく電流を正確かつ高精度
に検知できる。
G1 Effect of the invention According to the invention, the first and second
A capacitor is connected to the MoS transistor through a switch element, and after this capacitor is charged to the load side electrode potential of the first MOS transistor, the second MOS transistor is charged with a current flowing through it and discharged with a constant current. Since the current is detected by determining the magnitude of the electrode potential of the capacitor, the current can be detected accurately and with high precision without being affected by variations in the semiconductor process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による電流センス回路の第1の実施例を
示す構成図である。 第2図は本実施例におけるスイッチ制御用クロックのタ
イミングチャートである。 第3図は本発明の他の実施例を示すスイッチ制御用クロ
ックのタイミングチャートである。 第4図は第1図の回路の変形例を示す回路図である。 第5図は本発明による電流センス回路の第2の実施例を
示す構成図である。 第6図は従来の電流センス回路の構成図である。 10a、10b :MOSトランジスタ11:電源端子
      13:ソース端子:第1のスイッチ素子 :第2のスイッチ素子 :第3のスイッチ素子 二基準電流源 15:コンデンサ 17:比較器 特許出願人  日産自動車株式会社
FIG. 1 is a block diagram showing a first embodiment of a current sensing circuit according to the present invention. FIG. 2 is a timing chart of the switch control clock in this embodiment. FIG. 3 is a timing chart of a switch control clock showing another embodiment of the present invention. FIG. 4 is a circuit diagram showing a modification of the circuit shown in FIG. 1. FIG. 5 is a block diagram showing a second embodiment of the current sensing circuit according to the present invention. FIG. 6 is a block diagram of a conventional current sense circuit. 10a, 10b: MOS transistor 11: Power supply terminal 13: Source terminal: First switch element: Second switch element: Third switch element Two reference current sources 15: Capacitor 17: Comparator Patent applicant Nissan Motor Co., Ltd.

Claims (1)

【特許請求の範囲】 ゲート電極を共有する第1および第2のMOSトランジ
スタを有し、第1のMOSトランジスタのソース電極ま
たはドレイン電極が負荷に接続された電流センス回路に
おいて、 前記第1および第2のMOSトランジスタを流れる電流
により充電されるように接続されたコンデンサと、 前記第1のMOSトランジスタのソース電極またはドレ
イン電極と前記コンデンサとの間に接続され、電流検出
時に事前にそのコンデンサを第1のMOSトランジスタ
を流れる電流で充電し、コンデンサの電極電位をこの第
1のMOSトランジスタの負荷側電極電位にする第1の
スイッチ素子と、 前記第2のMOSトランジスタのソース電極またはドレ
イン電極と前記コンデンサとの間に接続され、前記第1
のMOSトランジスタの負荷側電極電位に充電されてい
るコンデンサを第2のMOSトランジスタに流れる電流
によりさらに充電する第2のスイッチ素子と、 前記コンデンサを定電流で放電させる第3のスイッチ素
子と、 前記第2および第3のスイッチ素子により前記コンデン
サを充放電させる際の該コンデンサの電極電位の大きさ
を判定する比較器とを備えてなる電流センス回路。
[Scope of Claims] A current sensing circuit having first and second MOS transistors sharing a gate electrode, wherein a source electrode or a drain electrode of the first MOS transistor is connected to a load, comprising: a capacitor connected to be charged by the current flowing through the second MOS transistor; and a capacitor connected between the source electrode or the drain electrode of the first MOS transistor and the capacitor, the capacitor being connected to the first MOS transistor in advance at the time of current detection. a first switch element that charges the first MOS transistor with a current flowing through it and sets the electrode potential of the capacitor to the load-side electrode potential of the first MOS transistor; a source electrode or drain electrode of the second MOS transistor; connected between the capacitor and the first
a second switch element that further charges a capacitor charged to the load-side electrode potential of the MOS transistor with a current flowing through the second MOS transistor; a third switch element that discharges the capacitor with a constant current; A current sensing circuit comprising: a comparator that determines the magnitude of the electrode potential of the capacitor when the capacitor is charged and discharged by second and third switching elements.
JP69089A 1989-01-04 1989-01-04 Current sense circuit Expired - Fee Related JP2764984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP69089A JP2764984B2 (en) 1989-01-04 1989-01-04 Current sense circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP69089A JP2764984B2 (en) 1989-01-04 1989-01-04 Current sense circuit

Publications (2)

Publication Number Publication Date
JPH02181664A true JPH02181664A (en) 1990-07-16
JP2764984B2 JP2764984B2 (en) 1998-06-11

Family

ID=11480755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP69089A Expired - Fee Related JP2764984B2 (en) 1989-01-04 1989-01-04 Current sense circuit

Country Status (1)

Country Link
JP (1) JP2764984B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915271A (en) * 1995-04-24 1997-01-17 Advantest Corp Overcurrent detector circuit
JP2008117254A (en) * 2006-11-07 2008-05-22 Nec Electronics Corp Power supply voltage circuit
JPWO2012137670A1 (en) * 2011-04-05 2014-07-28 ルネサスエレクトロニクス株式会社 Load current detection circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915271A (en) * 1995-04-24 1997-01-17 Advantest Corp Overcurrent detector circuit
JP2008117254A (en) * 2006-11-07 2008-05-22 Nec Electronics Corp Power supply voltage circuit
JPWO2012137670A1 (en) * 2011-04-05 2014-07-28 ルネサスエレクトロニクス株式会社 Load current detection circuit
JP5666694B2 (en) * 2011-04-05 2015-02-12 ルネサスエレクトロニクス株式会社 Load current detection circuit

Also Published As

Publication number Publication date
JP2764984B2 (en) 1998-06-11

Similar Documents

Publication Publication Date Title
EP0321226B1 (en) Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential
JP3338758B2 (en) Delay circuit
US5066870A (en) Charge pump having pull-up circuit operating with two clock pulse sequences
US11415611B2 (en) Capacitance measuring system and method
US3996482A (en) One shot multivibrator circuit
US4479097A (en) Low voltage, low power RC oscillator circuit
EP0433724B1 (en) Voltage regulator with power boost system
JP2005191821A (en) Comparator circuit and power supply circuit
US4281260A (en) Controlled power supply for integrated circuits
US6043749A (en) Frequency detection circuit
JPH02181664A (en) Current sensing circuit
JP3165053B2 (en) Integrator circuit
US4178585A (en) Analog-to-digital converter
JPH02181663A (en) Current sensing circuit
JPS636908A (en) Constant current source circuit
JP3124730B2 (en) Chopper comparator circuit
JPH04340112A (en) Voltage feedback circuit and constant voltage circuit using the voltage feedback circuit
JPS6113814A (en) Time constant circuit
JPH04106769U (en) current detection circuit
JPS63251820A (en) Constant current source circuit
JP3126846B2 (en) Method for measuring gate capacitance and measurement circuit used for the method
JPH0766298B2 (en) Constant current source circuit
JPS60150115A (en) Voltage detector
JPS60150112A (en) Insulated gate type field effect semiconductor device
JPH04326074A (en) Method for measuring threshold voltage

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees