JP2763499B2 - 画像合成装置及び画像合成方法 - Google Patents

画像合成装置及び画像合成方法

Info

Publication number
JP2763499B2
JP2763499B2 JP6321520A JP32152094A JP2763499B2 JP 2763499 B2 JP2763499 B2 JP 2763499B2 JP 6321520 A JP6321520 A JP 6321520A JP 32152094 A JP32152094 A JP 32152094A JP 2763499 B2 JP2763499 B2 JP 2763499B2
Authority
JP
Japan
Prior art keywords
depth information
buffer
main buffer
polygon
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6321520A
Other languages
English (en)
Other versions
JPH08161526A (ja
Inventor
政樹 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namco Ltd
Original Assignee
Namco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namco Ltd filed Critical Namco Ltd
Priority to JP6321520A priority Critical patent/JP2763499B2/ja
Priority to US08/682,592 priority patent/US6037946A/en
Priority to PCT/JP1995/002443 priority patent/WO1996017325A1/ja
Priority to GB9616015A priority patent/GB2301513B/en
Publication of JPH08161526A publication Critical patent/JPH08161526A/ja
Application granted granted Critical
Publication of JP2763499B2 publication Critical patent/JP2763499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal
    • G06T15/405Hidden part removal using Z-buffer

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Zバッファを用いて描
画処理を行う画像合成装置に関する。
【0002】
【従来の技術】従来より、3次元画像を合成する画像合
成装置として種々のものが知られている。図10にはそ
の構成の一例が示される。この従来例は、操作部51
0、仮想3次元空間演算部520、画像供給部530、
画像合成部540を含んでいる。仮想3次元空間演算部
520は、操作部510から入力される操作情報に基づ
いて仮想3次元空間を形成するための演算を行う。画像
供給部530は、形成された仮想3次元空間の所定の視
点位置において見える画像を形成するための座標変換処
理、クリッピング処理等の演算処理を行う。この場合、
仮想3次元空間を構成する表示物は複数のポリゴンの集
合により表されており、画像供給部530は、これらの
各ポリゴンの情報(頂点座標等)を画像合成部540に
出力する。画像合成部540では、入力されたポリゴン
情報からポリゴン内のドット(ピクセル)を描画する処
理が行われ、これによりディスプレイ512への画像表
示が可能となる。
【0003】さて、通常、この種の描画処理を行う際
に、ポリゴンとポリゴンとに重なりが生じた場合、視点
から見て奥側にある部分(陰面)を消去し、手前側にあ
る部分のみをディスプレイ上に表示する必要がある。こ
のような陰面消去手法として、従来からZバッファ法と
呼ばれる手法が知られている。このZバッファ法につい
ては、例えば情報処理VOL.24 NO.4(情報処
理学会1983年4月15日発行)に記載されている。
【0004】さて、Zバッファ法により陰面消去を行う
べく、従来の画像合成装置では、画像合成部540が描
画処理部542とZバッファ544等を含んでいる。こ
こで、Zバッファ544は、表示画面上の全てのピクセ
ルに対応した格納エリアを有するメモリであり、各格納
エリアには視点からの距離を表す奥行き情報であるZ値
が格納されている。
【0005】図11(A)、(B)を用いてZバッファ
法について説明する。図11(A)に示すように、三次
元オブジェクト300、301を構成するポリゴンX、
Yは、スクリーン306上に透視投影変換されている。
そして、図11(B)に示す手順により、Zバッファ5
44を用いた描画処理が行われる。Zバッファ544に
は、初期値としてZ値の最大値M(通常は無限大値)が
書き込まれている。そして、例えばポリゴンXを描画す
る場合、ポリゴンXの各ピクセルのZ値がZバッファ5
44に格納されている各ピクセルのZ値よりも小さいか
否かかが判断される。そして、小さいと判断された場合
には、当該ピクセルについて描画処理部542により描
画処理が行われ、更に、Zバッファ544の当該ピクセ
ルについてのZ値も更新される。具体的には、対応する
部分のZ値は、全てMからX1〜X12に更新される。
【0006】ポリゴンYを描画する場合も、描画する全
てのピクセルについてZバッファ544が参照され、上
記と同様の手順により描画処理と、Zバッファ544の
更新が行われる。具体的には、X7、X8、X11、X
12がY1、Y2、Y5、Y6に更新され、ポリゴンY
が描画される部分のMの値がY3、Y4、Y7、Y8〜
Y12に更新される。即ち、この場合は、ポリゴンYの
方がポリゴンXよりも手前にあるため、重なっている部
分は、ポリゴンYのZ値へと置き変わることとなる。描
画処理部542は、以上のような手法により各ポリゴン
についての描画処理を行い、求められた画像情報はフレ
ームバッファ546、パレット回路548を介してディ
スプレイ512に出力される。
【0007】
【発明が解決しようとする課題】さて、通常、この種の
画像合成装置では、リアルタイムに処理を行うことが要
求されており、1フィールド毎、例えば1/60秒毎に
1画面分(場合によっていは2画面分)の画像データを
更新してゆく必要がある。従って、当該画像合成装置に
は、処理の高速性が要求され、この高速性が担保されな
いと、結果的に画質低下等を引き起こす。そして、この
画像処理の高速性を特に律速する部分は、各ピクセルに
ついての描画処理を行う部分である。
【0008】ところが、従来のZバッファ法では、描画
処理を行う際に、全てのピクセルについて、Zバッファ
544を参照し、Zバッファに格納されているZ値との
比較を行い、更に比較した結果をZバッファに書き込む
という処理手順を踏まなければならない。通常、Zバッ
ファは、多くのメモリ容量を有し、描画処理デバイスの
外部メモリとして設けられる。従って、そのアクセスに
は時間を要し、全てのピクセルについてこの外部メモリ
をアクセスして描画処理を行うと、その処理時間は膨大
なものとなる。これは、結果的に、1フィールド内に処
理できるポリゴン数を制限することにつながり、高画質
の画像を提供することの妨げとなっていた。
【0009】また、従来のZバッファ法では、Zバッフ
ァは外部メモリとなるため、描画処理デバイスの出力端
子のピン数などの物理的な制約等に起因して、1の描画
処理デバイスに複数のZバッファを接続して並列処理を
実現することは困難であった。
【0010】また、特開平3−255589号には、Z
バッファの内容の一部をキャッシュメモリに一時的に格
納して描画処理を行う手法が開示されている。しかしな
がら、この従来手法でも、全てのピクセルについてキャ
ッシュメモリに格納される奥行き情報を参照しながら描
画処理を行わなければならず、描画処理に膨大な時間を
要するという問題は依然として残る。
【0011】また、Zバッファとして用いられるDRA
M等のメモリにおいては、ページモード等の種々の高速
化手法が知られている。しかしながら、従来のZバッフ
ァ法では、これらの高速化手法の特徴を今一つ生かしき
れていなかった。
【0012】本発明は以上のような技術的課題を達成す
るためになされたものであり、その目的とするところ
は、Zバッファ(Zメインバッファ)の他にZRバッフ
ァを設けることで従来のZバッファを改良し、描画処理
の高速化を図ることにある。
【0013】また、本発明の他の目的は、Zバッファ法
を改良して並列処理に最適な描画処理手法を実現するこ
とにある。
【0014】また、本発明の他の目的は、キャッシュメ
モリ手法や、ページモード手法等による高速化が最適に
なるようにZバッファ手法を改良することにある。
【0015】
【課題を解決するための手段及び作用】上記課題を解決
するために、本発明は、視点からの距離を表す奥行き情
報を表示画面上の各ピクセルに対応づけて格納するZメ
インバッファの該奥行き情報を参照しながら描画処理を
行う画像合成装置であって、前記Zメインバッファを1
ブロックがK×Lピクセルから成るM×Nの領域に分割
した場合において、領域内における前記奥行き情報の最
小値ZMINR及び最大値ZMAXRを各領域に対応づ
けて格納するZRバッファと、表示物をポリゴンの集合
により表現し、該ポリゴンあるいは前記領域により切り
取られるポリゴンの奥行き情報の最小値あるいは該最小
値よりも小さい値をZMINと表し、該ポリゴンあるい
は前記領域により切り取られるポリゴンの奥行き情報の
最大値あるいは該最大値よりも大きい値をZMAXと表
した場合に、ZMIN≧ZMAXR(あるいはZMIN
>ZMAXR)の場合には前記Zメインバッファに格納
される前記奥行き情報を参照する処理及び該ポリゴンに
対する描画処理を省略し、ZMAX≦ZMINR(ある
いはZMAX<ZMINR)の場合には前記Zメインバ
ッファに格納される前記奥行き情報を参照することなく
該ポリゴンに対する描画処理を行う描画処理手段とを含
むことを特徴とする 本発明によれば、ZMIN≧ZMAXRの場合には、Z
メインバッファからの奥行き情報の参照処理及びポリゴ
ンの描画処理が省略される。また、ZMAX≦ZMIN
Rの場合にはZメインバッファからの奥行き情報を参照
することなくポリゴンに対する描画処理が行われる。従
って、これらの場合には、大きなメモリ容量を持つZメ
インバッファへのアクセスが必要なくなり、処理の高速
化を図れる。特に、Zメインバッファが外部メモリとし
て設けられZRバッファが内部メモリとして設けられて
いる場合にはこの高速化の度合いは更に増す。また、ポ
リゴンの大きさが1ブロック分程度の大きさである場合
には、通常のZバッファ法に比べて参照処理の回数を例
えば2/(K×L)倍程度とすることができ、これによ
り処理を更に高速化できる。
【0016】また、本発明は、視点からの距離を表す奥
行き情報を表示画面上の各ピクセルに対応づけて格納す
るZメインバッファの該奥行き情報を参照しながら描画
処理を行う画像合成装置であって、前記Zメインバッフ
ァを1ブロックがK×Lピクセルから成るM×Nの領域
に分割した場合において、領域内における前記奥行き情
報の最小値ZMINR及び最大値ZMAXRを各領域に
対応づけて格納するZRバッファと、描画処理を行うピ
クセルの奥行き情報をZPIXと表した場合に、ZPI
X≧ZMAXR(あるいはZPIX>ZMAXR)の場
合には前記Zメインバッファに格納される前記奥行き情
報を参照する処理及び該ピクセルに対する描画処理を省
略し、ZPIX≦ZMINR(あるいはZPIX<ZM
INR)の場合には前記Zメインバッファに格納される
前記奥行き情報を参照することなく該ピクセルに対する
描画処理を行う描画処理手段とを含むことを特徴とす
る。
【0017】本発明によれば、ZPIX≧ZMAXRの
場合には、Zメインバッファからの奥行き情報の参照処
理及びポリゴンの描画処理が省略される。また、ZPI
X≦ZMINRの場合にはZメインバッファからの奥行
き情報を参照することなくポリゴンに対する描画処理が
行われる。従って、これらの場合には、大きなメモリ容
量を持つZメインバッファへのアクセスが必要なくな
り、処理の高速化を図れる。特に、Zメインバッファが
外部メモリとして設けられZRバッファが内部メモリと
して設けられている場合にはこの高速化の度合いは更に
増す。
【0018】また、本発明は、前記Zメインバッファの
少なくとも前記1ブロック分の奥行き情報を格納するZ
Cバッファを含み、前記描画処理手段が、前記Zメイン
バッファに格納される奥行き情報を参照する場合におい
て該奥行き情報が前記ZCバッファに格納されている場
合には、前記ZCバッファに格納される奥行き情報を参
照して前記描画処理を行うことを特徴とする。
【0019】本発明によれば、キャッシュメモリである
ZCバッファに少なくとも1ブロック分の奥行き情報が
格納されている。そして、Zメインバッファを参照しな
ければならないような状況において、参照すべき奥行き
情報がZCバッファに格納されている場合には、少ない
メモリ容量のZCバッファを参照して描画処理が行われ
る。従って、処理の高速化を図れる。特に、Zメインバ
ッファが外部メモリとして設けられておりZCバッファ
が内部メモリとして設けられている場合にはこの高速化
の度合いは更に増す。
【0020】また、本発明は、前記Zメインバッファが
CAS信号に同期して列アドレスが変更されRAS信号
に同期して行アドレスが変更されるメモリにより構成さ
れ、少なくとも前記1ブロック分の奥行き情報が1行ア
ドレス分のデータとして前記メモリに格納され、前記描
画処理手段が、前記CAS信号を制御することで前記Z
メインバッファに格納される奥行き情報の参照処理を行
うことを特徴とする。
【0021】本発明によれば、Zメインバッファがペー
ジモード機能を有するメモリにより構成され、少なくと
も1ブロック分の奥行き情報がメモリの1行アドレス分
のデータとして格納される。そして、CAS信号を制御
することで列アドレスの変更が行われ奥行き情報の参照
処理が行われる。このように本発明によれば、メモリの
高速化手法であるページモードを利用することで処理の
高速化が図れる。
【0022】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。
【0023】1.原理の説明 まず、本発明の原理について説明する。本発明では、奥
行き情報であるZ値を格納する通常のZバッファ(以
下、これをZメインバッファと呼ぶ)以外に、ZRバッ
ファを別に用意する。本発明では、図1に示すように、
Zメインバッファを1ブロックがK×Lピクセルから成
るM×Nの領域に分割する。そして、その1ブロックの
領域内でのZ値の最小値と最大値とを、各領域に対応づ
けてZRバッファに格納する。即ち、ZRバッファは、
M×Nの格納エリアを持ち、各格納エリアには、そのエ
リアに対応する領域内におけるZ値の最小値ZMINR
と最大値ZMAXRとが格納される。
【0024】従来のZバッファ法では以下のようにして
描画処理が行われる。まず、ポリゴン内の各ピクセルに
ついてのZ値(Z座標)ZPを計算する。次に、このZP
と、Zメインバッファ上の対応するZ値ZBとを比較す
る。そして、ZP≦ZBの場合には、そのピクセルについ
て、フレームバッファ上に格納されている色情報等及び
Zメインバッファ上に格納されているZ値とを更新す
る。なお、以下では、視点から見て手前にあるほどZ値
が小さくなるという前提で話を進める。もちろん、視点
から見て手前にあるほどZ値が大きくなるとしても、本
発明の原理の一般性は失われない。
【0025】さて、本発明では、ポリゴン上のピクセル
が、あるブロック(図1に示すブロック)に1ピクセル
でも入っている場合に次の比較処理が行われる。即ち、
そのポリゴンのZ値の最小値に相当する値をZMIN、
最大値に相当する値をZMAX、そのブロックの領域内
におけるZ値の最小値をZMINR、最大値をZMAX
Rとする。ここで、最小値に相当する値、最大値に相当
する値は、必ずしもポリゴンのZ値の真の最小値ZMI
NT、真の最大値ZMAXTである必要はなく、少なく
ともZMIN≦ZMINT、ZMAX≧ZMAXTであ
ればよい。また、ZMINR、ZMAXRはZRバッフ
ァに現在格納されている値である。
【0026】本発明では、上記のZMINとZMAXR
とを比較し、ZMAXとZMINRとを比較する。この
比較結果は以下の3通りに分類できる。 (1)ZMIN≧ZMAXR(あるいはZMIN>ZM
AXR)の場合 (2)ZMAX≦ZMINR(あるいはZMAX<ZM
INR)の場合 (3)上記(1)、(2)のいずれにも該当しない場合 上記(1)の場合は、図2(A)に示すように、ポリゴ
ン内の全てのピクセルのZ値が、ブロックの領域内のZ
値の最大値を超えていることを意味する。従って、この
ポリゴン内の全てのピクセルは、描画処理が不必要なピ
クセルであることが判明する。そこで、この場合には、
ZメインバッファのZ値を参照する処理(Z値を読み出
し、比較する処理)、参照結果に基いてポリゴンを描画
する処理を省略する。
【0027】上記(2)の場合は、図2(B)に示すよ
うに、ポリゴン内の全てのピクセルのZ値が、ブロック
の領域内のZ値の最小値以下であることを意味する。従
って、このポリゴン内の全てのピクセルは、描画処理が
必要なピクセルであることが判明する。そこで、この場
合には、ZメインバッファのZ値を参照することなく、
このポリゴンについての描画処理を行う。そして、ポリ
ゴン内の全てのピクセルについて、Zメインバッファ上
のZ値及びZRバッファ上の最小値、最大値を更新す
る。
【0028】上記(3)の場合は、図2(C)に示すよ
うになる。従って、この場合には、通常のZバッファ法
と同様に、ZメインバッファのZ値を参照し、参照結果
に基づいて描画処理を行う。そして、描画処理を施した
ピクセルについて、Zメインバッファ上のZ値及びZR
バッファ上の最小値、最大値を更新する。
【0029】ZRバッファはブロック毎に最小値、最大
値を格納すればよいので小容量のメモリで構成できる。
このため、ZRバッファは、参照処理等を行うデバイス
(IC)に内蔵することができる。この結果、ZRバッ
ファの入出力ポートを多ポート化し、これらの各ポート
に参照処理手段を接続すれば、上記の参照処理を並列化
することができる。これにより処理の高速化を図れる。
【0030】なお、以上の説明では、描画処理をポリゴ
ン毎に行う場合について説明した。しかし、本発明はこ
れに限らず、例えばスキャンラインアルゴリズム等を用
いてポリゴンとは無関係にピクセル毎に描画処理を行う
場合にも適用できる。この場合には、描画処理を行うピ
クセルのZ値(奥行き情報)をZPIXとした場合に、
ZPIXとZMAXRとを比較し、ZPIXとZMIN
Rとを比較する。この比較結果は以下の3通りに分類で
きる。 (4)ZPIX≧ZMAXR(あるいはZPIX>ZM
AXR)の場合 (5)ZPIX≦ZMINR(あるいはZPIX<ZM
INR)の場合 (6)上記(4)、(5)のいずれにも該当しない場合 上記(4)の場合は、該ピクセルは描画処理が不必要な
ピクセルであることが判明するため、Zメインバッファ
のZ値を参照する処理、参照結果に基づいてピクセルを
描画する処理を省略する。
【0031】上記(5)の場合は、該ピクセルは描画処
理が必要なピクセルであることが判明するため、Zメイ
ンバッファのZ値を参照することなく、このピクセルに
ついての描画処理を行う。そして、該ピクセルについ
て、Zメインバッファ上のZ値及びZRバッファ上の最
小値、最大値を更新する。
【0032】上記(6)の場合は、通常のZバッファ法
と同様に、ZメインバッファのZ値を参照し、参照結果
に基づいて描画処理を行う。そして、該ピクセルについ
て、Zメインバッファ上のZ値及びZRバッファ上の最
小値、最大値を更新する。
【0033】ポリゴン毎に処理を行う場合には、例えば
上記(1)の時にZRバッファを1回参照するだけでポ
リゴン内の全てのピクセルについての描画処理を省略す
ることが可能となる。従って、処理を非常に高速化でき
る。これに対して、ピクセル毎に処理では、ポリゴン毎
の場合ほどには処理を高速化できない。しかしながら、
ピクセル毎に処理する場合にも、メモリ容量が大きく外
部メモリとして存在するZメインバッファの参照処理が
不必要になるため、この意味において従来のZバッファ
法よりも処理の高速化を図れる。
【0034】次に、本発明により描画処理が如何に高速
化されるかについて説明する。
【0035】従来のZバッファ法においては、Z値の参
照処理(読み出し及び比較処理)は描画すべき全てのピ
クセルに対して行わなければならない。従って、描画す
べき図形(ポリゴン等)が例えば1ブロック(K×Lピ
クセル)分程度の大きさを持つと仮定すると、K×L回
の参照処理が必要になる。これに対して、本発明では、
上記(1)、(2)(または(4)、(5))の場合、
ZRバッファを2回参照すれば足りる。例えば、K=1
6、L=16の場合には、従来のZバッファではK×L
=256回の参照処理が必要であったが、本発明では2
回で済み、処理量は2/(K×L)=1/128倍にな
る。また、上記(3)(または(6))の場合には、従
来のZバッファと同等の処理速度になるが、これについ
も適当な高速化手法と組み合わせることで、高速化を図
れる。このような高速化手法としては、 (7)Zメインバッファの一部の奥行き情報(少なくと
も1ブロック分の奥行き情報)を、高速のキャッシュメ
モリ(以下、ZCバッファと呼ぶ)に格納して高速化す
る手法 (8)少なくとも1ブロック分の奥行き情報を、DRA
M等で構成されるZメインバッファの1行アドレス分の
データとして格納し、DRAM等の高速ページモードを
利用して高速化する手法などが考えられる。
【0036】実際の使用時にどの程度の高速化を図れる
かは、K、L、M、Nの値、描画状況によってかなり変
化する。(1)、(2)(または(4)、(5))の状
態では大きく高速化を図れるが、(3)(または
(6))の状態になった場合にはあまり高速化を図れな
い。この場合には、上記(7)、(8)の手法で高速化
を図ればよい。
【0037】2.第1の実施例 図3、図4には、本発明の第1の実施例の構成を表すブ
ロック図が示される。第1の実施例は、操作部12、仮
想3次元空間演算部100、画像供給部210、画像合
成部230、ディスプレイ10を含む。また、図4に示
すように画像合成部230は、描画処理部232、ZR
バッファ234、Zメインバッファ236、フレームバ
ッファ238、パレット回路240を含む。
【0038】操作部12には、例えばレーシングカーゲ
ームに適用した場合を例にとれば、レーシングカーを運
転するためのハンドル、アクセル等が含まれ、これによ
り操作情報が入力される。
【0039】仮想3次元空間演算部100では、仮想3
次元空間における複数の表示物、例えばレーシングカ
ー、コース、ビル等の位置、方向等を設定する演算が行
われる。この演算は、操作部12からの操作情報や、処
理部102に記憶されるゲームプログラム、あらかじめ
設定記憶されているマップ情報等に基づいて行われる。
画像供給部210では、仮想3次元空間演算部100で
設定された表示物の位置、方向等の情報、及びオブジェ
クト画像情報記憶部212から読み出されたオブジェク
ト画像情報に基づいて、各種の3次元演算処理が行われ
る。即ち、まず、図5に示すように、レーシングカー、
コース等を表すオブジェクト300、333、334に
ついて、それを構成するポリゴンをワールド座標系(絶
対座標系)(XW、YW、ZW)で表現される仮想3次元
空間上に配置するための演算処理が行われる。次に、座
標変換部214により、これらの各オブジェクトについ
て、それを構成するポリゴンをプレーヤ302の視点位
置等を原点とする視点座標系(Xv、Yv、Zv)へ座
標変換する処理が行われる。その後、クリッピング処理
部216により、いわゆるクリッピング処理が行われ、
次に、透視投影変換部218により、スクリーン座標系
(XS、YS)への透視投影変換処理が行われる。
【0040】図4に示す画像合成部230では、画像供
給部210において得られたポリゴン情報(ポリゴンの
頂点座標、頂点テクスチャ座標、頂点輝度情報等)、ア
トリビュート情報(ポリゴン内において共通の情報)等
から、ポリゴン内の全てのピクセルを描画する処理が行
われる。この描画処理は、ピクセル描画部250と描画
判断部252とを含む描画処理部232により行われ
る。描画処理部232により求められたカラー情報、輝
度情報等はフレームバッファ238に格納され、パレッ
ト回路240を介してディスプレイ10に出力される。
なお、テクスチャマッピング手法を採用する場合には、
描画処理部232とフレームバッファ238との間、あ
るいは、フレームバッファ238とパレット回路240
との間にテクスチャ情報記憶手段を別に設ける必要があ
る。
【0041】次に、本実施例の動作について説明する。
まず、画像供給部210からのポリゴン情報等は、ピク
セル描画部250及び描画判断部252の両方に同時に
入力される。このポリゴン情報等に基づき、ピクセル描
画部250は、描画するピクセルを決定し、そのピクセ
ルのZ値と、そのピクセルの場所を表す情報であるX、
Y座標を描画判断部252に出力し、参照(読み出し及
び比較)要求を行う。この時、描画判断部252は、画
像供給部210から入力されるポリゴン情報等に基づい
て、ZRバッファ234、Zメインバッファ236のど
ちらが必要になるかをあらかじめ決めておく。そして、
ピクセル描画部250からの参照要求に対して、すぐに
ピクセル描画部250に参照結果を返せるように用意し
ておく。即ち、描画判断部252では、ポリゴン情報等
が入力された段階で、ZMIN、ZMAXを求めると共
に、ZRバッファ234からZMINR、ZMAXRを
読み出し、ZMINとZMAXR、ZMAXとZMIN
Rとの比較処理を済ましておく。なお、この場合、図6
において、ポリゴンのZ値の最小値、最大値としては、
ブロック領域400との位置関係を考慮せずにポリゴン
402の最小値、最大値ZMIN、ZMAXを用いても
よい。また、ポリゴン402とブロック領域400との
位置関係を考慮して、ブロック領域400により切り取
られた場合のポリゴン402の最小値、最大値ZMI
N’、ZMAX’を用いてもよい。
【0042】ZRバッファ234への参照処理により、
Zメインバッファ236のZ値を参照する必要があると
判断された場合には、描画判断部252はZメインバッ
ファ236からZ値を読み出す処理を済ましておく。
【0043】以上により、ピクセル描画部250は、Z
値、X、Y座標を描画判断部252出力し参照要求を行
うだけでよく、描画判断部252の参照処理が完了して
いるか否かを意識する必要がなくなる。そして、描画判
断部252において既にZ値の比較が可能な状態になっ
ている場合、即ち、ZRバッファ234に対する参照処
理により描画処理が必要ないと判断された場合、及び、
Zメインバッファ236から必要なZ値が読み出されて
いる場合には、ピクセル描画部250はすみやかに参照
結果を得ることができる。これにより、フレームバッフ
ァ238への画像情報の書き込みが可能となり、処理の
高速化を図ることができる。
【0044】一方、描画判断部252においてZ値の比
較がまだ可能な状態になっていない場合、描画判断部2
52はピクセル描画部250に対して処理のウェイトを
かける。これにより、処理は低速化するが正確な処理動
作が保証される。
【0045】なお、描画判断部252に対しては、必ず
しもポリゴン情報を入力する必要はないが、このように
ポリゴン情報を入力しておくことで、入力される参照要
求に対して参照結果を返す処理が高速化される。また、
ピクセル描画部250と描画判断部252とを分ける図
4の構成の利点は、ZRバッファ234、Zメインバッ
ファ236の容量、アクセスタイミング等が変化した場
合にも、ピクセル描画部250の構成を変更する必要が
ない点である。
【0046】また、本実施例では、Zメインバッファ2
36は大きなメモリ容量が必要なため、描画処理部23
2等を構成するデバイスの外に外部メモリとして設けら
れる。一方、ZRバッファ234は、少ないメモリ容量
で足りるためデバイスに内蔵することができる。このた
め、ZRバッファ234に対しては高速にアクセスでき
るため、全ての場合においてZメインバッファ236に
アクセスしなければならなかった従来のZバッファ手法
に比べて処理の高速化を図れる。また、ZRバッファ2
34をデバイスに内蔵できると、前述のピン数の物理的
な制約等を受けずに済むため、図7に示すように、ZR
バッファ234の入出力ポートを多ポート化し、各ポー
トに描画処理部232ー1〜232ー4を接続する構成とす
ることが可能となる。これにより描画処理部の処理を並
列化することができ、更なる高速化を図ることができ
る。
【0047】3.第2の実施例 図8には、本発明の第2の実施例のブロック図が示され
る。第1の実施例と異なるのは、キャッシュメモリであ
るZCバッファ237が新たに設けられている点であ
る。このZCバッファ237には、Zメインバッファ2
36の少なくとも1ブロック分、好ましくは複数ブロッ
ク分の奥行き情報が格納されている。そして、上述の
(3)(又は(6))に該当する場合、即ちZメインバ
ッファ236に格納される奥行き情報を参照する必要が
ある場合には、描画判断部252は、まずZCバッファ
237を参照する。そして、ZCバッファ237に参照
すべき奥行き情報が存在する場合にはZCバッファ23
7から奥行き情報を読み出し、参照すべき奥行き情報が
存在しない場合に、初めて、Zメインバッファ236に
アクセスすることになる。
【0048】ZCバッファ237は、少ないメモリ容量
で足りるため描画処理等を行うデバイスに内蔵できる。
従って、ZCバッファ237に対するアクセスはZメイ
ンバッファ236に対するアクセスよりも高速化でき、
これにより上述の(3)((6))に該当する場合の処
理速度の低下を抑えることができる。また、ZCバッフ
ァ237は、デバイスに内蔵できるため、図7と同様に
ZCバッファ237についても多ポート化し、複数の描
画処理部232ー1〜2232-4を接続することで、ZC
バッファ237からの参照処理も並列化することができ
る。
【0049】また、ZCバッファ237には少なくとも
1ブロック分の奥行き情報が格納されている。従って、
描画判断部252は、ポリゴン情報とZRバッファ23
4に格納されるZMINR、ZMAXRとに基づいて上
述の(3)((6))に該当すると判断した場合には、
その後は、ZCバッファ237の奥行き情報のみを参照
すればよいことになる。これにより、処理の簡易化、高
速化を図ることができる。このように、ZRバッファ2
34の少なくとも1ブロック分に対応する奥行き情報
を、ZCバッファ237に格納する本実施例の構成は、
キャッシュ機能を有するメモリとの単なる組み合わせ以
上の特有の効果を有する。
【0050】4.第3の実施例 第3の実施例は、DRAM等のページモード機能を利用
して高速化を図る実施例である。例えば、Zメインバッ
ファ236を、図9(A)に示すように4×4=16ピ
クセルから成るM×Nの領域に分割した場合を考える。
この場合、何も工夫せずに通常通りにZメインバッファ
236の内容をDRAM等に格納すると、図9(B)に
示すようなアドレス配置でデータ(奥行き情報)が格納
されることになる。このようなアドレス配置で奥行き情
報を格納すると、例えばaのブロックの奥行き情報を読
み出す場合には、まず1行目のアドレスをセレクトして
a1〜a4を読み出し、次に2行目目のアドレスを選択
しa5〜a8を読み出すというように、行アドレスを順
次インクリメントする作業が必要となる。これはメモリ
への読み出し・書き込み処理の高速化を妨げる。そこ
で、本第3の実施例では、図9(C)に示すように、例
えばaのブロックの奥行き情報をZメインバッファ23
6の1行目のアドレスに、bのブロックの奥行き情報を
2行目のアドレスに、cのブロックの奥行き情報を3行
目のアドレスにというように格納する。もちろん、1行
目のアドレスに複数ブロック分の奥行き情報を格納して
もよい(例えばa、b、cのブロックの奥行き情報を1
行目のアドレスに格納する)。
【0051】そして、本第3の実施例では、Zメインバ
ッファ236は、ページモード機能を有するDRAM等
により構成される。このページモードでは、図9(D)
に示すように、列アドレスはCAS信号に同期して変更
され、行アドレスはRAS信号に同期して変更される。
従って、同一の行アドレスに属するデータはCAS信号
のみを制御するだけで高速に読み出し・書き込むことが
できる。本実施例では、1つの行アドレスに少なくとも
1ブロック分の奥行き情報が格納されている。従って、
1つのブロックの奥行き情報を参照している間は、CA
S信号を制御するのみで奥行き情報を読み出し・書き込
むことができ、これにより、奥行き情報の高速な読み出
し・書き込みが可能となる。そして、このCAS信号の
制御は描画判断部252により行われる。
【0052】このように、ZRバッファ234の少なく
とも1ブロック分に対応する奥行き情報を、Zメインバ
ッファ236の1行アドレス分のデータとして格納する
と共にページモードの高速性を利用する本実施例の構成
は、ページモード機能を有するメモリとの単なる組み合
わせ以上の特有の効果を有する。
【0053】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。
【0054】例えば、上記実施例では、ポリゴン毎に描
画処理を行う場合について主に説明したが、本発明はこ
れに限らず、スキャンラインアルゴリズム等を用いてポ
リゴンに無関係にピクセル毎に処理を行う場合にも適用
できる。
【0055】また、上記実施例では、視点から遠いほど
奥行き情報が大きくなるとして説明を行ったが、視点か
ら遠いほど奥行き情報が小さくなる場合も当然に本発明
の均等な範囲に含まれる。
【0056】また、描画処理部の構成、画像合成部の構
成、画像合成装置の全体構成も、上記実施例で説明した
ものに限らず種々の構成を採用できる。
【0057】また、本発明の画像合成装置、画像合成方
法は、業務用のゲーム機、家庭用のゲーム装置、フライ
トシミュレータ、教習所等で使用されるドライビングシ
ミュレータ等の種々のものに適用できる。特に、本発明
の原理は、家庭用ゲーム装置、パーソナルコンピュータ
に使用されるゲームカートリッジ、CD−ROM、フロ
ッピーディスクに格納されるゲームプログラムのアルゴ
リズム等にも当然に適用できる。更に、多数のプレーヤ
が参加する大型アトラクション型のゲーム装置、シミュ
レーション装置にも適用できる。
【0058】また、ゲーム装置に適用する場合には、レ
ーシングカーゲーム、対戦ゲーム、ロールプレイングゲ
ーム、3次元的にマップが形成された宇宙船ゲーム等の
種々のゲーム装置に本発明は適用できる。
【0059】また、本発明において画像合成部、描画処
理部等で行われる演算処理は、専用の画像合成デバイス
を用いて処理してもよいし、汎用のマイクロコンピュー
タ、DSP等を利用してソフトウェア的に処理してもよ
い。
【0060】
【発明の効果】本発明によれば、参照処理の回数を例え
ば2/(K×L)倍程度とすることができ、従来のZバ
ッファ法に比べて処理を格段に高速化できる。また、本
発明によれば、ZRバッファを多ポート化し、描画処理
を並列化することも可能となる。
【0061】また、本発明によれば、大きなメモリ容量
を持つZメインバッファへのアクセスが必要なくなり、
従来のZバッファ法に比べて処理を格段に高速化でき
る。また、ZRバッファを多ポート化し、描画処理を並
列化することも可能となる。
【0062】また、本発明によれば、キャッシュメモリ
であるZCバッファを利用することで処理の高速化が図
られる。また、ZRバッファのみならずZCバッファに
ついても多ポート化し、描画処理を並列化することが可
能となる。そして、ZRバッファの少なくとも1ブロッ
ク分に対応する奥行き情報をZCバッファに格納する本
発明の構成は、キャッシュ機能を有するメモリとの単な
る組み合わせ以上の特有の効果を有するものである。
【0063】また、本発明によれば、メモリのページモ
ード機能を利用することで処理の高速化が図られる。そ
して、ZRバッファの少なくとも1ブロック分に対応す
る奥行き情報を、Zメインバッファの1行アドレス分の
データとして格納すると共にページモードの高速性を利
用する本発明の構成は、ページモード機能を有するメモ
リとの単なる組み合わせ以上の特有の効果を有するもの
である。
【0064】
【図面の簡単な説明】
【図1】本発明の原理を説明するための図である。
【図2】図2(A)〜(C)は、ZMIN、ZMAX、
ZMINR、ZMAXRの関係を示す図である。
【図3】本発明の第1の実施例を示すブロック図であ
る。
【図4】本発明の第1の実施例の画像合成部の詳細を示
すブロック図である。
【図5】本実施例における3次元演算処理について説明
するための図である。
【図6】ポリゴンのZ値の最小値、最大値の決め方につ
いて説明する図である。
【図7】ZRバッファを多ポート化し並列処理を行う場
合の例を示す図である。
【図8】本発明の第2の実施例を示すブロック図であ
る。
【図9】図9(A)〜(D)は、本発明の第3の実施例
を説明するための図である。
【図10】従来例の構成の一例を示すブロック図であ
る。
【図11】図11(A)、(B)は、Zバッファ法につ
いて説明するための図である。
【符号の説明】
10 ディスプレイ 12 操作部 100 仮想3次元空間演算部 102 処理部 210 画像供給部 212 オブジェクト画像情報記憶部 214 座標変換部 216 クリッピング処理部 218 透視投影変換部 230 画像合成部 232 描画処理部 234 ZRバッファ 236 Zメインバッファ 237 ZCバッファ 238 フレームバッファ 240 パレット回路 250 ピクセル描画部 252 描画判断部

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 視点からの距離を表す奥行き情報を表示
    画面上の各ピクセルに対応づけて格納するZメインバッ
    ファの該奥行き情報を参照しながら描画処理を行う画像
    合成装置であって、 前記Zメインバッファを1ブロックがK×Lピクセルか
    ら成るM×Nの領域に分割した場合において、領域内に
    おける前記奥行き情報の最小値ZMINR及び最大値Z
    MAXRを各領域に対応づけて格納するZRバッファ
    と、 表示物をポリゴンの集合により表現し、該ポリゴンある
    いは前記領域により切り取られるポリゴンの奥行き情報
    の最小値あるいは該最小値よりも小さい値をZMINと
    表し、該ポリゴンあるいは前記領域により切り取られる
    ポリゴンの奥行き情報の最大値あるいは該最大値よりも
    大きい値をZMAXと表した場合に、ZMIN≧ZMA
    XR(あるいはZMIN>ZMAXR)の場合には前記
    Zメインバッファに格納される前記奥行き情報を参照す
    る処理及び該ポリゴンに対する描画処理を省略し、ZM
    AX≦ZMINR(あるいはZMAX<ZMINR)の
    場合には前記Zメインバッファに格納される前記奥行き
    情報を参照することなく該ポリゴンに対する描画処理を
    行う描画処理手段と、 を含むことを特徴とする画像合成装置。
  2. 【請求項2】 視点からの距離を表す奥行き情報を表示
    画面上の各ピクセルに対応づけて格納するZメインバッ
    ファの該奥行き情報を参照しながら描画処理を行う画像
    合成装置であって、 前記Zメインバッファを1ブロックがK×Lピクセルか
    ら成るM×Nの領域に分割した場合において、領域内に
    おける前記奥行き情報の最小値ZMINR及び最大値Z
    MAXRを各領域に対応づけて格納するZRバッファ
    と、 描画処理を行うピクセルの奥行き情報をZPIXと表し
    た場合に、ZPIX≧ZMAXR(あるいはZPIX>
    ZMAXR)の場合には前記Zメインバッファに格納さ
    れる前記奥行き情報を参照する処理及び該ピクセルに対
    する描画処理を省略し、ZPIX≦ZMINR(あるい
    はZPIX<ZMINR)の場合には前記Zメインバッ
    ファに格納される前記奥行き情報を参照することなく該
    ピクセルに対する描画処理を行う描画処理手段と、 を含むことを特徴とする画像合成装置。
  3. 【請求項3】 請求項1又は2のいずれかにおいて、 前記Zメインバッファの少なくとも前記1ブロック分の
    奥行き情報を格納するZCバッファを含み、 前記描画処理手段が、前記Zメインバッファに格納され
    る奥行き情報を参照する場合において該奥行き情報が前
    記ZCバッファに格納されている場合には、前記ZCバ
    ッファに格納される奥行き情報を参照して前記描画処理
    を行うことを特徴とする画像合成装置。
  4. 【請求項4】 請求項1又は2のいずれかにおいて、 前記ZメインバッファがCAS信号に同期して列アドレ
    スが変更されRAS信号に同期して行アドレスが変更さ
    れるメモリにより構成され、 少なくとも前記1ブロック分の奥行き情報が1行アドレ
    ス分のデータとして前記メモリに格納され、 前記描画処理手段が、前記CAS信号を制御することで
    前記Zメインバッファに格納される奥行き情報の参照処
    理を行うことを特徴とする画像合成装置。
  5. 【請求項5】 視点からの距離を表す奥行き情報を表示
    画面上の各ピクセルに対応づけて格納するZメインバッ
    ファの該奥行き情報を参照しながら描画処理を行う画像
    合成方法であって、 前記Zメインバッファを1ブロックがK×Lピクセルか
    ら成るM×Nの領域に分割し、領域内における前記奥行
    き情報の最小値ZMINR及び最大値ZMAXRを各領
    域に対応づけてZRバッファに格納し、 表示物をポリゴンの集合により表現し、該ポリゴンある
    いは前記領域により切り取られるポリゴンの奥行き情報
    の最小値あるいは該最小値よりも小さい値をZMINと
    表し、該ポリゴンあるいは前記領域により切り取られる
    ポリゴンの奥行き情報の最大値あるいは該最大値よりも
    大きい値をZMAXと表し、ZMIN≧ZMAXR(あ
    るいはZMIN>ZMAXR)の場合には前記Zメイン
    バッファに格納される前記奥行き情報を参照する処理及
    び該ポリゴンに対する描画処理を省略し、ZMAX≦Z
    MINR(あるいはZMAX<ZMINR)の場合には
    前記Zメインバッファに格納される前記奥行き情報を参
    照することなく該ポリゴンに対する描画処理を行うこと
    を特徴とする画像合成方法。
  6. 【請求項6】 視点からの距離を表す奥行き情報を表示
    画面上の各ピクセルに対応づけて格納するZメインバッ
    ファの該奥行き情報を参照しながら描画処理を行う画像
    合成方法であって、 前記Zメインバッファを1ブロックがK×Lピクセルか
    ら成るM×Nの領域に分割し、領域内における前記奥行
    き情報の最小値ZMINR及び最大値ZMAXRを各領
    域に対応づけてZRバッファに格納し、 描画処理を行うピクセルの奥行き情報をZPIXと表
    し、ZPIX≧ZMAXR(あるいはZPIX>ZMA
    XR)の場合には前記Zメインバッファに格納される前
    記奥行き情報を参照する処理及び該ピクセルに対する描
    画処理を省略し、ZPIX≦ZMINR(あるいはZP
    IX<ZMINR)の場合には前記Zメインバッファに
    格納される前記奥行き情報を参照することなく該ピクセ
    ルに対する描画処理を行うことを特徴とする画像合成方
    法。
JP6321520A 1994-11-30 1994-11-30 画像合成装置及び画像合成方法 Expired - Lifetime JP2763499B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6321520A JP2763499B2 (ja) 1994-11-30 1994-11-30 画像合成装置及び画像合成方法
US08/682,592 US6037946A (en) 1994-11-30 1995-11-30 Image synthesis apparatus and image synthesis method
PCT/JP1995/002443 WO1996017325A1 (fr) 1994-11-30 1995-11-30 Appareil et procede de synthese d'images
GB9616015A GB2301513B (en) 1994-11-30 1995-11-30 Image Synthesis Apparatus and Image Synthesis Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6321520A JP2763499B2 (ja) 1994-11-30 1994-11-30 画像合成装置及び画像合成方法

Publications (2)

Publication Number Publication Date
JPH08161526A JPH08161526A (ja) 1996-06-21
JP2763499B2 true JP2763499B2 (ja) 1998-06-11

Family

ID=18133493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6321520A Expired - Lifetime JP2763499B2 (ja) 1994-11-30 1994-11-30 画像合成装置及び画像合成方法

Country Status (4)

Country Link
US (1) US6037946A (ja)
JP (1) JP2763499B2 (ja)
GB (1) GB2301513B (ja)
WO (1) WO1996017325A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720964B1 (en) 1998-08-27 2004-04-13 Ati International Srl Method and apparatus for processing portions of primitives that are being rendered
US6492987B1 (en) * 1998-08-27 2002-12-10 Ati Technologies, Inc. Method and apparatus for processing object elements that are being rendered
WO2000014683A1 (fr) * 1998-09-07 2000-03-16 Mitsubishi Denki Kabushiki Kaisha Circuit integre a semi-conducteurs
JP4240343B2 (ja) 1998-12-19 2009-03-18 株式会社セガ 画像生成装置および画像生成方法
US6473082B1 (en) * 1999-05-18 2002-10-29 S3 Graphics Co., Ltd. System and method for implementing a two-layer z-range buffer
KR100381817B1 (ko) * 1999-11-17 2003-04-26 한국과학기술원 제트버퍼를 이용한 입체영상 생성방법 및 기록매체
DE60043142D1 (de) * 1999-12-09 2009-11-26 Ati Int Srl Verfahren und Vorrichtung für die Verarbeitung der Teile von Primitiven die dargestellt werden
GB2378108B (en) * 2001-07-24 2005-08-17 Imagination Tech Ltd Three dimensional graphics system
US6762758B2 (en) * 2001-08-23 2004-07-13 Ati Technologies Inc. System, method, and apparatus for compression of video data using offset values
JP3794681B2 (ja) 2001-11-29 2006-07-05 株式会社スクウェア・エニックス ビデオゲーム処理方法及びビデオゲーム処理装置及びビデオゲームのプログラム及びビデオゲームのプログラムを記録した記録媒体
US7120311B2 (en) * 2002-06-28 2006-10-10 Microsoft Corporation Systems and methods for providing forward mapping with visibility for and resolution of accumulated samples
JP4696067B2 (ja) 2004-07-23 2011-06-08 パナソニック株式会社 3次元形状描画装置及び3次元形状描画方法
EP1659538B1 (en) * 2004-11-19 2008-01-09 Telefonaktiebolaget LM Ericsson (publ) Method and device for rendering three-dimensional graphics
JP4284285B2 (ja) * 2005-02-24 2009-06-24 株式会社東芝 画像処理装置、画像処理方法および画像処理プログラム
JP4438733B2 (ja) * 2005-10-26 2010-03-24 ソニー株式会社 電子機器および電子機器制御方法
US8035648B1 (en) * 2006-05-19 2011-10-11 Nvidia Corporation Runahead execution for graphics processing units
CN101501732A (zh) * 2006-09-13 2009-08-05 松下电器产业株式会社 图像处理装置、图像处理用集成电路、图像处理系统、输入汇编装置、输入汇编用集成电路
KR100793990B1 (ko) * 2006-09-18 2008-01-16 삼성전자주식회사 타일 기반 3차원 렌더링에서의 조기 z 테스트 방법 및시스템
KR100818286B1 (ko) * 2006-11-23 2008-04-01 삼성전자주식회사 안개 효과를 고려하여 3차원 그래픽스 데이터를 렌더링하는방법 및 장치
GB2487421A (en) 2011-01-21 2012-07-25 Imagination Tech Ltd Tile Based Depth Buffer Compression
US9095772B2 (en) 2012-02-07 2015-08-04 Empire Technology Development Llc Online gaming
US9875105B2 (en) 2012-05-03 2018-01-23 Nvidia Corporation Checkpointed buffer for re-entry from runahead
US10001996B2 (en) 2012-10-26 2018-06-19 Nvidia Corporation Selective poisoning of data during runahead
US9740553B2 (en) 2012-11-14 2017-08-22 Nvidia Corporation Managing potentially invalid results during runahead
US9632976B2 (en) 2012-12-07 2017-04-25 Nvidia Corporation Lazy runahead operation for a microprocessor
US9823931B2 (en) 2012-12-28 2017-11-21 Nvidia Corporation Queued instruction re-dispatch after runahead
US9582280B2 (en) 2013-07-18 2017-02-28 Nvidia Corporation Branching to alternate code based on runahead determination

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958302A (en) * 1987-08-18 1990-09-18 Hewlett-Packard Company Graphics frame buffer with pixel serializing group rotator
US4991110A (en) * 1988-09-13 1991-02-05 Silicon Graphics, Inc. Graphics processor with staggered memory timing
JPH02171971A (ja) * 1988-12-26 1990-07-03 Toshiba Corp 三次元図形表示装置
JPH0325589A (ja) * 1989-06-23 1991-02-04 Nec Corp メモリカードの誤消去・書込防止システム
JPH03201082A (ja) * 1989-12-27 1991-09-02 Daikin Ind Ltd プルーニング方法およびその装置
JPH03255589A (ja) * 1990-03-05 1991-11-14 Nec Corp Zバッファキャッシュ方式
US5299298A (en) * 1991-02-28 1994-03-29 Hewlett-Packard Company Accelerated shadow testing method for three dimensional graphics rendering system
JPH05159071A (ja) * 1991-12-06 1993-06-25 Nec Corp 三次元直線描画処理装置
GB2267203B (en) * 1992-05-15 1997-03-19 Fujitsu Ltd Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping
JP3151079B2 (ja) * 1993-04-05 2001-04-03 日本電信電話株式会社 アニメーションのエイリアシング除去方法
US5509110A (en) * 1993-04-26 1996-04-16 Loral Aerospace Corporation Method for tree-structured hierarchical occlusion in image generators
US5579455A (en) * 1993-07-30 1996-11-26 Apple Computer, Inc. Rendering of 3D scenes on a display using hierarchical z-buffer visibility
JP3037865B2 (ja) * 1994-04-01 2000-05-08 シャープ株式会社 3次元スプライト描画装置

Also Published As

Publication number Publication date
GB2301513A (en) 1996-12-04
WO1996017325A1 (fr) 1996-06-06
GB2301513B (en) 1999-03-03
GB9616015D0 (en) 1996-09-11
US6037946A (en) 2000-03-14
JPH08161526A (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
JP2763499B2 (ja) 画像合成装置及び画像合成方法
EP0870282B1 (en) Method for a span and subspan sorting rendering system
JP3138173B2 (ja) グラフィックス用フレームメモリ装置
JP3645024B2 (ja) 描画装置及び描画方法
JPH09212661A (ja) 画像生成装置
JPH1166340A (ja) 画像処理装置、画像処理方法及び画像処理プログラムを記録した記録媒体
JPH11259671A (ja) 画像表示方法及びそれを実行する画像表示装置
JP2882465B2 (ja) 画像生成方法およびその装置
JPH06175646A (ja) グラフィックス・システム用フレーム・バッファおよびラスタ・プロセッサならびにピクセル変数のバッファリング方法
JP2000011204A (ja) 画像処理方法及び画像処理プログラムを記録した記録媒体
US6339430B1 (en) Video game machine and method for changing texture of models
EP1312047B1 (en) Apparatus and method for rendering antialiased image
JP2001188920A (ja) ビデオゲーム用のプログラムを記録したコンピュータ読み取り可能な記録媒体、ビデオゲームにおけるオブジェクト描画方法及びビデオゲーム装置
JP2000067264A (ja) カラ―及びzバッファを用いて表現するときのペ―ジ落ちを減少させるフレ―ムバッファメモリ―システム
JPH0927045A (ja) 画像処理装置
US6992673B2 (en) Memory access device, semiconductor device, memory access method, computer program and recording medium
US6677955B1 (en) Image processing method and image processing apparatus
EP0670560B1 (en) A method for sorting polygon data, a video game machine employing the same and acomputer program performing the method
JP3642593B2 (ja) 画像合成装置及び画像合成方法
JP3971448B2 (ja) 描画装置及び描画方法
JPH11203486A (ja) 半透明オブジェクトの表示方法及び、これを用いる画像表示装置
JP2002298152A (ja) 画像の描画方法及びそれに用いるプログラム
JP2776793B2 (ja) 画像表示方法およびその表示装置
JP3195402B2 (ja) データ整列方法及び装置
JP2830765B2 (ja) ポリゴンデータのソート方法及びこれを用いたゲーム装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080327

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100327

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110327

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term