JP2830765B2

JP2830765B2 - ポリゴンデータのソート方法及びこれを用いたゲーム装置

Info

Publication number: JP2830765B2
Application number: JP7034820A
Authority: JP
Inventors: 祐介清水
Original assignee: Sega Enterprises Ltd
Current assignee: Sega Corp
Priority date: 1994-03-01
Filing date: 1995-02-23
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH07296186A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ポリゴンデータのソー
ト方法及びこれを用いたゲーム装置に関し、特に、ポリ
ゴンデータ保存のためのメモリ領域が少なくてすみ、同
時に高速なポリゴンデータのソートを可能とする方法及
びこれを用いたゲーム装置に関する。

【０００２】

【従来の技術】近年のゲーム装置は、より現実感を与え
るために三次元座標で表される図形を多角形のポリゴン
の集積と考え、各々のポリゴンの三次元座標をＣＲＴ等
の二次元表示平面を有する表示素子の座標に変換して表
示している。

【０００３】かかるゲーム装置において、ポリゴンを表
示する際には、画面の奥行き方向の距離を考慮してフレ
ームバッファメモリへの描画の順序を決定しなければな
らない。即ち、各々のポリゴンデータをメモリに登録
し、描画の際にソートして画面奥行き方向の距離が大き
い順に読出し、フレームバッファメモリに描画すること
が必要である。

【０００４】このような目的のために従来の一般的なソ
ート方法としてＱｕｉｃｋ−Ｓｏｒｔ法等が用いられて
いる。この一般的なソート方法では全てのポリゴンが、
座標変換され、これをソートして表示画面の奥行き方向
の距離の順序に配列して記憶しておく方法である。

【０００５】

【発明が解決しようとする課題】かかる一般的な方法で
は、ソートのために全てのポリゴンに対し、座標変換し
た後、変換後のデータを一旦メモリに記憶しておくこと
が必要である。

【０００６】したがって、変換後のデータの記憶のため
に大きな容量のメモリ領域が別に必要となる。更に、変
換後のデータの全てを表示画面奥行き方向の距離の大き
い順にソートする手順が必要となる。このためソート処
理に時間が掛かるという問題があり、かかる一般式なソ
ート方法は、高速性を要求されるゲーム装置に用いるこ
とは適さない。

【０００７】また、ソートされたポリゴンデータを画面
奥行き方向の距離が小さい方から順に読み出し、フレー
ムバッファに描画する場合もデータのソートに関しては
事情は同様である。

【０００８】かかる点に鑑み、本発明は、メモリ使用量
を低減し、且つソート処理の時間を低減し得るポリゴン
データのソート方法及びこの方法を用いるゲーム装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明にしたがう基本的
なソート方法は、フレームバッファメモリにポリゴンを
描画する順序を決定するポリゴンデータのソート方法で
あって、第一の三次元座標上の座標値を含むポリゴンデ
ータをそれぞれ第一の三次元座標上の所定の点から各ポ
リゴンデータの座標値に応じた第一の三次元座標上の点
までの二点間の距離によってグループ化する第一のステ
ップと、第一のステップにより形成された各グループに
属するポリゴンデータに係るポリゴンの各グループ毎の
フレームバッファメモリに対する描画順序を二点間の距
離の大きいグループ順、又は小さいグループ順とする第
二のステップを有する。

【００１０】更に、具体的には前記グループ化されたポ
リゴンデータに係るポリゴンの各グループ内における前
記フレームバッファメモリに対する描画順序を各ポリゴ
ンデータがグループ化された順とする第三のステップを
有する。

【００１１】あるいは、前記第三のステップは、グルー
プ化されたポリゴンデータに係るポリゴンの各グループ
内における前記フレームバッファメモリに対する描画順
序を各ポリゴンデータがグループ化された順と逆の順と
するステップである。

【００１２】更に、具体的には前記第一の三次元座標上
の座標値を含む複数のポリゴンデータは、該第一の三次
元座標とは異なる第二の三次元座標上の座標値を含む複
数のポリゴンデータを座標変換して得られたポリゴンデ
ータである。

【００１３】更に、より具体的には、前記第一の三次元
座標上の所定の点は、第一の三次元座標上に仮想される
ゲーム遊戯者の視点である。

【００１４】更に、本発明にしたがうゲーム装置の基本
構成は、ゲームプログラムを実行するＣＰＵと、ビデオ
ＲＡＭと、フレームバッファメモリを有し、ＣＰＵは、
第一の三次元座標上の座標値を含むポリゴンデータをそ
れぞれ第一の三次元座標上の所定の点から各ポリゴンデ
ータの座標値に応じた第一の三次元座標上の点までの二
点間の距離によってグループ化し、ビデオＲＡＭは、グ
ループ化された各グループに属するポリゴンデータに係
るポリゴンを各グループ毎に、二点間の距離の大きいグ
ループ順、又は小さいグループ順にフレームバッファメ
モリに描画する。

【００１５】具体的には、更に、ワークＲＡＭを有し、
このワークＲＡＭは、前記グループ化されるポリゴンデ
ータのグループ毎に初めにグループ化されるポリゴンデ
ータの前記ビデオＲＡＭに記憶されるスタートアドレス
と最後にグループ化されるポリゴンデータの前記ビデオ
ＲＡＭに記憶されるエンドアドレスを登録するテーブル
を備え、ビデオＲＡＭは、ワークＲＡＭのテーブルを参
照して、ポリゴンデータ毎にリンクされる先のポリゴン
データの記憶されるアドレスを登録するコマンドテーブ
ルを有する。

【００１６】また更に具体的には、前記ワークＲＡＭの
テーブルに登録される一のグループに属するブロックの
ポリゴンデータのエンドアドレスと、この一のグループ
に属するブロックに対し、一つだけ前記二点間の距離が
短いグループに属するブロックのポリゴンデータのスタ
ートアドレスとをリンク接続するように前記ビデオＲＡ
Ｍのコマンドテーブルに登録する。

【００１７】

【作用】本発明では、第一の三次元座標上の座標値を含
むポリゴンデータをそれぞれ第一の三次元座標上の所定
の点から各ポリゴンデータの座標値に応じた第一の三次
元座標上の点までの二点間の距離によってグループ化す
る。

【００１８】更に、グループ化された各グループ毎のフ
レームバッファメモリに対する描画順序を二点間の距離
の大きいグループ順、又は小さいグループ順に行うよう
にしている。したがって、複数のポリゴンデータに対
し、個々にフレームバッファメモリに対する描画順序を
ソートする必要がない。これによりメモリ使用量を低減
し、且つソート処理の時間を低減が可能である。

【００１９】更に、本発明のゲーム装置の構成にしたが
うと、ビデオＲＡＭは、ワークＲＡＭのテーブルを参照
して、ポリゴンデータ毎にリンクされる先のポリゴンデ
ータの記憶されるアドレスを登録する。したがって、ビ
デオＲＡＭにポリゴンデータを記憶する他に、ポリゴン
データのグループ毎にスタートアドレスとエンドアドレ
スを登録するテーブルをワークＲＡＭに用意するだけで
よい。

【００２０】

【実施例】本発明の実施例を説明するに先立って、本発
明の正しい理解のために本発明の原理を図１に基づき説
明する。

【００２１】図１において、Ａ〜Ｅは、グループ化され
た複数のブロック（ＢＬＫ）である。No.1〜No.10 は、
表示されるポリゴンのデータであり、数字は、ゲームプ
ログラムから読出し処理されるデータの順序に対応して
いる。

【００２２】読出された各ポリゴンデータは、座標上の
所定の点から、各ポリゴンデータの座標の点までの二点
間の距離の大きさに応じてグループ化され、対応するブ
ロックＡ〜Ｅのいずれかに登録される。例えば、No.1、
No.3、No.10 のポリゴンデータは、ブロックＡのグルー
プに属するように登録される。

【００２３】このポリゴンのデータをグループ化し、対
応するブロックに登録する過程において、ブロック内で
グループ化し、登録する順序にリンク接続（Ｉ）の登録
が行われる。例えば、ブロックＡにおいては、ポリゴン
データNo.1→No.3→No.10 の順にリンク接続される。

【００２４】次いで、全てのポリゴンデータについて、
グループ化し、対応するブロックに登録する過程が終了
すると、各ブロック間のリンク接続（II）の登録が行わ
れる。

【００２５】図１に示すように、ブロックＥの最後に登
録したポリゴンデータNo.8は、ブロックＤの最初に登録
したポリゴンデータNo.6にリンクし、ブロックＤの最後
に登録したポリゴンデータNo.7は、ブロックＣのポリゴ
ンデータNo.2にリンクし、ブロックＣのポリゴンデータ
No.2は、ブロックＢの最初に登録したポリゴンデータN
o.4にリンクし、ブロックＢの最後に登録したデータNo.
9は、ブロックＡの最初に登録したポリゴンデータNo.1
にリンクするように登録される。

【００２６】このようにして全てのポリゴンデータのソ
ートを完了すると、ポリゴンデータはリンク接続の順に
読みだされ、フレームバッファメモリに描画される。

【００２７】図１においては、各ブロック間のリンク接
続（II）の登録は、ポリゴンデータの二点間の距離が大
きい順に行われる。従って、このリンク接続の順に読み
出され、フレームバッファに描画される場合は、描画順
序は前記二点間の距離の最も大きいグループ順となる。

【００２８】しかし、本発明は、フレームバッファへの
描画の順はこれに限られない。即ち、各ブロック間のリ
ンク接続（II）の順と反対に、即ち、座標上の所定の点
とポリゴンデータの座標との二点間の距離が最も小さい
順に読み出し、フレームバッファに描画することも可能
である。

【００２９】この場合は、先に描画した部分は、新たな
描画をする必要がなく、従って、フレームバッファへの
書き込み速度が向上する利点がある。

【００３０】図２は、上記原理にしたがう本発明の方法
を適用する実施例装置のブロック図である。図におい
て、１はＣＰＵであり、ＲＯＭ２に記憶されるゲームプ
ログラムを実行制御する。

【００３１】更にＣＰＵ１によって、後に説明する、例
えばワールド座標上で表現される三次元座標（本件出願
において、第二の三次元座標という）のポリゴンデータ
に対する他の三次元座標（本件出願において、第一の三
次元座標という）への変換及びソート処理が行われる。
尚、上記第一及び第二の三次元座標は、これに限られる
ものではなく、いずれも極座標、球座標であっても本発
明の適用において、制限されるものではない。

【００３２】ＲＯＭ２は、ゲーム実行のための制御プロ
グラムと、例えば第二の三次元座標で表現されるポリゴ
ンデータが記憶されている。

【００３３】ここで第二の三次元座標上では、各ポリゴ
ンを構成する頂点数分のＸＹＺ座標データ（即ち、実施
例としてポリゴンが４頂点を有する場合には、各ポリゴ
ンの４頂点分のＸＹＺ座標データである。）、色データ
（モノクロの場合は、輝度データのみでよい）及び例え
ば、遊戯者の視点等、任意に定められた所定の点を原点
とした前記第一の三次元座標であるＸ1 Ｙ1 Ｚ1 座標上
のデータに変換する時の変換式をつくるための座標変換
用のパラメータから構成されている。

【００３４】３は、ワークＲＡＭであり、ゲーム実行中
のデータを一時記憶する。また、後に説明する本発明方
法の実施のためのテーブル（以降ＢＬＫ−ＴＢＬとい
う）を備えている。

【００３５】４は、ジョイパッド等の入力装置であり、
スプライトの移動を制御する場合等において、必要なデ
ータを入力するためにゲームの遊戯者によって操作され
る。

【００３６】５は、ビデオＲＡＭであり、本発明の方法
により第一の三次元座標に座標変換されたポリゴンデー
タを記憶する。ここで、ビデオＲＡＭ５に記憶されるポ
リゴンデータは、表示すべきポリゴンの頂点数分のＸ1
Ｙ1 Ｚ1 座標データ、色データ（モノクロ表示では輝度
データのみでよい）である。また、後に説明する本発明
方法の実施のためのコマンドテーブルを備えている。

【００３７】６は、ビデオディスプレープロセッサ（Ｖ
ＤＰ）であり、フレームの切替えタイミング等で起動さ
れ、ビデオＲＡＭ５に記憶されたポリゴンデータを処理
して、フレームバッファメモリ（ＦＢ）７に一画面分の
ピクセルデータを描画する機能を有している。

【００３８】フレームバッファメモリ７は、二相面を有
し、一のメモリ面に描画記憶されている一画面分のピク
セルデータが順次読出されて表示素子９に表示される間
に、他のメモリ面に次の一画面分のピクセルデータが描
画記憶される。

【００３９】フレームバッファメモリ７に描画記憶され
ている一画面分のデータは、ピクセル（ドット）毎のデ
ータとして構成されている。

【００４０】８は、ビデオ信号発生回路であり、フレー
ムバッファメモリ７に書込記憶されているピクセル（ド
ット）データを読出し、ビデオ信号に変換する回路であ
る。ビデオ信号発生回路８からのビデオ信号は、ＣＲＴ
等の表示素子９に送られ表示される。

【００４１】ここで、ＣＲＴ等の二次元平面の表示素子
９に一表示画面を構成する複数のポリゴンを表示する場
合、第一の三次元座標の原点、例えば遊戯者の視点、か
らの距離が遠い位置にあるポリゴンから順にフレームバ
ッファメモリ７に重ね書き表示していくことが原則であ
る。これは、画面奥行き方向において、近くにあるポリ
ゴンが遠くにあるポリゴンに隠されてしまわないように
するためである。

【００４２】図３は、かかる表示のための本発明方法に
したがう実施例の動作フローである。先ず初期化（ステ
ップＳ１）により、第二の三次元座標上のポリゴンデー
タを変換パラメータによって、例えば遊戯者の視点を原
点とする第一の三次元座標に変換する座標演算やソート
動作、及びビデオＲＡＭ５を初期状態にリセットする。

【００４３】初期化の後、第二の三次元座標から第一の
三次元座標への座標変換を行う（ステップＳ２）。この
座標変換は、ＣＰＵ１の制御により、ゲームプログラム
に含まれる第二の三次元座標であるワールド座標等のポ
リゴンデータを、同様にゲームプログラムに含まれる変
換パラメータに基づき例えば遊戯者の視点を原点とする
第一の三次元座標のポリゴンデータに変換するものであ
る。

【００４４】次いでブロック判別が行われる（ステップ
Ｓ３）。このブロック判別（ステップＳ３）の内容は、
次の通りである。即ち、本発明では、第一の三次元座標
に変換されたポリゴンデータについて、例えばＺ1 軸方
向の距離によりグループ分けを行う。

【００４５】この時、ポリゴンの各頂点のＺ1 軸方向の
距離の平均値を採用するか、或いは代表、即ちＺ1 軸方
向の距離が最短である頂点の距離を採用する等の方法が
可能である。

【００４６】図４は、このグループ分けの一例であり、
Ｚ1 軸方向の距離に応じて、複数のブロック（グループ
Ａ〜Ｅ）に分けられる。即ち、Ｚ1 軸方向の距離０〜１
はグループＡ、距離１〜２はグループＢ、距離２〜３は
グループＣ、距離３〜４はグループＤ、そして距離４〜
５はグループＥに分けられる。

【００４７】図５は、距離データの一例であり、表示さ
れるポリゴンが１０個（No.1〜No.10 ）あるとして、そ
れぞれのＺ1 軸方向の距離が一例として示されている。
例えば、ポリゴン１はＺ1 軸方向の距離が０．５であ
り、グループＡに属する（図４参照）。同様に、ポリゴ
ン６の場合は、Ｚ1 軸方向の距離が３．３であり、した
がってグループＤに属することが理解できる。

【００４８】図６は、図４及び図５に対応してポリゴン
データを説明する図である。図６（１）は、４頂点を有
するポリゴンNo.1〜No.10 をＺ1 軸上に距離の順に並べ
た図である。図６（２）は、各ポリゴンのＺ1 軸方向の
距離とグループＡ〜Ｅの関係を示す図である。

【００４９】尚、ポリゴンNo.1〜No.10 の数字の順序
は、ＲＯＭ２に記憶されるゲームプログラムから読みだ
され、第一の三次元座標に変換されるポリゴンデータの
順序に対応している。上記の如きグループ分けの処理
は、ＣＰＵ１により行われる。

【００５０】ブロック判別によるグループ分けの処理
（ステップＳ３）に続き、リンクチェイン登録が行われ
る（ステップＳ４）。

【００５１】図７は、このリンクチェイン登録（ステッ
プＳ４）の詳細手順を示すフローである。また、図８乃
至図１１は、リンクチェイン登録（ステップＳ４）の過
程でのビデオＲＡＭ５及びワークＲＡＭ３への登録状況
を説明する図である。

【００５２】図８乃至図１１において、（１）は、ビデ
オＲＡＭ５に作成されるコマンドテーブルに登録される
内容であり、ビデオＲＡＭ５のアドレス（ＶＲＡＭａ
ｄｒ．）とそのアドレスに記憶されるポリゴンデータの
番号（データＮｏ．）とリンク先アドレスが示される。

【００５３】また、（２）は、ワークＲＡＭ３に記憶さ
れるブロックテーブルＢＬＫ−ＴＢＬの内容であって、
ブロックＡ〜Ｅの各グループに分類されるポリゴンの
内、初めに分類されるポリゴンデータと最後に分類され
るポリゴンデータのビデオＲＡＭ５上の記憶アドレスが
それぞれスタート欄及びエンド欄に示される。

【００５４】図７に戻り、説明する。第一の三次元座標
に変換されたポリゴンデータは、先ずビデオＲＡＭ５の
コマンドテーブル上に登録される（ステップＳ４１）。
この時、このポリゴンデータを記憶するビデオＲＡＭ５
のアドレスがadr1であり、分類されたグループのブロッ
クがblk1であると想定する。

【００５５】これを図８の例に当てはめると、ポリゴン
データは、第一番目のポリゴンデータNo.1であって、こ
れが記憶されるビデオＲＡＭ５のアドレスadr1は、Ｖ1
であり、分類されたグループのブロックがblk1は、図４
及び図５からポリゴンデータNo.1のＺ1 軸方向の距離が
０．５であるのでＡのブロックとなる。

【００５６】したがって、図８（１）のビデオＲＡＭ５
のコマンドテーブルの（ＶＲＡＭａｄｒ．）欄のアドレ
スＶ1 に対応するデータＮｏ．は、１と登録される。し
たがって、ビデオＲＡＭ５のアドレスＶ1 に第１番目の
ポリゴンデータNo.1が登録記憶されたことが示される。

【００５７】ここで、コマンドテーブルのリンク先欄へ
の登録は、全ポリゴンデータがグループ分けされ、登録
されるまでの間は、各グループ内でのみ登録の順にリン
ク先が決定する。しかし、第一番目のポリゴンデータN
o.1について登録が行われる時点では、ブロックＡのグ
ループ内においてリンク先がない状態であるので、未だ
なし（ｎｏｎｅ）とされる。

【００５８】尚、ビデオＲＡＭ５に登録されるポリゴン
データは、ポリゴンを構成する各点の座標データとポリ
ゴンの色データが含まれる。

【００５９】次に、ワークＲＡＭ３のブロックテーブル
ＢＬＫ−ＴＢＬのＡのブロックに対応するエンド欄を参
照する（ステップＳ４２）。ポリゴンデータNo.1は、最
初に登録されるものであるから、当然に参照したエンド
欄は、ｎｏｎｅの状態である。

【００６０】ワークＲＡＭ３のブロックテーブルＢＬＫ
−ＴＢＬの対応するエンド欄を参照し、ｎｏｎｅの状態
である時は、ブロックテーブルＢＬＫ−ＴＢＬのスター
トとエンド欄にadr1を登録する（ステップＳ４３）。こ
の時、先に対応付けしたように、adr1をＶ1 としている
ので、図８（２）に示されるように、ブロックＡに対応
するスタートとエンド欄は、Ｖ1 が登録される。

【００６１】図９は、第二番目のポリゴンデータNo.2
（データＮｏ．２）を登録する状況を示している。この
時の登録の状態は、図８において説明した第一番目のポ
リゴンデータNo.1（データＮｏ．１）をビデオＲＡＭ５
のコマンドテーブルに登録し、ワークＲＡＭ３のブロッ
クテーブルＢＬＫ−ＴＢＬのスタートとエンド欄にアド
レスを登録する場合と全く同様である。

【００６２】ただし、第二のポリゴンデータNo.2は、ブ
ロックＣのグループに属し、ビデオＲＡＭ５のアドレス
Ｖ2 に記憶される点のみが異なる。

【００６３】したがって、図９（１）において、コマン
ドテーブルの（ＶＲＡＭａｄｒ．）欄のアドレスＶ2
に対応するデータＮｏ．は、２と登録され、リンク先
は、未だなし（ｎｏｎｅ）にされる。更に、図９（２）
において、ワークＲＡＭ３のブロックテーブルＢＬＫ−
ＴＢＬのグループＣのブロックに対応するスタートとエ
ンド欄にはＶ2 が登録される。

【００６４】次にグループＡに属する第三番目のポリゴ
ンデータNo.3の処理が行われる。図７のリンクチェイン
登録の手順にしたがい、先ず図１０（１）に示すように
ビデオＲＡＭ５のコマンドテーブルの（ＶＲＡＭａｄ
ｒ．）欄のアドレスＶ3 （ここではadr1に対応する) に
対応するデータＮｏ．が、３と登録される（ステップＳ
４１）。したがって、ビデオＲＡＭ５のアドレスＶ3 に
第３番目のポリゴンデータNo.1が登録記憶されたことが
示される。

【００６５】次に、ポリゴンデータNo.3は、図４及び図
５からグループＡに属するので、ワークＲＡＭ３のブロ
ックテーブルＢＬＫ−ＴＢＬ中のブロックＡに対応する
エンド欄が参照される（ステップＳ４２）。参照される
ブロックＡに対応するエンド欄は、図９（２）の状態に
ある、即ちアドレスＶ1 （ここではadr2に対応する)が
登録されている。

【００６６】したがって、ステップＳ４２に続き、ステ
ップＳ４４の処理が行われる。即ち、ステップＳ４４に
おいて、adr2に対応するアドレスＶ1 のビデオＲＡＭ５
のコマンドテーブルのリンク先欄がadr1に対応するアド
レスＶ3 に設定される〔図１０（１）〕。同時に、ワー
クＲＡＭ３のブロックテーブルＢＬＫ−ＴＢＬ中のブロ
ックＡのエンド欄がアドレスＶ1 からＶ3 に更新される
〔図１０（２）〕。

【００６７】以下同様にして、全ポリゴンについて上記
の登録を行い、全ポリゴンについて登録が終了したか否
かの判断を行う（ステップＳ５）。全ポリゴンについて
終了していない場合は、ステップＳ２に戻り、上記の登
録を繰り返す。

【００６８】図１１は、最終の第十番目のポリゴンデー
タNo.10 （データＮｏ．１０）の登録状況である。第十
番目のポリゴンデータNo.10 のＺ1 軸方向の距離は、
０．３（図４参照）でありグループＡに属する（図３参
照）。

【００６９】第三番目のポリゴンデータNo.3の登録後、
ブロックＡに属するポリゴンデータの登録が行われてい
ないので、ビデオＲＡＭ５のアドレスＶ3 に対応するリ
ンク先欄には、アドレスＶ10が登録される。第十番目の
ポリゴンデータNo.10 が最後の登録すべきポリゴンデー
タであり、リンク先はないので、図１１（１）におい
て、ビデオＲＡＭ５のアドレスＶ10に対応するリンク先
欄には、リンク先アドレスは登録されない。

【００７０】更に、図１１（２）のワークＲＡＭ３のブ
ロックＡに対応するビデオＲＡＭ５の最終（エンド）ア
ドレス欄は、上記第三番目のポリゴンデータNo.3につい
て説明したと同様にステップＳ４４の処理にしたがいア
ドレスＶ10に更新される。

【００７１】以上のようにして全ポリゴンデータの登録
が終了すると、次いでリンクチェイン（各ブロック間）
の接続（各ブロックの最後にポリゴンデータが登録され
たビデオＲＡＭ５のアドレスに対応するリンク先欄に、
Ｚ1 軸方向の距離が１ランク短いブロックの最初に登録
されたアドレスを登録する。）を行う（ステップＳ
６）。

【００７２】このリンクチェインの接続処理（ステップ
Ｓ６）の詳細は、図１２に示す通りであり、ワークＲＡ
Ｍ３のブロックテーブルＢＬＫ−ＴＢＬを内容を参照し
て、ＣＰＵ１によるソフトウエア処理により実行され
る。

【００７３】先ず、ビデオＲＡＭ５のコマンドテーブル
の先頭リンク先（アドレスＶ0 に対応するリンク先欄)
に、ワークＲＡＭ３のブロックテーブルＢＬＫ−ＴＢＬ
中のＺ1 軸方向の距離が一番遠いブロックのスタートア
ドレスを登録する（ステップＳ６１）。

【００７４】全ポリゴンデータの登録が完了した時点の
図１１（２）に示すブロックテーブルＢＬＫ−ＴＢＬ中
のＺ1 軸方向の距離が一番遠いブロックはＥであり、そ
れに対応するスタートのビデオＲＡＭ５のアドレスはＶ
5 である。したがって、アドレスＶ5 が、図１３に示す
ように、アドレスＶ0 に対応するリンク先欄に登録され
る。

【００７５】次いで、ブロックテーブルＢＬＫ−ＴＢＬ
中の現在処理中のブロックのエンドの指すビデオＲＡＭ
５のコマンドテーブル上のデータのリンク先に、ブロッ
クテーブルＢＬＫ−ＴＢＬ中の一つ近いブロックのスタ
ートを登録する（ステップＳ６２）。

【００７６】即ち、今ブロックＥを処理中と想定する
と、ＢＬＫ−ＴＢＬ中のブロックＥのエンドの指すビデ
オＲＡＭ５のコマンドテーブル上のリンク先データは、
Ｖ8 である〔図１１（２）参照〕。更に、ブロックテー
ブルＢＬＫ−ＴＢＬのブロックＥより一つ近いブロック
はＤであり、そのスタートアドレスは、Ｖ6 である。

【００７７】したがって、ビデオＲＡＭ５のアドレスＶ
8 の対応するリンク先欄に、Ｖ6 が登録される〔図１３
参照〕。

【００７８】このようにして、最終ブロックまで処理が
行われる（ステップＳ６３）。

【００７９】最終ブロックまで処理が行われると、一番
近いブロックでエンドを指すビテオＲＡＭ５のコマンド
テーブル上のリンク先欄にＥＮＤ（描画終了）を登録す
る。即ち、図１１（２）のブロックテーブルＢＬＫ−Ｔ
ＢＬの内容が示すように、一番近いブロックは、ブロッ
クＡであり、ブロックテーブルＢＬＫ−ＴＢＬのブロッ
クＡのエンド欄は、Ｖ10である。

【００８０】これにより、ビテオＲＡＭ５のコマンドテ
ーブル上のアドレスＶ10のリンク先欄に、ＥＮＤ（描画
終了）が登録される。

【００８１】以上のごとくして、リンクチェインを距離
順（降順）に接続することによりソートを完了する。

【００８２】この処理もＣＰＵ１により行われ、リンク
チェインの接続は、ビデオディスプレープロセッサ（Ｖ
ＤＰ）６の理解するジャンプコマンドを利用することに
より容易に可能である。

【００８３】図１３により明らかなように、ソート処理
を完了するとビデオＲＡＭ５の初期アドレスＶ0 に対応
するリンク先アドレス欄には、Ｚ1 軸方向の距離が最大
であるデータＮｏ．５の記憶されるアドレスＶ5 が登録
される。

【００８４】そして、かかるビデオＲＡＭ５に記憶され
た一画面分のポリゴンデータをビデオディスプレープロ
セッサ（ＶＤＰ）６がビデオＲＡＭ５のアドレス順にリ
ンクチェインを辿って読出し、ピクセルデータに変換後
のデータをフレームバッファメモリ７に転送描画する。

【００８５】フレームバッファメモリ７に描画される一
画面分のピクセルデータは繰り返し読出され、ビデオ信
号発生回路８でビデオ信号に変換して表示素子９に表示
が行われる（ステップＳ７）。

【００８６】図１４は、上記のようにしてフレームバッ
ファメモリ７に描画されるポリゴンの描画結果を説明す
る図である。図１４（１）は、ポリゴンの描画結果であ
り、図１４（２）のようにＺ1 軸方向の距離が大きいブ
ロックのポリゴンから先にフレームバッファメモリ７に
描画される。

【００８７】即ち、ポリゴンNo.5、No.8、No.6、No.7、
No.2、No.4、No.9、No.1、No.3、No.10 の順で重ね書き
して描画される。したがって、図示されるように後から
上書きされるポリゴンの部分が残るように表示される。

【００８８】又、上記の登録手順と逆にすることも本発
明の実施例において可能である。

【００８９】先に説明したように、図１３において、ソ
ート処理を完了するとビデオＲＡＭ５の初期アドレスＶ
0 に対応するリンク先アドレス欄には、Ｚ1 軸方向の距
離が最大であるデータＮｏ．５の記憶されるアドレスＶ
5 が登録される。

【００９０】従って、かかるビデオＲＡＭ５に記憶され
た一画面分のポリゴンデータをビデオディスプレープロ
セッサ（ＶＤＰ）６がビデオＲＡＭ５のアドレスと逆順
にリンクチェインを辿って読出し、ピクセルデータに変
換後のデータをフレームバッファメモリ７に転送描画す
る。かかる場合は、図１４（２）において、Ｚ1 軸方向
の距離が小さいブロックのポリゴンから先にフレームバ
ッファメモリ７に描画される。

【００９１】即ち、ポリゴンNo.10 、No.3、No.1、No.
9、No.4、No.2、No.7、No.6、No.8、No.5の順で描画さ
れる。更に、この場合は、後から描画されるポリゴンに
より、先に描画されたポリゴンが上書きされてしまうこ
とがないように、既に、描画された部分を表示するフラ
グビットを立てておくことが必要である。

【００９２】これにより、先に描画された部分の描画は
不要となるのでフレームバッファメモリ７への描画が全
体として速くなる利点を有する。

【００９３】本発明がゲーム装置に適用される場合、ポ
リゴンデータ設計の段階で考慮しておく等の対応によ
り、ポリゴンのフレームバッファメモリ７への描画順序
は、Ｚ1 軸方向の距離が大きいグループ（ブロック）の
ポリゴンから先にフレームバッファメモリ７に描画さ
れ、グループ内では距離に応じたポリゴンのソートは行
われない。これにより、ソート処理を更に高速化するこ
とが可能である。

【００９４】したがって、グループ内のポリゴンのフレ
ームバッファメモリ７に描画される順序は、任意である
が、図１４の例では、グループ内のポリゴンは、先にグ
ループ化され、登録された順序にしたがって、フレーム
バッファメモリ７に描画されている。しかし、これをグ
ループ化され登録された順序と逆の順序により描画する
ようにしてもよい。

【００９５】

【発明の効果】以上実施例にしたがい説明した如く、一
般的な従来のソート法では全てのデータが揃わないとＺ
1 軸方向の順序判定が出来ないが、本発明に従えばポリ
ゴン毎にどのグループに属するかを判定登録するだけで
よい。このため処理するデータに対し逐次にＺ1 軸方向
の順序判定を行うことが出来る。従って、ソートに要す
る時間を短縮できると共に、座標変換後のポリゴンデー
タをソート前に記憶するために使用するＲＡＭ容量は１
つのポリゴン分で足り、ＲＡＭの使用領域を小さくでき
る。

【００９６】特に、ＤＳＰや複数のプロセッサを用いる
場合、並列処理も可能である。

【００９７】更に、本発明においては、ビデオＲＡＭ５
上に描画データを登録するとともに、ワークＲＡＭ３に
ブロックテーブルＢＬＫ−ＴＢＬを作成し、ハードウェ
アの有するジャンプコマンドを利用して、リンクチェイ
ンを構成することとすればポリゴン描写コマンドを生成
しながらソート処理を行うことができる。これにより、
メモリ消費量、処理量ともに削減することが出来る。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】本発明を適用する実施例装置のブロック図であ
る。

【図３】本発明方法の実施例動作フローである。

【図４】ポリゴンデータのグループの区分けの一例を示
す図である。

【図５】ポリゴンデータのＺ1 軸方向の距離データの一
例を示す図である。

【図６】図４及び図５に対応するポリゴンデータの説明
図である。

【図７】リンクチェイン登録の手順フローである。

【図８】リンクチェインの登録状況１を説明する図であ
る。

【図９】リンクチェインの登録状況２を説明する図であ
る。

【図１０】リンクチェインの登録状況３を説明する図で
ある。

【図１１】リンクチェインの登録状況４を説明する図で
ある。

【図１２】リンクチェイン接続の手順フローである。

【図１３】登録されたリンクチェインのソート結果を説
明する図である。

【図１４】ポリゴンNo.1〜No.10 の描画結果の説明図で
ある。

【符号の説明】

１ＣＰＵ２ＲＯＭ３ワークＲＡＭ４入力装置５ビデオＲＡＭ（ＶＲＡＭ）６ビデオディスプレープロセッサ（ＶＤＰ）７フレームバッファメモリ（ＦＢ）８ビデオ信号発生回路９表示素子１０共通バス

Claims

(57)【特許請求の範囲】

【請求項１】フレームバッファメモリにポリゴンを描画
する順序を決定するポリゴンデータのソート方法であっ
て、第一の三次元座標上の座標値を含むポリゴンデータをそ
れぞれ該第一の三次元座標上の所定の点から各ポリゴン
データの座標値に応じた該第一の三次元座標上の点まで
の二点間の距離によってグループ化する第一のステップ
と、該第一のステップにより形成された各グループに属する
ポリゴンデータに係るポリゴンの各グループ毎の該フレ
ームバッファメモリに対する描画順序を該二点間の距離
の大きいグループ順、又は小さいグループ順とする第二
のステップと、更に、前記グループ化されたポリゴンデータに係るポリ
ゴンの各グループ内における前記フレームバッファメモ
リに対する描画順序を各ポリゴンデータがグループ化さ
れた順とする第三のステップを有することを特徴とする
ポリゴンデータのソート方法。
【請求項２】フレームバッファメモリにポリゴンを描画
する順序を決定するポリゴンデータのソート方法であっ
て、第一の三次元座標上の座標値を含むポリゴンデータをそ
れぞれ該第一の三次元座標上の所定の点から各ポリゴン
データの座標値に応じた該第一の三次元座標上の点まで
の二点間の距離によってグループ化する第一のステップ
と、該第一のステップにより形成された各グループに属する
ポリゴンデータに係るポリゴンの各グループ毎の該フレ
ームバッファメモリに対する描画順序を該二点間の距離
の大きいグループ順、又は小さいグループ順とする第二
のステップと、さらに、前記グループ化されたポリゴンデータに係るポ
リゴンの各グループ内における前記フレームバッファメ
モリに対する描画順序を各ポリゴンデータがグループ化
された順と逆の順とする第三のステップを有することを
特徴とするポリゴンデータのソート方法。
【請求項３】請求項１又は、２において、前記第一の三次元座標上の座標値を含む複数のポリゴン
データは、該第一の三次元座標とは異なる第二の三次元
座標上の座標値を含む複数のポリゴンデータを座標変換
して得られたポリゴンデータであることを特徴とするポ
リゴンデータのソート方法。
【請求項４】請求項１又は、２において、前記第一の三次元座標上の所定の点は、該第一の三次元
座標上に仮想されるゲーム遊戯者の視点であることを特
徴とするポリゴンデータのソート方法。
【請求項５】ゲームプログラムを実行する制御手段と、ビデオＲＡＭと、フレームバッファメモリを有し、該制御手段は、第一の三次元座標上の座標値を含むポリ
ゴンデータをそれぞれ該第一の三次元座標上の所定の点
から各ポリゴンデータの座標値に応じた該第一の三次元
座標上の点までの二点間の距離によってグループ化し、該制御手段は更に、該グループ化された各グループに属
するポリゴンデータに係るポリゴンを各グループ毎に、
該二点間の距離の大きいグループ順、又は小さいグルー
プ順に該フレームバッファメモリに描画することを特徴
とするゲーム装置。
【請求項６】請求項５において、更に、ワークＲＡＭを
有し、該ワークＲＡＭは、前記グループ化されるポリゴンデー
タのグループ毎に初めにグループ化されるポリゴンデー
タの前記ビデオＲＡＭに記憶されるスタートアドレスと
最後にグループ化されるポリゴンデータの前記ビデオＲ
ＡＭに記憶されるエンドアドレスを登録するテーブルを
備え、該ビデオＲＡＭは、該ワークＲＡＭのテーブルを参照し
て、ポリゴンデータ毎にリンクされる先のポリゴンデー
タの記憶されるアドレスを登録するコマンドテーブルを
有することを特徴とするゲーム装置。
【請求項７】請求項６において、前記ワークＲＡＭのテーブルに登録される一のグループ
に属するブロックのポリゴンデータのエンドアドレス
と、該一のグループに属するブロックに対し、一つだけ
前記二点間の距離が短いグループに属するブロックのポ
リゴンデータのスタートアドレスとをリンク接続するよ
うに前記ビデオＲＡＭのコマンドテーブルに登録するこ
とを特徴とするゲーム装置。