JP2760796B2 - 周波数ロックループ - Google Patents

周波数ロックループ

Info

Publication number
JP2760796B2
JP2760796B2 JP3729088A JP3729088A JP2760796B2 JP 2760796 B2 JP2760796 B2 JP 2760796B2 JP 3729088 A JP3729088 A JP 3729088A JP 3729088 A JP3729088 A JP 3729088A JP 2760796 B2 JP2760796 B2 JP 2760796B2
Authority
JP
Japan
Prior art keywords
frequency
pulse width
signal
pulse
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3729088A
Other languages
English (en)
Other versions
JPS63211819A (ja
Inventor
ブラディミア・イー・オストイッチ
トーマス・ホーナック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
HP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HP Inc filed Critical HP Inc
Publication of JPS63211819A publication Critical patent/JPS63211819A/ja
Application granted granted Critical
Publication of JP2760796B2 publication Critical patent/JP2760796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデジタル信号処理に関し、特に、たとえばデ
ジタルデータ再生装置において実現されるような周波数
ロックループおよび周波数差検出器に関する。
〔発明の技術的背景及びその問題点〕
デジタル信号はたとえばツイストペア、同軸ケーブル
あるいはオプティカルファイバ媒体上の多重化パルス符
号変調（PCM）された音声チャンネルの伝送における遠
隔通信に広く用いられる。これらのデジタル伝送は伝送
媒体におけるロス、分散およびノイズの影響を、これら
が取り消すことができないぐらい大きくなる前に除去し
てデータストリームを再構築するための、一定距離ごと
に設置された再生装置に依存している。再生装置の動作
はたとえば単極NRZデータのような単純なバイナリデー
タに関する次の説明で一般化される。
デジタルバイナリ信号は明確な遷移と一貫したビット
伝送速度を持つ二値ステップ関数として起こる。伝送の
間、ロス、分散およびノイズによりこの明確な形状がむ
しばまれる。信号を受信するときに劣化した信号を増幅
してリミットをかけたり、あるいはコンパレータあるい
は他の意思決定回路に印加したりして鋭どい遷移の二値
信号を再生できる。しかしながら、復元された遷移は一
般的にはもとの遷移時間と同じにはならない。新しい遷
移は『ジッタ』となる傾向がある。すなわち、基準遷移
時間のまわりにランダムに変化する。
再生するときの基本方針はビット周期の中間点で起こ
るクロック遷移に合わせて、再び鋭くなった信号をサン
プルし、ジッタの影響を最小にすることである。課題は
データストリームそれ自身から、適切なクロック信号を
決定することである。
ビットストリームの周波数スペクトルはボー（baud）
周波数でゼロとなるが信頼できるタイミング情報はデー
タ遷移に存在する。再び鋭くした信号を微分することに
よりこのタイミングを引き出し、極性が交互するパルス
列を生ずる。該パルスを整流して一定極性のパルス列の
形でタイミング信号を供給し、データ遷移を認識する。
もし、受入データがゼロおよび１を交互にくり返す形
であればこのタイミング信号のパルスレートは受入デー
タのボーレートに等しい。しばしばタイミング信号はそ
のようなパルスレートを持つパルス列の形をしている
が、ランダムに選択されたパルス・ミッシング（missin
g）の形をしている。
たとえばランダムデータはボー周波数でのパルス列の
ように見える、ミスパルスのある遷移パルス波形を生ず
る。そのようなパルスストリームはボー周波数で非常に
強いスペクトル成分を持っている。遷移におけるボー周
波数成分を適当にフィルタリングし、増幅し、移相し
て、パルススペクトルを処理し、受入データを再生する
のに必要なクロック信号を作る。
位相ロックループはパルス列内の非常に小さいスペク
トル成分にロックできるので１と０の長い文字列がタイ
ミングの位相や振幅に与える影響は無視できる。このよ
うにパルス列内のミスパルスを満たし、ジッタをなくす
のに位相ロックループを用いることができる。
伝統的な位相ロックループは安定性と捕獲レンジとの
間で設計上のトレードオフがある。この制限は周波数／
位相ロックループで置き換えることによって部分的に克
服されてきた。これらの装置は捕獲レンジが主に関係す
るアクイジションモードの間は周波数ロックループを用
いる。ひとたび適当な周波数にロックされるとループは
並列位相ロックループによって支配され、該並列位相ロ
ックループにより定常状態モードでの動作が安定にな
る。
そのような周波数／位相ロックループは合衆国特許第
4015083号に述べられ、BellisioおよびR.R.Cordellらに
よる1979年IEEE Journal of Solid−State Circuits SC
−14巻、第６号の1003ページ〜1009ページにかけて『A5
0MHz Phase and Frequency−Locked Loop』と題して発
表されている。これらの発表において位相ロックループ
および周波数ロックループはループフィルタ、制御発振
器および位相シフタを共有する。位相ロックループは伝
統的なものであり、掛け算器および低域通過フィルタを
含む。周波数ロックループは周波数差検波器およびフィ
ルタを含む。
それぞれフィルタの出力を合計し、共用ループフィル
タに伝達する。２つのループ利得は以下のようなもので
ある。周波数ロックが達成するまでのアクイジション
中、周波数ロックループが制御発振器を支配する。ひと
たび周波数ロックが達成されると位相ロックループが支
配的になり、位相ロックを獲得し、維持する。
Billisioの特許を参照すると周波数差検出器は並列に
なった同相分岐および直角位相分岐を含む。同相分岐は
掛算器を含み、そこで、引き出したタイミング信号に発
振器出力の同相成分を掛ける。低域通過フィルタは上部
側波帯を除去し、掛算器に入力した２つの周波数の差信
号、すなわち『うなり』を生じる。コンパレータはうな
り信号をうなり周波数の方形波に変換する。次に微分器
はこの方形波をうなり周波数の２倍のパルスレートを持
った、極性が交互に反転するパルス列に変換する。
周波数差検出器の直角成分分岐もまた掛算器、低域通
過フィルタおよびコンパレータを含む。この掛算器への
入力は抽出されたタイミング信号と、発振器出力を移相
したものとである。直角位相分岐の、掛算器、低域通過
フィルタ、およびコンパレータは同相分岐におけるそれ
ぞれのものと同じ機能を果たし、この場合、同じうなり
周波数だが、同相分岐の方形波に対して90度位相のずれ
た方形波を生ずる。直角位相分岐はまた直角位相方形波
のDC成分を消去するコンデンサ、あるいは他の手段を含
む。
同相分岐からの極性の交互反転するパルス列出力に、
方形波分岐からの交流結合された直角位相方形波を掛
け、一貫した極性のパルス列を作る。このパルス列のパ
ルスレートはタイミング信号、および発振器出力の差周
波数の２倍であり、極性の符号は周波数差の符号を表わ
す。たとえば、もしタイミング周波数が発振器周波数を
越えれば周波数検出器の出力の極性は正であり、逆の状
況下では極性は負である。
与えられた基準ボーレートに対して開示されたシステ
ムは速くてアクイジションレンジが広く、および良い安
定性が達成されるが、ボーレートが非常に異なる信号を
セルフタイムで再生するには最適ではない。周波数ロッ
クループのボーレートが制限される理由は一方ではアク
イジションレンジとスピード、他方では安定性という適
当なバランスを提供するのに必要な部分がボーレートに
依存するからである。
この問題に対する非常に制限された解決法は周波数差
検出器の必要な部分が迅速に置換されるように再生シス
テムを配置することである。たとえば、周波数差検出器
の微分器のパルス幅決定コンデンサおよび低域通過フィ
ルタは、異なるボーレートで周波数ロックループを用い
る場合に容易に交換できるように配置できる。
再生システムのほとんどは低いコストで高い性能と信
頼性があるように単一のチップ上で実現されるが、置換
を必要とする部分を典型的にはチップの外に残してお
く。チップ外の部分は再生器１台あたりほんのわずかの
コンデンサなどしか含まないが、大規模な多再生器シス
テムに対してはチップ外の部分は何倍ものパーツ数に達
する。また、パーツ数の増加に伴い、製造コストは増加
し、信頼性は低下する。多くの応用、特に衛星通信に対
してバルク、および電力消費量は逆にデイスクリート部
品の影響を受ける。
必要なのは迅速でアクイジションが広く、かつ最適な
安定性の周波数ロックループであり、それは広い基準ボ
ーレートレンジに対して用いることができる。特に、異
なるボーレートでの性能の最適化に必要な部品置換を最
小にするような周波数ロックループのための周波数差検
出器が必要である。
〔発明の目的〕
本発明はデータ再生システムにおいて、基準動作周波
数、すなわちボーレートの広いレンジにわたって定常状
態のループ利得が実質的に一定な周波数ロックループを
提供することを目的とする。
〔発明の概要〕
ランダムデータをもとにした遷移パルス列の周波数ス
ペクトルはボーレートの所望の周波数成分の近くにいく
つかのスペクトル成分を持つ。このため再生器の基準周
波数発振器はボーレート近くに明瞭な中心周波数を持た
ねばならないし、その同調範囲をたとえば、ボーレート
の10％内の制限された周波数レンジに抑えなければなら
ない。これにより位相／周波数ロックループが遷移パル
ススペクトル内の不要な周波数にロックされないことが
保証される。
明瞭な中心周波数、および制限された同調レンジを持
つ基準発振器は、たとえばBellisioの特許に用いられた
ような電圧制御LC発振器である。LC発振器は異なるLCタ
ンク回路を適用することにより非常に異なるボーレート
に同調させることができる。これはたとえば予め製造さ
れ、ストックされた周波数／位相ロックループ（あるい
は組み込んだ再生器）を非常に異なるボーレートとの連
結で用いる時に起こる。
再生器内の電圧制御LC発振器が周波数を決定する同調
素子を変更することにより再同調されると発振器の絶対
制御感度はボーレートに比例して変化する。（絶対制御
感度を電圧変化に対する周波数変化、たとえばHertz/vo
ltsとして表わす。）本発明はループ利得の絶対制御感
度を変化させる効果を提供する。
周波数ロックループのループ利得に対する式は基準発
振器の絶対制御感度と周波数差検出器の絶対検出感度と
の積を含む。（周波数差検出器の絶対検出感度は入力周
波数の変化に対する検出器出力電圧の変化、たとえばVo
lts/Hertzとして表わされる。）部品交換のない伝統的
な周波数ロックループにおいて、周波数差検出器の絶対
検出感度はボーレートが変っても一定であり、その結果
発振器の素子を変える場合、ループ利得は発振器の制御
感度と共に変化する。結果としてボーレートの比較的狭
いレンジ外で、著しく異なるボーレートに適応するよう
に基準発振器の周波数決定素子を交換する場合、ループ
利得がループ安定性およびアクイジションスピードの所
望バランスからかなりはずれてしまう。
一定ループ利得、したがって異なるボーレートの広い
レンジにわたって最適な周波数ロックループ性能を与え
るためには発振器および検出器の絶対感度の積を一定に
保たねばならない。これには絶対検出感度を、発振器の
絶対制御感度、したがってボーレードに対して逆比例し
て変化させなければならない。これは周波数差検出器の
微小検出感度が一定のとき起こる。本発明に従えば周波
数ロックループによって確立された基準信号の周波数と
入力周波数との間の与えられた微小差に対して周波数差
検出器によって生じた誤差信号は広いボーレートレンジ
にわたって本質的に同じである。
この特性は周波数検出器のパルス幅を基準周波数の関
数として修正することにより好適に実現される。パルス
幅の変化は基準発振器を異なる同調素子を用いて著しく
異なる基準周波数に同調する場合に重要である。アクイ
ジション中は基準周波数の比較的小さい変化（数パーセ
ント）に応じたパルス幅の変化は相対的に重要ではな
い。他のアプローチは利得がループ出力周波数に逆比例
して変化する装置を周波数ロックループに組み入れるこ
とである。さらに、前述のアプローチを組み合わせて用
いることもできる。
本発明の一つの実現において、周波数差検出器はパル
ス幅変調器を含み、それは周波数ロックループの出力か
らのフィードバックにより制御される。フィードバック
信号はパルス幅レギュレータにより処理される。パルス
幅レギュレータは周波数ロックループの出力周波数に応
じた割合で内部でパルス列を発生する。
パルス幅レギュレータは校正パルス発生器、それ自身
のパルス幅変調器、およびデューティーサイクル検出器
を含む。パルス発生器は周波数発生器からの基準信号出
力を基準周波数に等しい繰り返しレートの一定極性のパ
ルス列に変換する。これらのパルス幅をレギュレータの
パルス幅変調器が制御する。
デューティーサイクル検出器をレギュレータのパルス
幅変調器に対してフィードバックの位置に配置し、内部
的に発生されたパルスの持続時間はビット周期の決まっ
た分数、たとえばビット周期の半分であることを確実に
する。同じ制御信号を周波数差検出器のパルス幅変調器
に送り、該パルス幅変調器では異なる周波数に対してそ
の効果を適当にスケーリングする。パルス幅は基準周波
数に対して逆比例して変化する。言い換えれば、パルス
幅は基準周期の一定数倍を維持するように変化する。こ
れにより基準周波数の予定したレンジにわたって実質的
に一定なループ利得が保証される。
パルス幅の所望変化は好適な周波数差検出器において
効果がある。該周波数差検出器はうなり周波数で方形波
を発生するための各Ｄタイプフリップーフロップ、ある
いはそれと等価なものを持った同相および直角位相分岐
を含む。両方のフリップープロップのデータ入力は抽出
したタイミング信号で駆動される。基準信号の位相をず
らしたものを各フリップーフロップをクロックするのに
用い、その結果、発生した方形波はお互いに位相外れに
なっている。方形波を発生するためにフリップーフロッ
プを使用すれば低域通過フィルタが必要でなくなる。別
の方法では低域通過フィルタが必要となるが、それは異
なるボーレートに対しては交換しなければならない。
ゆえに、本発明は広いボーレートレンジにわたって自
動的に最適化された周波数ロックループ動作を提供し、
集積回路技術をより完全に使用できるのでそれによって
コスト、性能および信頼性における長所が得られる。
〔発明の実施例〕
デジタルデータ再生器11は量子化器13、サンプラ15、
タイミング抽出器17および周波数／位相ロックループ19
から成る。周波数／位相ロックループ19において、位相
ロックループ21および周波数ロックループ23は基準周波
数発振器25を共有する。位相ロックループ21は位相検出
器27を含み、周波数ロックループ23は周波数差検出器29
を含む。本発明に従えば、周波数ロックループ23もまた
パルス幅レギュレータ31を含み、周波数発生器25によっ
て供給された基準信号の周波数の関数として周波数差検
出器29のパルス幅特性を制御する。
再生器11は次のように動作する。劣化したと推定でき
る入力信号は量子化器13への入力である。量子化器13は
増幅器および増幅制限回路、あるいはコンパレータを含
み、劣化した信号を整形し、その結果誤差を遷移のタイ
ミング、すなわち、ジッタにまず閉じ込める。
簡単なＤ−タイプフリップーフロップであるサンプラ
15の目的は初期ビットレートで、各ビット周期の中央
で、整形した信号をサンプルすることである。各ビット
周期の中央でサンプリングすることにより、もし、それ
ほど大きくなければジッタの影響は除去することができ
る。ゆえに、理論上再生された信号はもとの信号のデー
タおよびタイミングの複製となっている。図の残りの部
分はサンプリング動作用に所望クロックを提供するため
のものである。
タイミング抽出器17は量子化された信号のデータ遷移
を印したパルス列を供給するもので、該量子化信号をサ
ンプラ15と並列に受信する。このためにタイミング抽出
器17は微分器、全波整流器およびパルス幅変調器を含
む。微分器は量子化信号の各遷移を極性に応じたパルス
でマークする。次に全波整流器が一定の極性にする。パ
ルス幅変調器がパルス幅をたとえばパルス周期の半分に
抑制する。
対応するフィードバックラインを示してないが、パル
ス幅レギュレータ31がタイミング抽出器17に対するパル
ス幅制御を行なう。パルス幅レギュレータ31はタイミン
グ抽出器17の部品および配置を複製したものなのでタイ
ミング抽出器17の動作および製造は次のパルス幅レギュ
レータ31の詳細な説明でよりはっきりと理解される。
定常状態において、タイミング抽出器17は矩形がいく
つか欠けた方形波として特徴付けられるタイミング信号
を供給する。そのような波は入力ボーレートで周波数／
位相ロックループ19を駆動するのに十分強いスペクトル
成分を持っている。
抽出したタイミング信号は位相検出器27および周波数
差検出器29の両方に印加される。位相検出器27を周波数
発生器とフィードバック関係になるように接続し、位相
ロックループ21を構成し、一方周波数差検出器を周波数
発生器25とフィードバック関係になるように接続して周
波数ロックループを作る。また、周波数差検出器29をパ
ルス幅レギュレータ31を経てパルス幅制御ループ内の周
波数発生器25に接続する。
周波数ロックループ23を第２図により詳しく示す。抽
出されたタイミング信号はタイミング抽出器17からノー
ドＡを通って到達し、ノードＡから周波数ロックループ
23に入力される。抽出されたタイミング信号はまたノー
ドＢを通って位相検出器27に向けられる。周波数ロック
ループ23の基準信号出力は周波数差検出器に戻り、同じ
くノードＣを経てサンプラ15へ向い、また基準信号を移
相したものを周波数差検出器にフィードバックし、ノー
ドＤを通って位相検出器にも向けられる。位相検出器27
の出力をノードＥを通って周波数差検出器29の出力と合
計する。
周波数差検出器29は『同相』Ｄ−タイプフリップーフ
ロップ33、『直角位相』Ｄ−タイプフリップーフロップ
35、微分器37、パルス幅変調器39、およびパルスストロ
ーブ41から成る。周波数発生器25はループフィルタ43、
電圧制御発振器45および移相器49から成る。パルス幅レ
ギュレータ31は周波数二分周回路55および微分器／整流
器の組み合わせ57を含む校正パルス発生器51、パルス幅
変調器53、および二値電流源61および積分器63を含むデ
ューティーサイクル検出器59から成る。
周波数差検出器29の『同相』Ｄ−タイプフリップーフ
ロップ33は抽出されたタイミング信号の周波数と基準周
波数との差に等しい基本周波数を持ち、いくつかの矩形
の欠けた方形波を発生する役割を果たす。これはタイミ
ング信号にフリップーフロップ33のデータ入力に入れ、
基準信号をフリップーフロップ33のクロック入力に入れ
ることで達成できる。
抽出したタイミング信号はクロックとは違ってデータ
ータイプ信号から導出するので周期的ではない。それに
もかかわらず、ゼロおよび１が交互する一連のデータの
周波数によって特徴付けられる。この周波数はボーレー
トに等しい。
次に同相フリップーフロップ33の出力からの方形波差
信号を極性が交互する一定パルス幅のパルス列に変換す
る。各パルスは方形波差信号の遷移点に存在する。微分
器37が遷移点を見つける。
ここで、『微分器』という言葉は遷移の向きに応じた
極性を持つパルスで方形波遷移を印す装置を表わす。方
形波を微分すると直流オフセットがゼロボルトになると
いう制限をここでは加えない。
周波数差検出器29からのパルスの最終幅はパルス幅変
調器39によって課せられる。パルス幅変調器39を周波数
差検出器29の微分器37とパルスストローブ41との間に示
すが、他の場所に置いてもよい。
図示した位置の代替案としてパルス幅変調器の機能を
微分器、あるいはパルスストローと一緒に集積化する
か、あるいはパルスストローブの後、かつ周波数発生器
のループフィルタの前に置く。パルス幅レギュレータに
課せられた機能はパルス幅の決定であり、以下でより詳
細に述べる。
パルスストローブ41の機能は極性が交互しているパル
ス列を一定の極性のパルス列に変換することであり、該
極性はタイミング信号、および基準信号間の周波数差の
符号を示す。これはうなり周波数でスイッチを開閉して
一方の極性のパルスを全て通し、他方の極性のパルスを
全て捨てることにより行われる。パルスレートはうなり
周波数に等しくなる。代替的に『リジェクト』されたパ
ルスをインバータを通してパルスストリームの中のその
位置に戻し、その結果、パルスレートをうなり周波数の
２倍にすることもできる。
どちらの場合にもストローブ41をパルスの位相とはず
らして切り替えることが望ましい。ストローブ制御信号
は直角位相フリップーフロップ35によってうなり周波数
の移相方形波の形でたやすく発生できる。同相フリップ
ーフロップ33に関する場合のように、抽出したタイミン
グ信号はデータ入力に入れるがクロック入力への基準信
号入力は移相器49を通す。
直角位相フリップーフロップ35の出力をストローブ制
御信号として用いることにより所望のストローブタイミ
ングが得られる。タイミング信号の周波数が基準周波数
を越えるとストローブ41は正の向きのパルスを通し、負
の向きのパルスは捨て去るか、あるいは反転する。タイ
ミング信号の周波数が基準周波数以下になるとストロー
ブ41は負の向きのパルスを通し、正の向きのパルスを捨
て去るか反転する。
一定の極性のパルス列から成る合成誤差信号をループ
フィルタ43で積分し、該ループフィルタは電圧制御発振
器45に直流電圧を供給する。基準周波数は印加電圧の一
方の極性で増加し、印加電圧の逆の極性で減少する。そ
れはタイミング信号とより密接に同期する必要があるか
らである。
周波数のずれが減少するにつれ周波数差検出器29のう
なり周波数およびパルスレートは減少する。この結果、
ループフィルタ43の入力で信号の直流成分は減少し、し
たがって、基準周波数変化のレートが減少する。周波数
差検出器29からの電圧出力が予め決められたしきい値以
下に下がると位相ロックループ21が優勢になり、発振器
45を位相ロックさせる。
従来技術の装置において、周波数差検出器によって発
生されたパルス幅は微分器の特性に依存して一定であ
る。したがって、ループフィルタに印加された直流成分
は単にタイミング信号周波数と基準周波数との差の絶対
値の関数である。ゆえに、与えられたボーレートに対し
て利得が最適化された周波数ロックループは一桁高いか
あるいは低いボーレートに対しては最適化されない。
本発明はボーレートの広いレンジにわたり、最適化さ
れたループ利得を維持するためのものである。換言すれ
ば、微少な周波数差等しければ周波数が異なってもルー
プフィルタ43に印加される誤差信号は実質的に等しくな
る。
図示した実施例において、パルス幅レギュレータ31に
より定常状態のループ利得が一定になる。
パルス幅レギュレータ31は校正パルス発生器51、パル
ス幅変調器53、およびパルス幅変調器53とフィードバッ
ク関係にあるデューティーサイクル検出器59から成る。
『定常状態ループ利得』という表現は周波数ロックで
の、あるいは周波数ロック付近での利得を特徴付けるた
めに用いる。周波数ロックから実質的に離れたところで
の利得−一般に一定でない−を維持することは重要なこ
とではない。
校正パルス発生器51は周波数二分周回路55とその後の
微分器／整流器57を含む。周波数二分周回路55はその入
力で同相基準信号を受信し、基準周波数の半分の方形波
を発生する。タイミング抽出器17におけると同様に微分
器／整流器57によってこの方形波の遷移が印され、一定
極性の校正パルス列を生ずる。この列の繰り返しレート
は基準周波数に等しい。
微分器／整流器57は集積装置、または各遷移で極性の
交互するパルスを発生する微分器とその後に別の全波整
流器を接続したものである。また、微分器の出力するDC
成分はゼロではない。全波整流器は極性を整流し、基準
信号の周波数に等しいパルス繰り返しレートを持った一
定極性パルス列を生ずる。
校正パルスの幅はデュティーサイクル検出器59からの
フィードバック信号に応じてパルス幅変調器53が決定す
る。デューティーサイクル検出器59は二値レベル電流源
61および積分器63を含む。
二値レベル電流源61は１つのパルスの間、第１電流レ
ベルを出力し、パルス間では第２電流レベルを出力する
ように設計されている。図示した実施例においては２つ
の出力レベルは大きさが等しく極性が逆であり、この意
味において、二値レベル電流源61はバイーポーラ電流源
である。
パルス幅がパルス周期の半分の場合、電流源の平均出
力はゼロである。積分器63への入力電流がゼロのとき積
分器の出力電圧は一定であり、該電圧出力はレギュレー
タのパルス幅変調器53によって決定される一定のパルス
幅を生ずる。ゆえに、50％のデューティーサイクルが定
常状態を表わす 他のデューティーサイクルでは電流値61の平均出力は
ゼロにはならないので積分器63の出力はパルス幅がまた
パルス周期の半分になるまで変化する。パルス幅変調器
53およびデューティーサイクル検出器59の応答特性が負
のフィードバックループを決定する。図示した実施例で
設定したループの効果はパルスを対応する幅に変調する
ことにより50％のデューティーサイクルにすることであ
る。
上述のようにパルス幅レギュレータ31の微分器／整流
器57およびパルス幅変調器53はタイミング抽出器17内の
対応する部分に一致している。タイミング抽出器のパル
ス幅変調器はパルス幅レギュレータ31のパルス幅変調器
53と同じ制御信号を受信するのでタイミング抽出器17の
パルス幅も基準周期の半分にされる。
この比率はフリップーフロップ33および35の出力が50
％のデューティーサイクルになることを保証する。これ
はまた、基準信号遷移が入力データの『中間ビット』サ
ンプリングに対して適当な瞬間に起こることを保証す
る。
積分器63からの制御電圧出力はまた周波数差検出器の
パルス幅変調器に向けられる。制御電圧はレギュレータ
パルス幅を基準信号の周期の決まった割合い、たとえば
半分にするので周波数差検出器のパルス幅を基準信号の
周期の決った割合にするのに用いることができる。
周波数差検出決29の場合、差信号の周期が対応する基
準周期よりずっと長いので適当な割合を半分ではなく数
倍のようにする。ゆえに、もし、データレートおよび基
準周波数間に最大10％の差があると仮定すれば、最大う
なり周波数はデータレートの10分の１であり、検出器の
パルス幅変調器39はパルス幅レギュレータ31およびタイ
ミング抽出器17の対応する変調器の約10倍広いパルスを
生ずるように設計されねばならない。この比はボーレー
トの広いレンジにわたって自動的に維持される。
この構成は基準周期の、ある固定倍数の検出器パルス
幅を供給するので定常状態ループ利得は基準発振器の周
波数決定素子を変化することにより異なるボーレートに
合わせる場合に同じ値になる。ゆえに、周波数差検出器
の部品を交換せずに広いボーレートのレンジにわたって
最適性能を維持することができる。前述のように従来技
術装置では交換する必要があった低域通過フィルタはフ
リップーフロップを使うことで不要なる。パルス幅変調
器により微分器部分を交換する必要がなくなる。このよ
うに本発明では発展強化された一体化が提供される。
図示した部分の多くは機能別に表わしてあるのでこれ
らの部分を実現するのに多くの既知の装置を用いること
ができることが専門家には明らかである。さらに、同等
の機能を達成するのに多くの既知の再構成を用いること
ができる。前述のように１つ、あるいはそれ以上の隣接
装置と共にパルス幅変調器を統合したり、あるいは別々
に構成することができる。
たとえば代替の実施例では（直流オフセットがゼロ
の）真の微分器、パルスストローブ用の掛算器、および
直角成分フリップーフロップと掛算器の間にコンデンサ
あるいは他の交流接続手段を含む周波数差検出器を用
い、周波数差検出器出力に所望パルス列を生ずる。さら
に、パルス幅レギュレータ内の周波数二分周回路なしで
済ませ、全波整流器は半波整流器に置き換えられる。タ
イミング抽出器内の対応する部分のパラメータはサンプ
リングの目的に適切な比になるように調節される。
本発明は広い領域の信号処理環境、周波数帯域、アプ
リケーションおよび技術に応用できる。並列位相ロック
ループ、タイミング抽出器、サンプラおよび量子化器は
異なった方法で実現できるし、あるいはなくすこともで
きる。
〔発明の効果〕
以上説明したように、本発明を用いることにより、広
いボーレードレンジにわたって自動的に最適化された周
波数ロックループ動作を提供することができる。
【図面の簡単な説明】
第１図は本発明に従ったデジタルデータ再生装置のブロ
ック図、第２図は本発明に従った周波数差検出器を備え
た周波数ロックループのブロック図である。 11:デジタルデータ再生器 13:量子化器 15:サンプラ 17:タイミング抽出器 21:位相ロックループ 23:周波数ロックループ 25:基準周波数発振器 27:位相検出器 29:周波数差検出器 31:パルス幅レギュレータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 1/00 - 7/26 H04L 7/00 - 7/10

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】入力信号と基準信号とを入力し、該両信号
    間の周波数差を表わす誤差信号を出力する周波数差検出
    器と、 前記周波数差検出器とフィードバックの関係に配置さ
    れ、前記検出された周波数差の大きさが最小になるよう
    な周波数の前記基準信号を発生する基準信号発生器と、 前記基準信号発生器の出力周波数に対応し、前記フィー
    ドバック・ループのループ利得が、前記基準信号周波数
    が別の周波数に同調された場合もほぼ変わらず一定とな
    るようにする利得補償手段と、 を備えて成る周波数ロックループ。
  2. 【請求項２】前記周波数差検出器が、 前記入力信号と前記基準信号との差信号を、該差信号の
    遷移に対応したパルス列に変換する遷移マーキング手段
    と、 前記利得補償手段からの制御信号に応答して、前記遷移
    マーキング手段によって発生されたパルス列のパルス幅
    を変調するパルス幅変調手段と、 を備えて成ることを特徴とする請求項（１）記載の周波
    数ロックループ。
  3. 【請求項３】前記利得補償手段が、前記パルス幅を前記
    基準信号周波数の反比例関数として制御するためのパル
    ス幅制御手段を備えて成ることを特徴とする請求項
    （２）記載の周波数ロックループ。
  4. 【請求項４】基準信号を発生する基準信号発生器と、 前記基準信号発生器とフィードバックの関係に配置さ
    れ、該基準信号と入力信号との周波数差を繰り返しレー
    トとする、一様パルス幅のパルス列から成る誤差信号を
    発生し、さらに該誤差信号を入力するパルス幅変調器を
    有する周波数差検出と、 前記基準信号周波数に応答し、前記周波数差検出器の出
    力パルス幅が前記基準信号周波数と反比例するよう、前
    記パルス幅変調器の制御用入力にパルス幅制御信号を送
    って前記周波数差検出器の前記出力パルス幅を制御する
    パルス幅レギュレータと、 を備えて成る周波数ロックループ。
  5. 【請求項５】前記パルス幅レギュレータが、 前記基準信号周波数に等しいパルス・レートを有する校
    正パルス列を発生する校正パルス発生器と、 前記校正パルス発生器からの校正パルスを受信し、パル
    ス幅制御信号に応答して、前記校正パルス幅を変調する
    パルス幅変調器と、 前記パルス幅変調器の出力信号を入力して前記パルス幅
    制御信号を発生するデューティーサイクル検出器と、 を備えて成ることを特徴とする請求項（４）記載の周波
    数ロックループ。
JP3729088A 1987-02-20 1988-02-19 周波数ロックループ Expired - Fee Related JP2760796B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/018,095 US4720687A (en) 1987-02-20 1987-02-20 Frequency locked loop with constant loop gain and frequency difference detector therefor
US18095 1996-05-22

Publications (2)

Publication Number Publication Date
JPS63211819A JPS63211819A (ja) 1988-09-02
JP2760796B2 true JP2760796B2 (ja) 1998-06-04

Family

ID=21786204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3729088A Expired - Fee Related JP2760796B2 (ja) 1987-02-20 1988-02-19 周波数ロックループ

Country Status (3)

Country Link
US (1) US4720687A (ja)
JP (1) JP2760796B2 (ja)
DE (1) DE3732225A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3825664A1 (de) * 1988-07-28 1990-02-01 Plath Naut Elektron Tech Phasenregelkreis mit automatischer kompensation von nichtlinearitaeten
DE4104040C2 (de) * 1991-02-09 2002-08-14 Thomson Brandt Gmbh Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE4108129C2 (de) * 1991-03-13 1994-04-21 Deutsche Forsch Luft Raumfahrt Einrichtung zum Messen und Konstanthalten von Phasendifferenzen von Signalen mit unterschiedlichen Frequenzen
US5689692A (en) * 1992-12-23 1997-11-18 Honeywell Inc. Method and apparatus for decoding an encoded NRZ signal
US6020765A (en) * 1997-05-30 2000-02-01 Sun Microsystems, Inc. Frequency difference detector for use with an NRZ signal
JP4094851B2 (ja) 2000-01-17 2008-06-04 富士通株式会社 Ｐｌｌ回路
JP3617456B2 (ja) * 2000-10-19 2005-02-02 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
NZ524537A (en) * 2003-03-04 2005-08-26 Tait Electronics Ltd Improvements relating to frequency and/or phase lock loops
KR20040098209A (ko) * 2003-05-14 2004-11-20 삼성전자주식회사 광 디스크의 클럭 생성장치 및 방법
US8026729B2 (en) 2003-09-16 2011-09-27 Cardiomems, Inc. System and apparatus for in-vivo assessment of relative position of an implant
US7245117B1 (en) * 2004-11-01 2007-07-17 Cardiomems, Inc. Communicating with implanted wireless sensor
US20060287602A1 (en) * 2005-06-21 2006-12-21 Cardiomems, Inc. Implantable wireless sensor for in vivo pressure measurement
US7466120B2 (en) * 2004-11-01 2008-12-16 Cardiomems, Inc. Communicating with an implanted wireless sensor
AU2004274005A1 (en) * 2003-09-16 2005-03-31 Cardiomems, Inc. Implantable wireless sensor
US7157942B2 (en) * 2004-12-08 2007-01-02 Seiko Epson Corporation Digital frequency difference detector with inherent low pass filtering and lock detection
CA2599965C (en) * 2005-03-04 2014-05-06 Cardiomems, Inc. Communicating with an implanted wireless sensor
CA2613241A1 (en) 2005-06-21 2007-01-04 Cardiomems, Inc. Method of manufacturing implantable wireless sensor for in vivo pressure measurement
US7492144B2 (en) 2005-09-06 2009-02-17 Cardiomems, Inc. Preventing false locks in a system that communicates with an implanted wireless sensor
US9742416B2 (en) * 2012-02-15 2017-08-22 Texas Instruments Incorporated IC phase detector with re-timed reference clock controlling switches
US10972109B2 (en) * 2018-09-10 2021-04-06 Apple Inc. Sub sampling phase locked loop (SSPLL) with wide frequency acquisition

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015083A (en) * 1975-08-25 1977-03-29 Bell Telephone Laboratories, Incorporated Timing recovery circuit for digital data
US4456890A (en) * 1982-04-05 1984-06-26 Computer Peripherals Inc. Data tracking clock recovery system using digitally controlled oscillator
US4567447A (en) * 1983-06-03 1986-01-28 Zenith Electronics Corporation Auto tuning for an oscillator

Also Published As

Publication number Publication date
DE3732225C2 (ja) 1990-11-29
JPS63211819A (ja) 1988-09-02
DE3732225A1 (de) 1988-09-01
US4720687A (en) 1988-01-19

Similar Documents

Publication Publication Date Title
JP2760796B2 (ja) 周波数ロックループ
US4947407A (en) Sample-and-hold digital phase-locked loop for ask signals
US5012494A (en) Method and apparatus for clock recovery and data retiming for random NRZ data
US4015083A (en) Timing recovery circuit for digital data
Rulkov et al. Synchronization methods for communication with chaos over band‐limited channels
JPH04505239A (ja) デジタル通信システムにおけるクロック回復方法及び装置
US4752942A (en) Method and circuitry for extracting clock signal from received biphase modulated signal
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JPH01254025A (ja) 波形エンコーダ及びデコーダ装置
US4320527A (en) Bit synchronizing system for pulse signal transmission
WO1991011854A1 (en) Amplitude locked loop circuits
US5999577A (en) Clock reproducing circuit for packet FSK signal receiver
KR940003664B1 (ko) 디지틀 신호 검출장치
US4799240A (en) Clock synchronizing circuit including a voltage controlled oscillator
JP2841935B2 (ja) 位相復調器
GB2242105A (en) Multi-level linecoding
US4313088A (en) Arrangement for generating a clock signal
US5706221A (en) Mehtod and apparatus for recovering digital data from baseband analog signal
JP3551351B2 (ja) クロック再生用ｐｌｌ装置
JP2543092B2 (ja) ディジタルデ−タ再生装置
US3157741A (en) Data transmission system
KR100198668B1 (ko) 디지탈 데이타 복원장치
Sarkar et al. Symmetric lock-range multilevel quantized digital phase locked FM demodulator
RU2038703C1 (ru) Цифровой приемник дискретных сигналов с "вращающейся фазой"
JP2689922B2 (ja) 復調装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees