JP2755233B2 - 高注入効率半導体接合 - Google Patents
高注入効率半導体接合Info
- Publication number
- JP2755233B2 JP2755233B2 JP28018895A JP28018895A JP2755233B2 JP 2755233 B2 JP2755233 B2 JP 2755233B2 JP 28018895 A JP28018895 A JP 28018895A JP 28018895 A JP28018895 A JP 28018895A JP 2755233 B2 JP2755233 B2 JP 2755233B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- band
- injection
- junction
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体回路及び半
導体発光素子を構成する半導体のＰＮ接合構造に関す
る。
導体発光素子を構成する半導体のＰＮ接合構造に関す
る。
【０００２】
【従来の技術】例えば接合トランジスタではエミッタか
らベースへの注入効率が高くなければならない。ホモ接
合のトランジスタでは、エミッタとベースのドーピング
比で、ヘテロ接合トランジスタでは広いバンドギャップ
エミッタでこれを実現している。
らベースへの注入効率が高くなければならない。ホモ接
合のトランジスタでは、エミッタとベースのドーピング
比で、ヘテロ接合トランジスタでは広いバンドギャップ
エミッタでこれを実現している。
【０００３】
【発明が解決しようとする課題】ところで、ホモ接合で
はベースのドーピングや使用温度に制限が生じ、ヘテロ
接合ではエミッタのバンドギャップが広くなると、ドナ
ー又はアクセプタ準位が深くなったり、抵抗が大きくな
ったりするという問題があった。
はベースのドーピングや使用温度に制限が生じ、ヘテロ
接合ではエミッタのバンドギャップが広くなると、ドナ
ー又はアクセプタ準位が深くなったり、抵抗が大きくな
ったりするという問題があった。
【０００４】本発明の目的は注入効率が高く、且つバン
ドギャップの狭い方の半導体から広い方の半導体への注
入効率を高くする方法を提供することにある。
ドギャップの狭い方の半導体から広い方の半導体への注
入効率を高くする方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、第１の半導体
と第２の半導体間との半導体ＰＮ接合において、ＰＮ接
合間に絶縁体又は真性半導体を有し、第１の半導体と絶
縁体又は真性半導体との間に第１及び第２の半導体より
も広いバンドギャップの第３の半導体を有し、第２の半
導体と絶縁体又は真性半導体との間に第１及び第２の半
導体よりも広いバンドギャップの第４の半導体を有し、
伝導帯又は価電子帯の一方のバンドエッジを第１の担体
の注入をはばまないように、他方のバンドエッジを第２
の担体の注入を阻止するように第１の半導体と第３の半
導体とを接続し、伝導帯又は価電子帯の一方のバンドエ
ッジを第２の担体の注入をはばまないように、他方のバ
ンドエッジを第１の担体の注入を阻止するように第２の
半導体と第４の半導体とを接続することを特徴とする高
注入効率半導体接合であり、また同種半導体間の半導体
ＰＮ接合において、ＰＮ接合間にＰＮ接合を形成する半
導体よりも広いバンドギャップの半導体又は絶縁体をは
さみ、伝導帯又は価電子帯の一方のバンドエッジを第１
の担体の注入をはばまないように接続し、他方のバンド
エッジを第２の担体の注入を阻止するように接続したこ
とを特徴とする高注入効率半導体接合である。
と第２の半導体間との半導体ＰＮ接合において、ＰＮ接
合間に絶縁体又は真性半導体を有し、第１の半導体と絶
縁体又は真性半導体との間に第１及び第２の半導体より
も広いバンドギャップの第３の半導体を有し、第２の半
導体と絶縁体又は真性半導体との間に第１及び第２の半
導体よりも広いバンドギャップの第４の半導体を有し、
伝導帯又は価電子帯の一方のバンドエッジを第１の担体
の注入をはばまないように、他方のバンドエッジを第２
の担体の注入を阻止するように第１の半導体と第３の半
導体とを接続し、伝導帯又は価電子帯の一方のバンドエ
ッジを第２の担体の注入をはばまないように、他方のバ
ンドエッジを第１の担体の注入を阻止するように第２の
半導体と第４の半導体とを接続することを特徴とする高
注入効率半導体接合であり、また同種半導体間の半導体
ＰＮ接合において、ＰＮ接合間にＰＮ接合を形成する半
導体よりも広いバンドギャップの半導体又は絶縁体をは
さみ、伝導帯又は価電子帯の一方のバンドエッジを第１
の担体の注入をはばまないように接続し、他方のバンド
エッジを第２の担体の注入を阻止するように接続したこ
とを特徴とする高注入効率半導体接合である。
【０００６】
【発明の実施の形態】以下に本発明の実施例を図によっ
て説明する。
て説明する。
【０００７】図１は本発明の第１の実施例を示す図であ
る。図１（ａ）は素子の断面図、図１（ｂ）〜（ｄ）は
エネルギーバンド図である。図１（ａ）でＰ型及びＮ型
半導体１１，１２の間にバンドギャップの広い半導体又
は絶縁膜１３をはさむ。
る。図１（ａ）は素子の断面図、図１（ｂ）〜（ｄ）は
エネルギーバンド図である。図１（ａ）でＰ型及びＮ型
半導体１１，１２の間にバンドギャップの広い半導体又
は絶縁膜１３をはさむ。
【０００８】図１（ｂ）はＮ型及びＰ型の半導体がイオ
ン化しないで中性の状態にある時の人為的な状態のバン
ド図である。Ｐ型のバンドギャップ１４とＮ型のバンド
ギャップ１５が等しいバンドギャップで、且つ広いギャ
ップの半導体のバンドギャップ１６をこれらの間にはさ
んでいる。この場合、伝導体は三つの領域で平坦になっ
て、価電子帯では中間層にバリヤーが生じている。図１
（ｃ）は図１（ｂ）の熱平衡状態でのバンド図である。
今このような構造のＰ−Ｎ接合に順方向の電流を流す
と、Ｎ領域１７からＰ領域１８への電子の注入が起こる
が、逆方向の正孔の注入は起こらない。即ちこのＰ−Ｎ
接合は電子の注入効率の非常に高い接合である。
ン化しないで中性の状態にある時の人為的な状態のバン
ド図である。Ｐ型のバンドギャップ１４とＮ型のバンド
ギャップ１５が等しいバンドギャップで、且つ広いギャ
ップの半導体のバンドギャップ１６をこれらの間にはさ
んでいる。この場合、伝導体は三つの領域で平坦になっ
て、価電子帯では中間層にバリヤーが生じている。図１
（ｃ）は図１（ｂ）の熱平衡状態でのバンド図である。
今このような構造のＰ−Ｎ接合に順方向の電流を流す
と、Ｎ領域１７からＰ領域１８への電子の注入が起こる
が、逆方向の正孔の注入は起こらない。即ちこのＰ−Ｎ
接合は電子の注入効率の非常に高い接合である。
【０００９】図１（ｄ）はバンドギャップの異なるＰ型
半導体１９とＮ型半導体２０とがあってこれらのバンド
ギャップは異なっている。この二つの半導体の間にこれ
らよりも広いバンドギャップの半導体２１がある。この
ような構造のＰ−Ｎ接合に順方向バイアスすると電子の
注入は起こるが、正孔の順方向注入は中間層のバリヤー
によって起こらない。この場合Ｎ型がＰ型より広いバン
ドギャップになっているが、バンドギャップの大きさは
逆であってもよい。但し、伝導帯は右向きに階段状に下
って行くような位置関係にあるものとする。
半導体１９とＮ型半導体２０とがあってこれらのバンド
ギャップは異なっている。この二つの半導体の間にこれ
らよりも広いバンドギャップの半導体２１がある。この
ような構造のＰ−Ｎ接合に順方向バイアスすると電子の
注入は起こるが、正孔の順方向注入は中間層のバリヤー
によって起こらない。この場合Ｎ型がＰ型より広いバン
ドギャップになっているが、バンドギャップの大きさは
逆であってもよい。但し、伝導帯は右向きに階段状に下
って行くような位置関係にあるものとする。
【００１０】図２に、図１（ｂ）のバンド図を実現する
方法を示す。横軸は結晶の格子定数、縦軸はエネルギー
レベルである。図は半導体の伝導体端及び価電子帯端の
エネルギーレベルを示している。今、これらの半導体で
混晶を作製した場合、液晶の格子定数とバンド幅のエネ
ルギーは第１次近似として直線で表すことが出来る。
方法を示す。横軸は結晶の格子定数、縦軸はエネルギー
レベルである。図は半導体の伝導体端及び価電子帯端の
エネルギーレベルを示している。今、これらの半導体で
混晶を作製した場合、液晶の格子定数とバンド幅のエネ
ルギーは第１次近似として直線で表すことが出来る。
【００１１】今ＩｎＡｓ（３１，３１′）とＡｌＳｂ
（３２，３２′）との混晶（３３，３３′）とＧａＡｓ
（３４，３４′）との混晶（３５，３５′）を作る。こ
の混晶をそれぞれ１４，１５の半導体とし、ＩｎＰ（３
６，３６′）を１６の層として用いれば、図１（ｂ）の
形のバンド図が実現される。図１（ｄ）の構造も同様の
手段を用いれば容易に実現出来る。
（３２，３２′）との混晶（３３，３３′）とＧａＡｓ
（３４，３４′）との混晶（３５，３５′）を作る。こ
の混晶をそれぞれ１４，１５の半導体とし、ＩｎＰ（３
６，３６′）を１６の層として用いれば、図１（ｂ）の
形のバンド図が実現される。図１（ｄ）の構造も同様の
手段を用いれば容易に実現出来る。
【００１２】図３（ａ），（ｂ）はそれぞれＮＰＮトラ
ンジスタの構造及びバンド図である。図２の混晶を用い
ればこの構造は容易に実現できる。この構造のトランジ
スタではＮ型エミッタ４１からＰ型ベース４２への電子
の注入は起こるが、ベース４２からエミッタ４１への正
孔の注入はバリヤー４３によって起こらない、即ちこの
トランジスタは高いエミッタ注入効率を得る。
ンジスタの構造及びバンド図である。図２の混晶を用い
ればこの構造は容易に実現できる。この構造のトランジ
スタではＮ型エミッタ４１からＰ型ベース４２への電子
の注入は起こるが、ベース４２からエミッタ４１への正
孔の注入はバリヤー４３によって起こらない、即ちこの
トランジスタは高いエミッタ注入効率を得る。
【００１３】図４（ａ），（ｂ），（ｃ）は真性半導体
をＰＮ接合間に有する本発明の一実施例で、ＰＮ接合の
構造と熱平衡状態でのバンド図、順方向バイアス状態で
のバンド図である。この構造は図４（ａ）に示すように
Ｎ型半導体５１とＰ型半導体５２とのあいだに真性層Ｉ
５３と広いバンドギャップの半導体５４と５５で構成さ
れている。図４（ｂ）の熱平衡状態のバンド図で、順方
向バイアスしたのが図４（ｃ）である。順方向バイアス
で電子はＮ型半導体５１から真性層５３に注入される
が、伝導帯のバリヤー５６によってＰ型半導体層５２に
は注入されない。又正孔はＰ型半導体５２から真性層５
３に注入されるが、価電子帯のバリヤー５７によってＮ
型半導体５１には注入されない。従ってＩ層でこれらの
電子と正孔とは再結して発光する。
をＰＮ接合間に有する本発明の一実施例で、ＰＮ接合の
構造と熱平衡状態でのバンド図、順方向バイアス状態で
のバンド図である。この構造は図４（ａ）に示すように
Ｎ型半導体５１とＰ型半導体５２とのあいだに真性層Ｉ
５３と広いバンドギャップの半導体５４と５５で構成さ
れている。図４（ｂ）の熱平衡状態のバンド図で、順方
向バイアスしたのが図４（ｃ）である。順方向バイアス
で電子はＮ型半導体５１から真性層５３に注入される
が、伝導帯のバリヤー５６によってＰ型半導体層５２に
は注入されない。又正孔はＰ型半導体５２から真性層５
３に注入されるが、価電子帯のバリヤー５７によってＮ
型半導体５１には注入されない。従ってＩ層でこれらの
電子と正孔とは再結して発光する。
【００１４】図５はＰＮ接合間に真性半導体を有する本
発明の別の実施例で、６層のＰ−Ｎ接合のバンド図であ
る。Ｎ型層６１、Ｐ型層６２、真性層はＩ1 層６３とＩ
2 層６４との２層に分かれている。層６５及び層６６は
広いバンドギャップ層である。層６５，６６の働きは図
４の例と同じである。
発明の別の実施例で、６層のＰ−Ｎ接合のバンド図であ
る。Ｎ型層６１、Ｐ型層６２、真性層はＩ1 層６３とＩ
2 層６４との２層に分かれている。層６５及び層６６は
広いバンドギャップ層である。層６５，６６の働きは図
４の例と同じである。
【００１５】
【発明の効果】以上のように本発明によれば、高い注入
効率のＰ−Ｎ接合が得られ、バイポーラトランジスタや
発光ダイオードの性能を改良できる効果を有する。
効率のＰ−Ｎ接合が得られ、バイポーラトランジスタや
発光ダイオードの性能を改良できる効果を有する。
【図１】ＰＮ接合間に絶縁体をはさむ本発明の一実施例
を示す図で、（ａ）はＰＮ接合の断面図、同図（ｂ）〜
（ｄ）はエネルギーバンド図である。
を示す図で、（ａ）はＰＮ接合の断面図、同図（ｂ）〜
（ｄ）はエネルギーバンド図である。
【図２】図１（ｂ）のエネルギーバンド図を実現するた
めに用いる半導体のバンド端エネルギーレベルと格子定
数との関係を示す図である。
めに用いる半導体のバンド端エネルギーレベルと格子定
数との関係を示す図である。
【図３】（ａ）はＮＰＮバイポーラトランジスタの構造
図で、（ｂ）はそのバンド図である。
図で、（ｂ）はそのバンド図である。
【図４】ＰＮ接合間に真性半導体を有する本発明の一実
施例を示す図であり、（ａ）は本発明による発光ダイオ
ードの構造図で、同図（ｂ）は（ａ）の熱平衡状態のエ
ネルギーバンド図、（ｃ）は（ａ）を順方向バイアスし
た時のエネルギーバンド図である。
施例を示す図であり、（ａ）は本発明による発光ダイオ
ードの構造図で、同図（ｂ）は（ａ）の熱平衡状態のエ
ネルギーバンド図、（ｃ）は（ａ）を順方向バイアスし
た時のエネルギーバンド図である。
【図５】ＰＮ接合間に真性半導体を有する本発明の別の
実施例である発光ダイオードのエネルギーバンド図であ
る。
実施例である発光ダイオードのエネルギーバンド図であ
る。
１１、１９、５２ Ｐ型半導体 １２、２０、５１ Ｎ型半導体 １３ バンドギャップの広い半導体又は絶縁膜 １４ Ｐ型バンドギャップ １５ Ｎ型バンドギャップ １６ 広いバンドギャップ １７ Ｎ領域 １８ Ｐ領域 ２１、５４、５５ 広いバンドギャップの半導体 ４１ Ｎ型エミッタ ４２ Ｐ型ベース ４３、５６、５７ バリヤー ５３、６３、６４ 真性層 ６１ Ｎ型層 ６２ Ｐ型層 ６５、６６ 広いバンドギャップ層
Claims (3)
- 【請求項１】 第１の半導体と第２の半導体間との半導
体ＰＮ接合において、前記ＰＮ接合間に絶縁体又は真性
半導体を有し、前記第１の半導体と前記絶縁体又は真性
半導体との間に前記第１及び第２の半導体よりも広いバ
ンドギャップの第３の半導体を有し、前記第２の半導体
と前記絶縁体又は真性半導体との間に前記第１及び第２
の半導体よりも広いバンドギャップの第４の半導体を有
し、伝導帯又は価電子帯の一方のバンドエッジを第１の
担体の注入を阻まないように、他方のバンドエッジを第
２の担体の注入を阻止するように前記第１の半導体と前
記第３の半導体とを接続し、伝導体又は価電子帯の一方
のバンドエッジを前記第２の担体の注入を阻まないよう
に、他方のバンドエッジを第１の担体の注入を阻止する
ように前記第２の半導体と前記第４の半導体とを接続す
ることを特徴とすることを特徴とする高注入効率半導体
接合。 - 【請求項２】 同種半導体間の半導体ＰＮ接合におい
て、前記ＰＮ接合間に前記ＰＮ接合を形成する半導体よ
りも広いバンドギャップの半導体又は絶縁体をはさみ、
伝導帯のバンドエッジを第１の担体の注入を阻まないよ
うに接続し、価電子帯のバンドエッジを第２の担体の注
入を阻止するように接続したことを特徴とする高注入効
率半導体接合。 - 【請求項３】 同種半導体間の半導体ＰＮ接合におい
て、前記ＰＮ接合間に前記ＰＮ接合を形成する半導体よ
りも広いバンドギャップの半導体又は絶縁体をはさみ、
伝導帯又は価電子帯の一方のバンドエッジを第１の担体
の注入を阻まないように接続し、他方のバンドエッジを
前記広いバンドエッジのバリヤーにより第２の担体の注
入を阻止するように接続したことを特徴とする高注入効
率半導体接合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28018895A JP2755233B2 (ja) | 1995-10-27 | 1995-10-27 | 高注入効率半導体接合 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28018895A JP2755233B2 (ja) | 1995-10-27 | 1995-10-27 | 高注入効率半導体接合 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071413A Division JPS61229360A (ja) | 1985-04-04 | 1985-04-04 | 高注入効率半導体接合 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9293082A Division JPH10144701A (ja) | 1997-10-27 | 1997-10-27 | 高注入効率半導体接合 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213408A JPH08213408A (ja) | 1996-08-20 |
| JP2755233B2 true JP2755233B2 (ja) | 1998-05-20 |
Family
ID=17621530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28018895A Expired - Lifetime JP2755233B2 (ja) | 1995-10-27 | 1995-10-27 | 高注入効率半導体接合 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755233B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5341327B2 (ja) * | 2006-09-28 | 2013-11-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| US8866194B2 (en) | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254657A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
-
1995
- 1995-10-27 JP JP28018895A patent/JP2755233B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213408A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289473B1 (ko) | 다층 베이스 헤테로접합 장치 및 그 제조방법 | |
| US6472718B2 (en) | Semiconductor device | |
| JP5727475B2 (ja) | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US3427515A (en) | High voltage semiconductor transistor | |
| JP2755233B2 (ja) | 高注入効率半導体接合 | |
| JPS60160166A (ja) | ヘテロ接合コレクタを有するバイポ−ラトランジスタ | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPH10144701A (ja) | 高注入効率半導体接合 | |
| JPH0584667B2 (ja) | ||
| CA1237538A (en) | Lateral bipolar transistor | |
| JP3151096B2 (ja) | 半導体発光素子 | |
| KR100298126B1 (ko) | 이종접합바이폴라트랜지스터의개선된구조및제조방법 | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPH0878432A (ja) | 半導体電子デバイス装置 | |
| CA1211563A (en) | Integrated circuit arrangement | |
| JP2003133561A (ja) | ３−５族化合物半導体および半導体装置 | |
| JPH05299771A (ja) | 半導体レーザダイオード | |
| JPH06252351A (ja) | 化合物半導体素子 | |
| JPS60242672A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPS62112370A (ja) | 半導体接合 | |
| JPH0513869A (ja) | 半導体レーザ装置 | |
| JPH0779181B2 (ja) | 光集積化素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |