JP2748461B2 - 画像表示回路 - Google Patents
画像表示回路Info
- Publication number
- JP2748461B2 JP2748461B2 JP63310900A JP31090088A JP2748461B2 JP 2748461 B2 JP2748461 B2 JP 2748461B2 JP 63310900 A JP63310900 A JP 63310900A JP 31090088 A JP31090088 A JP 31090088A JP 2748461 B2 JP2748461 B2 JP 2748461B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- display circuit
- address
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は画像表示回路に関し、特にワークステーショ
ンに使用される画像表示回路に関する。
ンに使用される画像表示回路に関する。
従来技術 従来のこの種の画像表示回路は画像データの表示のみ
を目的とするものであり、ルックアップテーブルを通し
た後の表示データをディジタル信号からアナログ信号に
変換してCRTに表示するのみの構成となっている。
を目的とするものであり、ルックアップテーブルを通し
た後の表示データをディジタル信号からアナログ信号に
変換してCRTに表示するのみの構成となっている。
上述した従来の画像表示回路においては、CRTに画像
を表示することのみを目的として構成されているため
に、プロセッサを用いて表示データを処理する回路は何
等設けられていない。よって、表示データをプロセッサ
により処理することができず、表示回路の故障検出を人
手で行ったり、ハードウェア的に画面を合成したり、ル
ックアップテーブルを通した後の表示データをセーブし
たりすることができないという欠点を有している。
を表示することのみを目的として構成されているため
に、プロセッサを用いて表示データを処理する回路は何
等設けられていない。よって、表示データをプロセッサ
により処理することができず、表示回路の故障検出を人
手で行ったり、ハードウェア的に画面を合成したり、ル
ックアップテーブルを通した後の表示データをセーブし
たりすることができないという欠点を有している。
発明の目的 そこで、本発明はこのような従来技術の欠点を解決す
べくなされたものであって、その目的とするところは、
表示データの処理を可能とした画像表示回路を提供する
ことにある。
べくなされたものであって、その目的とするところは、
表示データの処理を可能とした画像表示回路を提供する
ことにある。
発明の構成 本発明によれば、画像データ記憶部から画像データを
読出して表示する画面表示回路であって、少なくとも表
示画面上の１ラインアドレスを予め指定する指定手段
と、この指定されたアドレスと前記記憶部から画像デー
タを読出すための読出しアドレスとを比較する比較手段
と、この比較結果が一致したときに前記１ラインアドレ
スに相当する前記記憶部の読出しデータを格納するライ
ンメモリとを含むことを特徴とする画像表示回路が得ら
れる。
読出して表示する画面表示回路であって、少なくとも表
示画面上の１ラインアドレスを予め指定する指定手段
と、この指定されたアドレスと前記記憶部から画像デー
タを読出すための読出しアドレスとを比較する比較手段
と、この比較結果が一致したときに前記１ラインアドレ
スに相当する前記記憶部の読出しデータを格納するライ
ンメモリとを含むことを特徴とする画像表示回路が得ら
れる。
実施例 次に、本発明の実施例について図面を参照して説明す
る。
る。
図は本発明の実施例の構成図である。１は画像データ
を表示する目的で格納してある画像記憶部であり、表示
アドレス発生回路２で発生されるアドレスに従い、画像
データが順次読出されて行く。
を表示する目的で格納してある画像記憶部であり、表示
アドレス発生回路２で発生されるアドレスに従い、画像
データが順次読出されて行く。
３は表示画面上の１ラインアドレスを格納するレジス
タであり、比較器４にレジスタ３の内容と表示アドレス
発生回路２の表示のためのアドレス値とが入力されてい
る。表示アドレス発生回路２の発生するアドレスとレジ
スタ３の内容とが同値の時、比較器４により書込制御線
21がアクティブになり、ラインメモリ５にディジタル映
像信号線22のデータが書込まれる。この時のデータ線22
には、画像記憶部１から出された映像信号の他に、マー
カ発生器６で発生されたクロスヘアマーカ当のマーカ情
報が画像合成回路７で合成され、ルックアップテーブル
８により色付け処理された情報が付加されている。
タであり、比較器４にレジスタ３の内容と表示アドレス
発生回路２の表示のためのアドレス値とが入力されてい
る。表示アドレス発生回路２の発生するアドレスとレジ
スタ３の内容とが同値の時、比較器４により書込制御線
21がアクティブになり、ラインメモリ５にディジタル映
像信号線22のデータが書込まれる。この時のデータ線22
には、画像記憶部１から出された映像信号の他に、マー
カ発生器６で発生されたクロスヘアマーカ当のマーカ情
報が画像合成回路７で合成され、ルックアップテーブル
８により色付け処理された情報が付加されている。
ディジタル映像信号線22はディジタルアナログ変換器
９によりアナログ信号に変換され、CRT表示部10に表示
される。プロセッサ11はレジスタ３に指定した任意の表
示画面上のアドレスの１ラインデータをラインメモリ５
から随時データ線23を介して読出すことが可能である。
９によりアナログ信号に変換され、CRT表示部10に表示
される。プロセッサ11はレジスタ３に指定した任意の表
示画面上のアドレスの１ラインデータをラインメモリ５
から随時データ線23を介して読出すことが可能である。
発明の効果 以上説明したように、本発明によれば、少なくとも表
示画面上の１ラインアドレスを指定できるレジスタと、
このレジスタの内容と表示のためのアドレス値とを比較
する比較器と、プロセッサからアクセスできる表示画面
上での１ラインの表示データを１時記憶するラインメモ
リとを付加することにより、プロセッサの処理時間で画
面に表示する直前のデータを処理することができるの
で、ハードウェア的に画像を合成したり、ルックアップ
テーブルにより色付けした後のデータを、プロセッサが
ディスク等の他の記憶媒体にセーブしたり、期待値を持
って表示回路の故障検出の自動化がはかれる等の効果が
ある。
示画面上の１ラインアドレスを指定できるレジスタと、
このレジスタの内容と表示のためのアドレス値とを比較
する比較器と、プロセッサからアクセスできる表示画面
上での１ラインの表示データを１時記憶するラインメモ
リとを付加することにより、プロセッサの処理時間で画
面に表示する直前のデータを処理することができるの
で、ハードウェア的に画像を合成したり、ルックアップ
テーブルにより色付けした後のデータを、プロセッサが
ディスク等の他の記憶媒体にセーブしたり、期待値を持
って表示回路の故障検出の自動化がはかれる等の効果が
ある。
図は本発明の実施例のブロック図である。 主要部分の符号の説明 １……画像記憶部 ２……表示アドレス発生回路 ３……レジスタ ４……比較器 ５……ラインメモリ 11……プロセッサ
Claims (1)
- 【請求項１】画像データ記憶部から画像データを読出し
て表示する画面表示回路であって、少なくとも表示画面
上の１ラインアドレスを予め指定する指定手段と、この
指定されたアドレスと前記記憶部から画像データを読出
すための読出しアドレスとを比較する比較手段と、この
比較結果が一致を示したときに前記１ラインアドレスに
相当する前記記憶部の読出しデータを格納するラインメ
モリとを含むことを特徴とする画像表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310900A JP2748461B2 (ja) | 1988-12-08 | 1988-12-08 | 画像表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310900A JP2748461B2 (ja) | 1988-12-08 | 1988-12-08 | 画像表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02156291A JPH02156291A (ja) | 1990-06-15 |
| JP2748461B2 true JP2748461B2 (ja) | 1998-05-06 |
Family
ID=18010734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310900A Expired - Lifetime JP2748461B2 (ja) | 1988-12-08 | 1988-12-08 | 画像表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748461B2 (ja) |
-
1988
- 1988-12-08 JP JP63310900A patent/JP2748461B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02156291A (ja) | 1990-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867178A (en) | Computer system for displaying video and graphic data with reduced memory bandwidth | |
| US4663619A (en) | Memory access modes for a video display generator | |
| JP2748461B2 (ja) | 画像表示回路 | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPH0364125B2 (ja) | ||
| KR950004217B1 (ko) | 브이지에이의 커서 처리 시스템 | |
| US6529205B2 (en) | Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JP2745603B2 (ja) | ワークステーションの表示制御装置 | |
| JPH0573019A (ja) | 画像合成表示装置 | |
| JP2954587B2 (ja) | 表示画像管理装置 | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JPH06301374A (ja) | 画像作成装置 | |
| JP2606565B2 (ja) | 表示装置 | |
| JPH03265387A (ja) | Ｐｏｓ端末装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH09252431A (ja) | 文字情報発生回路 | |
| JPH02198280A (ja) | タイトル合成方法 | |
| JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
| JPS63177197A (ja) | カラ−デイスプレイ装置 | |
| JPS6210692A (ja) | 映像信号生成回路 | |
| JPH0763469B2 (ja) | 超音波診断装置 | |
| JPH0662685U (ja) | ビデオメモリ装置 | |
| JPS62133481A (ja) | 表示装置の制御装置 | |
| JPS60158246U (ja) | ラスタ・スキヤン型表示装置 |