JP2748427B2 - 色補正回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、カラー複写機やプリンタ等、中間調を含む
フルカラーを生成する装置において、原稿の色調を忠実
に再現するための色補正回路に関する。

（従来技術） 従来から、カラー印刷、カラーテレビ、カラー複写機
等の分野で、色補正について数多くの方法が提案されて
おり、その１つとして、テーブルメモリを用いて入力の
BGR系から出力のYMC系へ直接変換する方法がある。

しかし、BGR系３色信号を、必要とする濃度段階の分
解能でそれぞれにデジタル信号に変換した時の情報量は
非常に多く、従ってテーブルメモリの容量が莫大とな
り、コストが非常に高くなる。例えば、入力BGR各色に
対し８ビットを割りあて、出力YMCK各色が８ビットで出
力されるとすると、2²⁴×４バイトのメモリーが必要と
なってしまい実用的ではない。

そこで、テーブルメモリを用いて色補正を行なう場合
のメモリ容量削減の方法として、従来は補間を用いる方
法が主に検討されてきた。即ち、入力信号の上位ビット
をアドレスとした色補正メモリを用いることによってメ
モリ容量を削減し、粗くなった分を下位ビットを用いた
補間回路によって補正しようとする方法であるが、それ
でもメモリ容量の削減は十分でなかった。

（発明が解決しようとする課題） 本発明は、上記問題点を解決するものであって、色補
正の精度を落とすことなく、より少ない容量のテーブル
メモリを用いて色補正を行う色補正回路を提供すること
を目的とするものである。

本発明は、上記目的を達成するために、出力装置の色
再現範囲に着目した。

色補正装置の入力としては、BGR、Ｌ^＊ａ^＊ｂ^＊、HVC
等いくつかが考えられるが、ここではＬ^＊ａ^＊ｂ^＊入力
の場合を例にとって説明する。

第６図は、ある出力装置の色再現範囲を示している。
第６図は、Ｌ^＊＝20〜80（10間隔）の等平面で、出力装
置の色再現範囲を切った時の外郭をａ^＊ｂ^＊色度図上に
実線で表示したもので各閉ループの内側が色再現範囲で
ある。ここで注目すべきは、各Ｌ^＊等平面で切った時の
外郭は変形した４辺形に近く、又Ｌ^＊のレベルによって
その形が、様々である点である。従って、立体的に考え
て、この色再現範囲に外接し、かつ各面がＬ^＊−ａ
^＊面、ａ^＊−ｂ^＊面、ｂ^＊−Ｌ^＊面に平行な直方体を想
定した場合、その体積Ｖ′は、出力装置の色再現範囲の
体積Ｖに比べ大きいものになってしまう。その概念図を
第７図に示す。

通常のテーブルメモリによる色補正装置、補間無しの
例を第８図に示したが、この場合は、第７図の直方体に
対応したYMCK％のデータを全て持つことに対応し、出力
の色再現範囲外、つまりＶ′−Ｖに対応する量のデータ
を余分にメモリしていることになる。

更に、出力の色再現範囲に比べて、入力の範囲がより
広い場合は、外接直方体よりもより大きい直方体（体積
をＶ″とするＶ″＞Ｖ）に対応した入力データが入って
くることになり、Ｖ″−Ｖに対応する量のデータを余分
にメモリしていることになる。

本発明は、この余分なメモリに着目して、色補正メモ
リの容量を減らそうというものである。第６図に示した
出力装置の特性の場合は、Ｖ′に関してでも（Ｖ′−
Ｖ）/V′＝77％のメモリ容量の削減が見込まれ、Ｖ″を
考えれば削減率は更に大きくなる。

以上は、Ｌ^＊ａ^＊ｂ^＊の入力の場合で説明したが、BG
R、Ｌ^＊Ｈ^＊Ｃ^＊、HVC等の他の入力の場合でも削減率は
異るが同様のことが言え、例えば、ある入力装置からの
BGR濃度を直接入力した場合は、（Ｖ′−Ｖ）/V′＝65
％という算出結果が出ている。

（課題を解決するための手段） 本発明は、第１図に示すように、第１の表色系の色を
表わす３つの入力信号の内の２つをアドレスとして入力
し、出力装置の色再現範囲を考慮してあらかじめ定めら
れた起点アドレスを出力する起点アドレス生成メモリ２
と、その起点アドレス生成メモリ２の出力と他の１つの
入力信号の和を求める加算器３と、その加算器３の出力
をアドレスとして入力し、第２の表色系の色を表わす信
号を出力する色補正メモリ１とを有する。

また、本発明は他の態様によれば、第３図に示すよう
に、第１の表色系の色を表わす３つの入力信号の内の２
つの入力信号の一定数ｍの上位ビットをアドレスとして
入力し、出力装置の色再現範囲を考慮してあらかじめ定
められた起点アドレスを出力する起点アドレス生成メモ
リ２と、起点アドレス生成メモリ２の出力と他の１つの
入力信号の一定数ｍの上位ビットの和を求めるアドレス
加算器と、そのアドレス加算器３の出力をアドレスとし
て入力し、第２の表色系の色を表わす信号の一部を出力
する色補正メモリ１と、第１の表色系の色を表わす３つ
の入力信号から一定数ｍの上位ビットを除いた残りの下
位ビットｌと前記アドレス加算器３の出力を入力し、補
間用の補正量を出力する補間用回路５と、色補正メモリ
１の出力と補間用回路５の出力を加算し、第２の表色系
の色を表わす信号を出力する補間信号加算器６−１〜６
−４とを有する。

更に、本発明の他の態様によれば、第４図および第５
図に示すように、前記２つの態様の色補正回路におい
て、色補正回路の出力に接続される出力装置の色再現範
囲外の色に対応する入力信号があったとき、これを出力
装置の色再現範囲内の色に対応する信号に変換する手段
を有する。

その変換手段は、起点アドレス生成メモリ２を、出力
装置の色再現範囲外の色に対応する第１の表色系の色を
表わす２つの入力信号に対しては、色再現範囲外の色を
色再現範囲内の色に代替するよう構成することと、第１
の表色系の色を表わす２つの入力信号に対応して、他の
１つの入力信号の取り得る上限と下限を定める信号を出
力する最大最小メモリ７を設けることとと、他の１つの
入力信号と最大最小メモリ７の前記上限下限の出力とを
比較し、他の１つの入力信号が前記上限下限の範囲外の
とき範囲内の値に代替する比較器8,9とを設けることに
よって実現される。

（作 用） 本発明の動作原理を、第２図及び第１表を用いて説明
する。

第２図（ａ）〜（ｄ）は、本発明の原理を説明するた
めに想定した出力装置の色再現範囲と第１ 表によって割当てたアドレスをを示している。図中、斜
線で示した部分が、各Ｌ^＊のレベルにおける色再現範囲
であり、その中の数字は割当てたアドレスを示してい
る。この場合は、Ｌ^＊ａ^＊ｂ^＊共各２ビットを仮定し
た。従って、従来の第８図の方法の場合の色補正メモリ
の入力アドレスは、2²×^３＝64必要となる。この様子
を、第１表の左側に示す。

次に、本発明の場合は、ａ^＊ｂ^＊を入力とするテーブ
ルメモリからＬ^＊の起点アドレスを生成して、Ｌ^＊に加
算すると、第１表右側に示したようになる。第１表右側
の数字の内、カッコで示した部分は後で実施例の説明の
ときに用いるので、ここでは無視してよい。

順を追って説明すると、まず、（ａ^＊、ｂ^＊）＝
（０、０）と（ａ^＊、ｂ^＊）＝（０、１）は出力装置の
色再現範囲外なので、それに該当する信号は入力してこ
ないと考え、色補正メモリアドレスは必要ない。最初に
必要となるのは、（ａ^＊、ｂ^＊、Ｌ^＊）＝（０、２、
２）の点である。この場合、色補正メモリのアドレスを
０とするために、Ｌ^＊起点アドレスを生成させるメモリ
には、−２を記憶させておけばよい。なぜなら、色補正
メモリアドレス＝Ｌ^＊起点アドレス＋Ｌ^＊値 という関係にあるからである。

次に必要となるのは、（ａ^＊、ｂ^＊、Ｌ^＊）＝（０、
３、２）の場合であり、この時のＬ^＊起点アドレスは−
１にしておけば、色補正メモリのアドレスは１となる。

この様にして順次、出力装置の色再現範囲を見て、必
要な部分のみの色補正メモリのアドレスを１ずつ増加し
ていくよう、Ｌ^＊起点アドレスを決定しておけばよい。

この場合は、従来例の場合、色補正メモリのアドレス
が64個必要だったのに対し、本発明では26個に減らすこ
とができることになる。色補正メモリに必要なアドレス
が減れば、その分色補正メモリの容量が減るので、大幅
なメモリ量削減となる。Ｌ^＊起点アドレス生成のメモリ
が増えるが、この場合でもたかだか16アドレスのメモリ
であり、入力のビット数が増えれば色補正メモリの削減
量に比べて問題とならなくなる。

また、本発明は色補正メモリを第２の表色系の上位ビ
ットのみを出力するよう構成し、下位ビットは補間によ
り生成する色補正回路に適用することが可能であり、こ
の場合には補間によるメモリ容量の削減とアドレス起点
生成によるメモリの削減とが相俟って、一層のメモリ容
量の削減が可能となる。

また、本発明は、出力装置の色再現範囲内に飽和させ
るという機能の一部を、起点アドレス生成メモリに兼用
させることができ、その分回路構成が簡易化できる。

（実施例） 第３図は本発明の第１の実施例を示すものである。入
力のａ^＊、ｂ^＊の各ｍビットを、アドレス生成メモリ２
のアドレスとして入力し、出力のＬ^＊起点アドレスとＬ
^＊ｍビット入力とを加算器３で加算して、色補正メモリ
１のアドレスとして入力させる構成となっている。Ｌ^＊
ａ^＊ｂ^＊の場合、Ｌ^＊の入力範囲は、ａ^＊、ｂ^＊の入力
範囲に比べて狭いので、Ｌ^＊を他より１ビット減らして
も問題は無い。圧縮率は、先に述べたように約23％以下
なので、色補正メモリ１のアドレスは少なくとも２ビッ
ト減らすことができる。また、色補正メモリの出力は、
通常はYMCK％であるが、YMC％だけを出力として、Ｋ％
は他の方法で生成しても差しつかえない。

この実施例の動作は、先に述べた動作原理とほぼ同じ
なのでここでは省略し、相違点のみを述べる。

相違点は、動作原理の説明では、色補正メモリのアド
レスが小さいうちは、Ｌ^＊の起点アドレスとして負の符
号を持ったものがあったが、ここでは、正の符号のもの
しか持たないという点である。負の符号を持つと、起点
アドレス生成メモリの出力ビット数が１ビット増えてし
まい、起点アドレス生成メモリの容量が増えると共に、
加算器もそれだけ多いビット数を計算できるものが必要
となる。

そこで、最初のＬ^＊起点アドレスを０にセットするこ
とにする。これにより、最初の色補正メモリの入力アド
レスが０から始まらないことになるが、Ｌ^＊ａ^＊ｂ^＊の
入力ビット数が増えれば、例えばｍ≧４位になれば、こ
の無駄は、色補正メモリの総アドレス約2¹⁰に比べ、高
々Max2⁴程度なので、無視できる量となり、問題は生じ
ない。

第３図は、本発明の第２の実施例を示すブロック図で
ある。第１図に示した第１の実施例と異なる点は、Ｌ^＊
ａ^＊ｂ^＊入力の内、各上位ｍビットのみに第１の実施例
の起点アドレス生成によるメモリ容量節減の技術を適用
し、下位ｌビットは補間用回路５を通して最後に補正量
をYMC（Ｋ）％に加算している点である。即ち、アドレ
ス生成メモリ２はａ^＊の上位ｍビットとｂ^＊の上位ｍビ
ットによりＬ^＊起点アドレス3m−２ビットを取り出すル
ックアップテーブルとして構成され、アドレス生成メモ
リ２により得られたＬ^＊起点アドレスとＬ^＊アドレスの
上位ｍビットを加算器３により加算して色補正メモリ１
に対するアドレスを得る。色補正メモリ１はYMC（Ｋ）
％の上位ビットを格納しており、加算器３の出力するア
ドレスに基づいて対応する値が読み出される。補間用回
路５はａ^＊,b^＊,L^＊の各下位ｌビットと加算器３の出力
とにより補間用の補正量を出力し、その補正量は加算器
６−１〜６−４により色補正メモリ１の出力と加算さ
れ、補間されたYMC（Ｋ）％が得られる。

この場合、上位ビットによって補間のやり方が影響を
受けるので、補間用回路３の入力として、色補正メモリ
１の入力と同一の信号を加えている。この信号は、先に
述べた様に、すでに少なくとも２ビット減少しているの
で、補間用回路３もテーブルメモリで構成するとした場
合は、補間用メモリ容量も少なくとも1/4に減少するこ
とになる。従って、補間の有無にかかわらず、トータル
のメモリ容量は少なくとも1/4に減量するという利点は
変りないものである。

また、第１図、および第３図の実施例は共に、ａ^＊ｂ
^＊からＬ^＊の起点アドレスを生成する場合を示したが、
Ｌ^＊ａ^＊ｂ^＊の組み合せはこれに限定されることはな
く、任意の組み合せでよい。例えば、Ｌ^＊ａ^＊よりｂ^＊
の起点アドレスを発生させてもよく、この場合Ｌ^＊を他
より１ビット減らしたとすれば、アドレス生成メモリの
容量が1/2になるという利点もある。

更に、入力はＬ^＊ａ^＊ｂ^＊の組に限定されるわけでは
なく、Ｌ^＊Ｈ^＊Ｃ^＊、BGR、HVC等、他の色を表わす３つ
の変数であってもよいことは、本発明の原理からして明
らかなことである。

第４図に本発明の更に他の実施例（第３の実施例）を
示す。これは、第１図および第３図に示したような第１
および第２の実施例が、入力データとして、出力の色再
現範囲内のデータしか入ってこないことを想定していた
のに対し、第４図の実施例は、出力の色再現範囲外のデ
ータが入って来てもよいようにしたという点で異ってい
る。つまり、任意のデータが入って来ても、出力装置の
色再現範囲内に変換してしまう機能が追加されている。
この動作について、再び第２図（ａ）〜（ｄ）、および
第１表に基づいて、原理を説明する。

まず、色再現範囲内の入力データに関しては、第５図
と第３図の結果は全く同一である。例えば、第１表で、
（ａ^＊、ｂ^＊、Ｌ^＊）＝（０、２、２）の場合、アドレ
ス生成メモリ２の出力であるＬ^＊起点アドレスは、−２
が出力される。これと共に、最小最大生成メモリ７から
は、（ａ^＊、ｂ^＊）＝（０、２）に対応するＬ^＊のMax
とMin即ちＬ^＊Min＝２、Ｌ^＊Max＝２が出力され、比較
器８、９で比較されて、MinとMaxの値の間に飽和させた
修正Ｌ^＊が出力されるが、色再現範囲内のデータに関し
ては入力Ｌ^＊と修正Ｌ^＊は当然等しくなり、よって、Ｌ
^＊起点アドレスと修正Ｌ^＊を加算した結果は、第３図の
実施例と同じになる。

次に、色再現範囲外の入力データ、例えば第１表で、
（ａ^＊、ｂ^＊、Ｌ^＊）＝（０、０、０）の場合について
説明すると、まず起点アドレス生成メモリ２からは、出
力したい色再現域内のデータと同一の（ａ^＊、ｂ^＊）＝
（１、０）と同一になるように出力したいと仮定したの
で、−１とした。これと共に、最小最大生成メモリ７か
らは、（ａ^＊、ｂ^＊）＝（１、０）の最小最大Ｌ^＊、こ
の場合だと、Ｌ^＊Min＝３、Ｌ^＊Max＝３が出力される。
そして、比較器８でＬ^＊MinとＬ^＊が比較されて大きい
方の値３を出力し、その出力は比較器９でＬ^＊Maxと３
が比較されて、修正Ｌ^＊＝３を出力する。このように、
色再現範囲外の入力に対しては、まずａ^＊、ｂ^＊を色再
現範囲内に飽和させ、次に、Ｌ^＊を色再現範囲内に飽和
させるという機能を実現することが可能である。通常
は、この色再現範囲内に飽和させる機能は、色補正回路
とは別々に設けることになるが、本発明の応用により、
その一部、即ち、ａ^＊、ｂ^＊を色再現範囲内に飽和させ
るという機能を、起点アドレス生成メモリ２に兼ねさせ
ることができ、回路を簡易化できることになる。

第５図は、本発明の更に別の実施例（第４の実施例）
として、色再現範囲外の入力データにも対処可能で、か
つ補間を有する色補正回路に適用した場合の例を示す。
これの動作は、第３図と第４図の両実施例を組み合せた
ものに相当し、その動作も両実施例の動作を組み合せた
ものと同じである。その特徴は、（ａ^＊、ｂ^＊）の下位
ビットの生成メモリ10を持つ点である。これは、色再現
域外のデータが入力してきた場合、（ａ^＊、ｂ^＊）の下
位ビットも変わってしまうために必要となるものであ
る。

以上、第４図、第５図の実施例は、（ａ^＊、ｂ^＊）よ
りＬ^＊の起点アドレスを生成する例を示したが、入力は
これに限定されるわけでなく、Ｌ^＊Ｈ^＊Ｃ^＊、HVC等で
も同様なことが言える。この場合の組み合せとして、ａ
^＊、ｂ^＊の代りにＨ^＊、Ｃ^＊、またはHCを用いれば、彩
度を飽和させてから明度を飽和させるという第４図、第
５図とほぼ同様な飽和のさせ方が実施でき、ａ^＊、ｂ^＊
の代りにＬ^＊、Ｈ^＊またはＶ、Ｈを用いてＬ^＊の代りに
Ｃ^＊またはＣを用いれば、明度を飽和させてから彩度を
飽和させるという、別の飽和のさせ方が実現できること
が容易に類推できる。

（発明の効果） 本発明は、色を表わす３つの入力信号のうちの２つ、
またはその２つの入力信号の上位ビットをアドレスとし
て入力し、他の１つの入力信号の起点アドレスを出力す
る起点アドレス生成メモリメモリと、その生成した起点
アドレスと他の１つの入力信号、またはその信号の上位
ビットとを加算することりより色補正メモリのアドレス
を得る加算器を有し、上記起点アドレスを出力装置の表
色系の色再現範囲を考慮して色補正メモリに無駄が生じ
ないように予め定めることができるので、色補正メモリ
の容量を従来に比べ大幅に削減することができる。

また、本発明は上位ビットによりアドレス起点生成に
よるメモリの削減を行ない、下位ビットにより補間を用
いることによるメモリの削減を行なう態様で実施するこ
とができ、一層のメモリ容量の削減が可能となる。

また、本発明は、出力装置の色再現範囲内に飽和させ
るという機能の一部を、起点アドレス生成メモリに兼用
させる態様で実施することができ、その分回路構成が簡
易化できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図であ
る。 第２図は、本発明の原理を説明するために仮想した出力
装置の色再現範囲とアドレスの割当ての一例を示す図で
ある。 第３図は本発明の第２の実施例を示すブロック図であ
る。 第４図は本発明の第３の実施例を示すブロック図であ
る。 第５図は本発明の第４の実施例を示すブロック図であ
る。 第６図はある出力装置の色再現範囲の一例を示す図であ
り、第７図はその概略を立体的に表わしたものである。 第８図は従来例の色補正メモリの構成を示す図である。 １……色補正メモリ、２……起点アドレス生成メモリ、
３……アドレス加算器、５……補間用回路、６−１〜６
−４……補間信号加算器、７……最大最小メモリ、8,9
……比較器、10……下位ビット生成メモリ。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１の表色系の色を表わす３つの入力信号
   の内の２つをアドレスとして入力し、出力装置の色再現
   範囲を考慮してあらかじめ定められた起点アドレスを出
   力する起点アドレス生成メモリと、 前記起点アドレス生成メモリの出力と他の１つの入力信
   号の和を求めるアドレス加算器と、 前記アドレス加算器の出力をアドレスとして入力し、第
   ２の表色系の色を表わす信号を出力する色補正メモリと を有することを特徴とする色補正回路。
2. 【請求項２】第１の表色系の色を表わす３つの入力信号
   の内の２つの入力信号の一定数の上位ビットをアドレス
   として入力し、出力装置の色再現範囲を考慮してあらか
   じめ定められた起点アドレスを出力する起点アドレス生
   成メモリと、 前記起点アドレス生成メモリの出力と他の１つの入力信
   号の一定数の上位ビットの和を求めるアドレス加算器
   と、 前記アドレス加算器の出力をアドレスとして入力し、第
   ２の表色系の色を表わす信号の一部を出力する色補正メ
   モリと、 前記第１の表色系の色を表わす３つの入力信号から前記
   一定数の上位ビットを除いた残りの下位ビットと前記ア
   ドレス加算器の出力を入力し、補間用の補正量を表わす
   補間信号を出力する補間用回路と、 前記色補正メモリの出力と前記補間用回路の出力を加算
   し、第２の表色系の色を表わす信号を出力する補間信号
   加算器と を有することを特徴とする色補正回路。
3. 【請求項３】出力装置の色再現範囲外の色に対応する入
   力信号があったとき、これを出力装置の色再現範囲内の
   色に対応する信号に変換する手段を有し、 その変換する手段は、 起点アドレス生成メモリを、出力装置の色再現範囲外の
   色に対応する第１の表色系の色を表わす２つの入力信号
   に対しては、色再現範囲外の色を色再現範囲内の色に代
   替するよう構成し、 第１の表色系の色を表わす２つの入力信号に対応して、
   他の１つの入力信号の取り得る上限と下限を定める信号
   を出力する最大最小メモリを設け、 他の１つの入力信号と最大最小メモリの前記上限下限の
   出力とを比較し、他の１つの入力信号が前記上限下限の
   範囲外のとき範囲内の値に代替する比較器を設け て成ることを特徴とする請求項（１）または（２）記載
   の色補正回路。