JP2743884B2 - Microwave switch - Google Patents

Microwave switch

Info

Publication number
JP2743884B2
JP2743884B2 JP26781695A JP26781695A JP2743884B2 JP 2743884 B2 JP2743884 B2 JP 2743884B2 JP 26781695 A JP26781695 A JP 26781695A JP 26781695 A JP26781695 A JP 26781695A JP 2743884 B2 JP2743884 B2 JP 2743884B2
Authority
JP
Japan
Prior art keywords
fet
terminal
transmission line
drain
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26781695A
Other languages
Japanese (ja)
Other versions
JPH0993001A (en
Inventor
マディヒアン モハマド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26781695A priority Critical patent/JP2743884B2/en
Publication of JPH0993001A publication Critical patent/JPH0993001A/en
Application granted granted Critical
Publication of JP2743884B2 publication Critical patent/JP2743884B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はFET(電界効果ト
ランジスタ)を用いたマイクロ波スイッチに関する。
The present invention relates to a microwave switch using an FET (field effect transistor).

【0002】[0002]

【従来の技術】図5に、従来のFETマイクロ波スイッ
チの構成の一例を示す。なお、従来のマイクロ波半導体
スイッチとして、例えば特開平4−113702号公報
には、入出力線路の接続点にFET2個を接続し、2個
のFETに並列にそれぞれ接続されるインダクタ用線路
の線路長をずらすことで、広帯域にわたる高アイソレー
ション性能が得られるようにした構成が提案されてい
る。
2. Description of the Related Art FIG. 5 shows an example of the configuration of a conventional FET microwave switch. As a conventional microwave semiconductor switch, for example, in Japanese Patent Application Laid-Open No. 4-113702, two FETs are connected to a connection point of an input / output line, and a line of an inductor line connected in parallel to the two FETs. There has been proposed a configuration in which high isolation performance over a wide band can be obtained by shifting the length.

【0003】図5において、31及び32はFET、4
及び5はインダクタ、90、2、3、及び8は伝送線路
を示す。また、11はバイアス端子、23及び24は第
1及び第2の信号入出力端子を示している。
In FIG. 5, 31 and 32 are FETs, 4
And 5 indicate inductors, and 90, 2, 3, and 8 indicate transmission lines. Reference numeral 11 denotes a bias terminal, and reference numerals 23 and 24 denote first and second signal input / output terminals.

【0004】図5を参照して、この従来のマイクロ波ス
イッチは、FET31のゲート端子とFET32のゲー
ト端子とを共通接続し、その接続点とバイアス端子11
との間に伝送線路8を接続し、FET31とFET32
のソース端子を接地線に接続し、FET31のドレイン
端子とFET32のドレイン端子との間に伝送線路2を
接続し、FET31のドレイン端子と第1の信号入出力
端子23との間に伝送線路90を接続し、またFET3
2のドレイン端子と第2の信号入出力端子24との間に
伝送線路3を接続し、さらにFET31及びFET32
のドレイン・ソース間にインダクタ4、5をそれぞれ接
続して構成されている。
Referring to FIG. 5, in this conventional microwave switch, the gate terminal of FET 31 and the gate terminal of FET 32 are commonly connected, and the connection point and bias terminal 11 are connected.
And the transmission line 8 is connected between the FET 31 and the FET 32
Is connected to the ground line, the transmission line 2 is connected between the drain terminal of the FET 31 and the drain terminal of the FET 32, and the transmission line 90 is connected between the drain terminal of the FET 31 and the first signal input / output terminal 23. And FET3
The transmission line 3 is connected between the drain terminal 2 and the second signal input / output terminal 24.
And inductors 4 and 5 are respectively connected between the drain and the source.

【0005】この従来のマイクロ波スイッチにおいて、
第1の信号入出力端子23からマイクロ波が入射されて
第2の信号入出力端子24へ現れる(伝搬出力される)
ためには、バイアス端子11にFETのピンチオフ電圧
より小さい負のバイアス電圧を印加する。その際、FE
T31及びFET32のドレイン・ソース間は容量成分
となり、それぞれ並列に接続されているインダクタ4及
びインダクタ5と設計周波数で並列共振して高インピー
ダンス状態となり、第1の信号入出力端子23から入射
したマイクロ波は、第2の信号入出力端子24へ伝搬し
て現れる。
In this conventional microwave switch,
Microwave is incident from the first signal input / output terminal 23 and appears on the second signal input / output terminal 24 (propagated and output).
For this purpose, a negative bias voltage smaller than the pinch-off voltage of the FET is applied to the bias terminal 11. At that time, FE
The capacitance between the drain and the source of the T31 and the FET 32 becomes a high-impedance state by resonating at a design frequency with the inductor 4 and the inductor 5 connected in parallel with each other, and becomes a high-impedance state. The wave propagates to the second signal input / output terminal 24 and appears.

【0006】一方、第1の信号入出力端子23から入射
したマイクロ波は第2の信号入出力端子24へ現れない
ためには、バイアス端子11に零(0)Vのバイアス電
圧を印加する。FET31及びFET32のドレイン・
ソース間は低インピーダンス状態になり、第1の信号入
出力端子23から入射したマイクロ波は、FETを通し
てアースに流れるため、第2の信号入出力端子24へ現
れない。
On the other hand, in order to prevent the microwave incident from the first signal input / output terminal 23 from appearing on the second signal input / output terminal 24, a bias voltage of zero (0) V is applied to the bias terminal 11. The drain of FET31 and FET32
The source is in a low impedance state, and the microwave incident from the first signal input / output terminal 23 flows to the ground through the FET, and does not appear at the second signal input / output terminal 24.

【0007】[0007]

【発明が解決しようとする課題】上記従来のマイクロ波
スイッチでは、バイアス端子11の電圧がピンチオフV
時のFET31、32のソース・ドレイン間容量による
伝搬特性の劣化を防ぐために、FETのドレイン・ソー
ス間に所望の周波数において該容量と共振するインダク
タを並列に接続することによって、FET31、32の
容量成分による影響をなくしていた。
In the above-mentioned conventional microwave switch, the voltage of the bias terminal 11 is set to the pinch-off V.
In order to prevent the deterioration of the propagation characteristics due to the source-drain capacitance of the FETs 31 and 32 at the time, an inductor that resonates with the capacitance at a desired frequency is connected in parallel between the drain and the source of the FET, thereby reducing the The effects of the components were eliminated.

【0008】しかしながら、上記従来のマイクロ波スイ
ッチにおいては、FET31、32のドレイン・ソース
間にインダクタ4、5がそれぞれ接続されているため
に、FET31、32のドレイン・ソース間が直流的に
接続されることになり、低周波数領域での伝搬特性が劣
化し、またプロセス等の影響(例えばバラツキ)によっ
て、FETのソース・ドレイン間容量が設計値と異なっ
た場合には、ずれた共振周波数の調整のためのインダク
タのトリミングが不可能であるため、スイッチ回路の再
設計及び再試作が必要となるという問題がある。
However, in the conventional microwave switch, since the inductors 4 and 5 are respectively connected between the drains and the sources of the FETs 31 and 32, the drains and the sources of the FETs 31 and 32 are connected in a DC manner. If the propagation characteristics in the low frequency region deteriorate and the capacitance between the source and drain of the FET is different from the design value due to the influence of the process (for example, variation), the deviation of the resonance frequency is adjusted. Therefore, there is a problem that the switch circuit needs to be redesigned and reproduced because the inductor cannot be trimmed.

【0009】従って、本発明の目的は、上記の問題点を
解決し、広帯域且つ動作周波数の調整が可能なマイクロ
波スイッチを実現することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems and to realize a microwave switch capable of adjusting the operating frequency in a wide band.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第1のFETのゲート端子と前記第1の
FETと等しい特性の第2のFETのゲート端子とを接
続し、前記接続点と第1のバイアス端子との間に所定の
長さ及び特性インピーダンスの第1の伝送線路を接続
し、前記第1、第2のFETのソース端子と接地端子と
の間に等しい長さ及び特性インピーダンスの第2、第3
の伝送線路をそれぞれ接続し、前記第1のFETのドレ
イン端子と前記第2のFETのドレイン端子との間に所
定の長さ及び特性インピーダンスの第4の伝送線路を接
続し、前記第1、第2のFETのドレイン端子と第1、
第2の信号入出力端子との間に所定の長さ及び特性イン
ピーダンスの第5、第6の伝送線路をそれぞれ接続し、
前記第1のFETのドレイン端子に、ソース端子が接地
に接続され、前記第1のFETと等しい特性の、第3の
FETのドレイン端子を接続し、前記第2のFETのド
レイン端子に、ソース端子が接地に接続され、前記第1
のFETと等しい特性の、第4のFETのドレイン端子
を接続し、前記第3のFETのゲート端子が前記第4の
FETのゲート端子に接続され、前記第3及び第4のF
ETのゲート端子の接続点と第2のバイアス端子との間
に第7の伝送線路が接続されているマイクロ波スイッチ
であって、以下の特徴を備える
In order to achieve the above-mentioned object, the present invention provides a semiconductor device comprising a gate terminal of a first FET and the first FET.
Connect the gate terminal of the second FET with the same characteristics as the FET.
And a predetermined voltage is applied between the connection point and the first bias terminal.
Connect the first transmission line of length and characteristic impedance
And a source terminal and a ground terminal of the first and second FETs.
The second and third of the same length and characteristic impedance between
Are connected, and the drain of the first FET is connected.
Between the IN terminal and the drain terminal of the second FET.
Connect a fourth transmission line with a fixed length and characteristic impedance.
Then, the drain terminals of the first and second FETs are connected to the first and second FETs.
A predetermined length and characteristic impedance between the second signal input / output terminal
Connect the fifth and sixth transmission lines of the impedance, respectively,
The source terminal is grounded to the drain terminal of the first FET.
, And having a characteristic equal to that of the first FET,
The drain terminal of the second FET is connected to the drain terminal of the second FET.
A source terminal connected to ground at the rain terminal;
Drain terminal of the fourth FET having the same characteristics as the FET of the fourth embodiment.
And the gate terminal of the third FET is connected to the fourth
Connected to the gate terminal of the FET, the third and fourth F
Between the connection point of the gate terminal of ET and the second bias terminal
Switch connected to a seventh transmission line
And has the following features .

【0011】前記第1のバイアス端子の電圧をFETの
ピンチオフ電圧近傍に設定し、前記第2のバイアス端子
の電圧を0V、またはFETのピンチオフ電圧近傍に設
定することによって、現れたドレイン・ソース容量と、
前記第2、第3の伝送線路のインダクタンスとから構成
される直列共振回路、または並列共振回路によって、前
記第1、第2の信号入出力端子間が切断または接続され
[0011] The voltage of the first bias terminal is
A second bias terminal set near the pinch-off voltage;
Voltage around 0V or near the pinch-off voltage of the FET.
The drain-source capacitance that appears,
The second transmission line and the third transmission line.
Series resonance circuit or parallel resonance circuit
The first and second signal input / output terminals are disconnected or connected.
You .

【0012】[0012]

【作用】本発明のマイクロ波スイッチにおいては、第1
の制御信号用バイアス端子の電圧は0Vとし且つ第2の
制御信号用バイアス端子の電圧はFETのピンチオフ電
圧よりも小さい時、並列共振回路が形成され、この並列
共振回路の共振周波数帯において、第1の入出力端子に
入力された信号が第2の入出力端子に伝搬出力される。
In the microwave switch of the present invention, the first
When the voltage of the control signal bias terminal is 0 V and the voltage of the second control signal bias terminal is smaller than the pinch-off voltage of the FET, a parallel resonance circuit is formed, and in the resonance frequency band of this parallel resonance circuit, The signal input to the first input / output terminal is propagated and output to the second input / output terminal.

【0013】また、第1の制御信号用バイアス端子の電
圧がFETのピンチオフ電圧よりも小さかつ第2の
制御信号用バイアス端子の電圧が0Vの時、直列共振回
路、すなわちショート回路が形成され、第1の入出力端
子に入力された信号は第2の入出力端子に現れない。
Further, when the first control voltage signal for the bias terminal is rather smaller than the pinch-off voltage of the FET, and the voltage of the second control signal for bias terminal is 0V, the series resonant circuit, i.e. a short circuit is formed The signal input to the first input / output terminal does not appear at the second input / output terminal.

【0014】[0014]

【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1は、本発明の一実施形態の構成を示す
図である。
FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【0016】図1を参照して、本実施形態に係るマイク
ロ波スイッチは、FET21のゲート端子とFET22
のゲート端子を共通接続し、その接続点と第1のバイア
ス端子11との間に所定の周波数において長さが1/4
波長(=λ/4)で、特性インピーダンスが50Ωの伝
送線路8を接続し、FET21及びFET22のソース
端子と接地線との間に特性インピーダンス50Ωの伝送
線路15及び16をそれぞれ接続し、FET21のドレ
イン端子とFET22のドレイン端子との間に特性イン
ピーダンス50Ωの伝送線路2を接続し、FET21及
びFET22のドレイン端子と第1及び第2の信号入出
力端子23、24との間に特性インピーダンス50Ωの
伝送線路90、3をそれぞれ接続している。
Referring to FIG. 1, a microwave switch according to the present embodiment includes a gate terminal of an FET 21 and an FET 22.
Are connected in common, and the length is 1/4 at a predetermined frequency between the connection point and the first bias terminal 11.
A transmission line 8 having a wavelength (= λ / 4) and a characteristic impedance of 50Ω is connected, and transmission lines 15 and 16 having a characteristic impedance of 50Ω are connected between source terminals of the FETs 21 and 22 and a ground line, respectively. A transmission line 2 having a characteristic impedance of 50Ω is connected between the drain terminal and the drain terminal of the FET 22, and a characteristic impedance of 50Ω is connected between the drain terminals of the FETs 21 and 22 and the first and second signal input / output terminals 23 and 24. The transmission lines 90 and 3 are connected respectively.

【0017】そして、本実施形態に係るマイクロ波スイ
ッチにおいては、FET21のドレイン端子にソース端
子が接地に接続されているFET32のドレイン端子を
接続し、FET22のドレイン端子にソース端子が接地
に接続されているFET33のドレイン端子を接続し、
且つFET32のゲート端子とFET33のゲート端子
は共通接続され、その接続点と第2のバイアス端子12
との間に所定の周波数において長さが1/4波長(=λ
/4)で特性インピーダンスが50Ωの伝送線路18が
設けられている。
In the microwave switch according to this embodiment, the drain terminal of the FET 21 is connected to the drain terminal of the FET 32 whose source terminal is connected to ground, and the drain terminal of the FET 22 is connected to the source terminal to ground. Connected to the drain terminal of the FET 33
The gate terminal of the FET 32 and the gate terminal of the FET 33 are connected in common, and the connection point and the second bias terminal 12
長 wavelength (= λ) at a predetermined frequency between
/ 4), a transmission line 18 having a characteristic impedance of 50Ω is provided.

【0018】本実施形態に係るマイクロ波スイッチの動
作を説明するために、下記の事項を前提とする。
In order to explain the operation of the microwave switch according to the present embodiment, the following matters are assumed.

【0019】(1)FET21、22、32、33は全
てディプリーション型で且つ互いに等しい特性を有す
る。
(1) The FETs 21, 22, 32, and 33 are all of the depletion type and have the same characteristics.

【0020】(2)第1及び第2のバイアス端子11、
12の電圧が0Vの時、当該全てのFETのドレイン・
ソース間は等しく低抵抗成分(抵抗値R〜0)になる。
(2) First and second bias terminals 11,
12 is 0 V, the drains of all the FETs
The sources have equal low resistance components (resistance values R to 0).

【0021】(3)第1及び第2のバイアス端子11、
12の電圧がFETのピンチオフ電圧より小さい時、当
該全てのFETのドレイン・ソース間は等しい容量成分
(Cp)になる。
(3) First and second bias terminals 11,
When the voltage of No. 12 is smaller than the pinch-off voltage of the FET, the capacitance component (Cp) becomes equal between the drain and the source of all the FETs.

【0022】(4)希望周波数帯において、伝送線路1
5及び16は等しいインダクティブ成分(L)である。
(4) In the desired frequency band, the transmission line 1
5 and 16 are equal inductive components (L).

【0023】以上の前提条件より、図1に示すマイクロ
波スイッチにおいては、第1のバイアス端子11の電圧
が0Vで、且つ第2のバイアス端子12の電圧がFET
のピンチオフ電圧より小さいと、その等価回路は図2に
示す回路となる。
From the above preconditions, in the microwave switch shown in FIG. 1, the voltage of the first bias terminal 11 is 0 V and the voltage of the second bias terminal 12 is the FET.
, The equivalent circuit becomes the circuit shown in FIG.

【0024】図2を参照して、伝送線路90と伝送線路
2との接続点と接地との間のインピーダンスは、FET
32のドレイン・ソース間の容量を表すキャパシタ(C
p)132と伝送線路15を表すインダクタンス(L)
115との並列共振回路となる。
Referring to FIG. 2, the impedance between the connection point between transmission line 90 and transmission line 2 and the ground is an FET.
32, a capacitor (C
p) Inductance (L) representing 132 and transmission line 15
115 and a parallel resonance circuit.

【0025】同様に、伝送線路2と伝送線路3との接続
点と接地との間のインピーダンスは、FET33のドレ
イン・ソース間容量を表すキャパシタ(Cp)133と
伝送線路16を表すインダクタンス(L)116との並
列共振回路となる。
Similarly, the impedance between the connection point between the transmission line 2 and the transmission line 3 and the ground is a capacitor (Cp) 133 representing the capacitance between the drain and source of the FET 33 and an inductance (L) representing the transmission line 16. 116 and a parallel resonance circuit.

【0026】以上のことから容易に理解できるように、
伝送線路90及び伝送線路2の接続点とアースとの間の
インピーダンスは周波数f=1/(L×Cp)で無限大
となり、同様に、伝送線路2及び伝送線路3の接続点と
アースとの間のインピーダンスは周波数f=1/(L×
Cp)で無限大となる。
As can be easily understood from the above,
The impedance between the connection point between the transmission line 90 and the transmission line 2 and the ground becomes infinite at the frequency f = 1 / (L × Cp), and similarly, the impedance between the connection point between the transmission line 2 and the transmission line 3 and the ground. The impedance between the frequency f = 1 / (L ×
Cp) becomes infinite.

【0027】この結果、第1の入出力端子23から入力
されたマイクロ波は第2の入出力端子24から出力され
ることになる。
As a result, the microwave input from the first input / output terminal 23 is output from the second input / output terminal 24.

【0028】一方、第1のバイアス端子11及び第2の
バイアス端子12の電圧がFETのピンチオフ電圧より
小さい時、その等価回路は図3に示す回路となる。
On the other hand, when the voltage at the first bias terminal 11 and the voltage at the second bias terminal 12 are smaller than the pinch-off voltage of the FET, the equivalent circuit is the circuit shown in FIG.

【0029】図3を参照して、伝送線路90と伝送線路
2との接続点と接地との間のインピーダンスは、FET
32のドレイン・ソース間の容量を表すキャパシタ(C
p)132及びインダクタンス(L)115とキャパシ
タ(Cp)101とから構成される直列共振回路との並
列回路となる。
Referring to FIG. 3, the impedance between the connection point between transmission line 90 and transmission line 2 and the ground is an FET.
32, a capacitor (C
p) 132 and a parallel circuit of a series resonance circuit composed of an inductance (L) 115 and a capacitor (Cp) 101.

【0030】同様に、伝送線路2と伝送線路3との接続
点と接地との間のインピーダンスは、FET33のドレ
イン・ソース間の容量を表すキャパシタ(Cp)133
及びインダクタンス(L)116とキャパシタ(Cp)
102とから構成される直列共振回路との並列回路にな
る。
Similarly, the impedance between the connection point between the transmission line 2 and the transmission line 3 and the ground is a capacitor (Cp) 133 representing the capacitance between the drain and the source of the FET 33.
And inductance (L) 116 and capacitor (Cp)
102 and a parallel circuit with the series resonance circuit composed of

【0031】以上のことから、伝送線路90と伝送線路
2との接続点と接地との間のインピーダンスは、周波数
(角周波数ω)f=1/(L×Cp)でショート(短絡
状態)となり、同様に、伝送線路2と伝送線路3との接
続点と接地との間のインピーダンスは、周波数f=1/
(L×Cp)でショートとなる。この結果、第1の入出
力端子23から入力されたマイクロ波は第2の入出力端
子24から出力されないことになる。
From the above, the impedance between the connection point between the transmission line 90 and the transmission line 2 and the ground is short-circuited (short-circuited) at the frequency (angular frequency ω) f = 1 / (L × Cp). Similarly, the impedance between the connection point between the transmission line 2 and the transmission line 3 and the ground is equal to the frequency f = 1 /
A short circuit occurs at (L × Cp). As a result, the microwave input from the first input / output terminal 23 is not output from the second input / output terminal 24.

【0032】更に、第1のバイアス端子11の電圧がF
ETのピンチオフ電圧より小さく、且つ第2のバイアス
端子12の電圧が0Vの際、その等価回路は図4に示す
回路となる。
Further, when the voltage of the first bias terminal 11 is F
When the voltage is smaller than the pinch-off voltage of ET and the voltage of the second bias terminal 12 is 0 V, the equivalent circuit is the circuit shown in FIG.

【0033】図4を参照して、伝送回路90と伝送線路
2との接続点と接地との間のインピーダンスは、FET
32のドレイン・ソース間の接続を表すショート(短絡
線)232、及びインダクタンス(L)115とキャパ
シタ(Cp)101とから構成される直列共振回路と、
の並列回路になる。
Referring to FIG. 4, the impedance between the connection point between transmission circuit 90 and transmission line 2 and the ground is an FET.
A short circuit (short-circuit line) 232 representing a connection between the drain and the source 32; a series resonance circuit composed of an inductance (L) 115 and a capacitor (Cp) 101;
Is a parallel circuit.

【0034】同様に、伝送線路2と伝送線路3との接続
点と接地との間のインピーダンスは、FET33のドレ
イン・ソース間の接続を表すショート(短絡線)133
及びインダクタンス(L)116とキャパシタ(Cp)
102とから構成される直列共振回路との並列回路にな
る。
Similarly, the impedance between the connection point between the transmission line 2 and the transmission line 3 and the ground is a short (short line) 133 representing the connection between the drain and source of the FET 33.
And inductance (L) 116 and capacitor (Cp)
102 and a parallel circuit with the series resonance circuit composed of

【0035】以上のことから、伝送線路90と伝送線路
2との接続点と接地との間のインピーダンスは全周波数
領域においてショートとなり、同様に、伝送線路2と伝
送線路3との接続点と接地との間のインピーダンスは全
周波数領域においてショートとなる。
As described above, the impedance between the connection point between the transmission line 90 and the transmission line 2 and the ground is short-circuited in the entire frequency range, and similarly, the connection point between the transmission line 2 and the transmission line 3 and the ground. Is short-circuited in the entire frequency range.

【0036】この結果、第1の入出力端子23から入力
されたマイクロ波は第2の入出力端子24から出力され
ないことになる。この時、第1のバイアス端子11の電
圧が0Vであっても、第1の入出力端子23から入力さ
れたマイクロ波は入出力端子24から出力されないこと
になる。
As a result, the microwave input from the first input / output terminal 23 is not output from the second input / output terminal 24. At this time, even if the voltage of the first bias terminal 11 is 0 V, the microwave input from the first input / output terminal 23 is not output from the input / output terminal 24.

【0037】[0037]

【発明の効果】以上説明したように、本発明のマイクロ
波スイッチにおいては下記に記載する顕著な効果を有す
る。
As described above, the microwave switch of the present invention has the following remarkable effects.

【0038】(1)本発明においては、ドレイン・ソー
ス間が直流的に繋がっていないために、低周波数領域で
の伝搬特性の劣化がない。
(1) In the present invention, since there is no direct current connection between the drain and the source, there is no deterioration in propagation characteristics in a low frequency region.

【0039】(2)各々のバイアス端子の電圧を調整す
ることによって、それぞれの該当するFETの容量を変
えることによって、スイッチの通過周波数帯と遮断周波
数帯を別々に設定できるため、スイッチ回路の再設計及
び再試作の必要がなく広帯域のマイクロ波スイッチが実
現できる。
(2) The pass frequency band and the cutoff frequency band of the switch can be set separately by adjusting the voltage of each bias terminal and changing the capacitance of each corresponding FET. A wide-band microwave switch can be realized without the need for design and re-production.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るマイクロ波スイッチの一実施形態
の構成を示す図である。
FIG. 1 is a diagram showing a configuration of an embodiment of a microwave switch according to the present invention.

【図2】図1に示した本発明の一実施形態の等価回路を
示す図であり、バイアス端子11の電圧が0Vで、且つ
バイアス端子12の電圧がFETのピンチオフ電圧より
小さい際の等価回路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit of the embodiment of the present invention shown in FIG. 1 when the voltage at the bias terminal 11 is 0 V and the voltage at the bias terminal 12 is smaller than the pinch-off voltage of the FET. FIG.

【図3】図1に示した本発明の一実施形態の等価回路を
示す図であり、バイアス端子11及びバイアス端子12
の電圧がFETのピンチオフ電圧より小さい際の等価回
路を示す図である。
FIG. 3 is a diagram showing an equivalent circuit of the embodiment of the present invention shown in FIG. 1, and includes a bias terminal 11 and a bias terminal 12;
FIG. 3 is a diagram showing an equivalent circuit when the voltage of the reference voltage is smaller than the pinch-off voltage of the FET.

【図4】図1に示した本発明の一実施形態の等価回路を
示す図であり、バイアス端子11の電圧がFETのピン
チオフ電圧より小さく、且つバイアス端子12の電圧が
0Vの際の等価回路を示す図である。
FIG. 4 is a diagram showing an equivalent circuit of the embodiment of the present invention shown in FIG. 1, in which the voltage at the bias terminal 11 is smaller than the pinch-off voltage of the FET and the voltage at the bias terminal 12 is 0V. FIG.

【図5】従来技術のマイクロ波スイッチの構成を示す図
である。
FIG. 5 is a diagram showing a configuration of a conventional microwave switch.

【符号の説明】[Explanation of symbols]

21、22、31、32、33、34 FET 4、5、115、116 インダクタ 101、102、132、133 キャパシタ 2、3、8、15、16、18、90 伝送線路 11、12 バイアス端子 23、24 入出力端子 21, 22, 31, 32, 33, 34 FET 4, 5, 115, 116 Inductor 101, 102, 132, 133 Capacitor 2, 3, 8, 15, 16, 18, 90 Transmission line 11, 12 Bias terminal 23, 24 input / output terminals

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1のFETのゲート端子と前記第1のF
ETと等しい特性の第2のFETのゲート端子とを接続
し、前記接続点と第1のバイアス端子との間に所定の長
さ及び特性インピーダンスの第1の伝送線路を接続し前記第1、第2のFETのソース端子と接地端子との間
に等しい長さ及び特性インピーダンスの第2、第3の伝
送線路をそれぞれ接続し前記第1のFETのドレイン端子と前記第2のFETの
ドレイン端子との間に所定の長さ及び特性インピーダン
スの第4の伝送線路を接続し前記第1、第2のFETのドレイン端子と第1、第2の
信号入出力端子との間に所定の長さ及び特性インピーダ
ンスの第5、第6の伝送線路をそれぞれ接続し前記第1のFETのドレイン端子に、ソース端子が接地
に接続され、前記第1のFETと等しい特性の、第3の
FETのドレイン端子を接続し前記第2のFETのドレイン端子に、ソース端子が接地
に接続され、前記第1のFETと等しい特性の、第4の
FETのドレイン端子を接続し前記第3のFETのゲート端子が前記第4のFETのゲ
ート端子に接続され前記第3及び第4のFETのゲート端子の接続点と第2
のバイアス端子との間に第7の伝送線路が接続されてな
るマイクロ波スイッチであって前記第1のバイアス端子の電圧をFETのピンチオフ電
圧近傍に設定し、前記第2のバイアス端子の電圧を0
V、またはFETのピンチオフ電圧近傍に設定すること
によって、現れたドレイン・ソース容量と、前記第2、
第3の伝送線路のインダクタンスとから構成される直列
共振回路、または並列共振回路によって、前記第1、第
2の信号入出力端子間が切断または接続される 、ことを
特徴とするマイクロ波スイッチ。
A first terminal connected to a gate terminal of a first FET;
Connect to the gate terminal of the second FET with the same characteristics as ET
A predetermined length between the connection point and the first bias terminal.
And a first transmission line having a characteristic impedance and connecting between the source terminal of the first and second FETs and the ground terminal.
Second and third transmissions of length and characteristic impedance equal to
The transmission lines are connected to each other , and the drain terminal of the first FET and the drain terminal of the second FET are connected.
Predetermined length and characteristic impedance between drain terminal
4th transmission line, and the first and second FETs have drain terminals connected to the first and second FETs.
Predetermined length and characteristic impedance between signal input / output terminals
The fifth transmission line and the sixth transmission line are connected to each other , and the source terminal is connected to the drain terminal of the first FET.
, And having a characteristic equal to that of the first FET,
The drain terminal of the FET is connected , and the source terminal is grounded to the drain terminal of the second FET.
To the fourth FET having the same characteristics as the first FET.
The drain terminal of the FET is connected, and the gate terminal of the third FET is connected to the gate terminal of the fourth FET.
Is connected to over preparative terminal, connection point and a second gate terminal of said third and fourth FET
The seventh transmission line is not connected between the
A microwave switch , wherein the voltage of the first bias terminal is applied to a pinch-off current of an FET.
Voltage, and set the voltage of the second bias terminal to 0.
V or set near the pinch-off voltage of the FET
, The drain-source capacitance that appears, and the second,
A series composed of the inductance of the third transmission line
The first and second resonance circuits,
2. A microwave switch, wherein two signal input / output terminals are disconnected or connected .
JP26781695A 1995-09-21 1995-09-21 Microwave switch Expired - Fee Related JP2743884B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26781695A JP2743884B2 (en) 1995-09-21 1995-09-21 Microwave switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26781695A JP2743884B2 (en) 1995-09-21 1995-09-21 Microwave switch

Publications (2)

Publication Number Publication Date
JPH0993001A JPH0993001A (en) 1997-04-04
JP2743884B2 true JP2743884B2 (en) 1998-04-22

Family

ID=17450015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26781695A Expired - Fee Related JP2743884B2 (en) 1995-09-21 1995-09-21 Microwave switch

Country Status (1)

Country Link
JP (1) JP2743884B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049309A (en) 2005-08-08 2007-02-22 Nec Electronics Corp Switch circuit

Also Published As

Publication number Publication date
JPH0993001A (en) 1997-04-04

Similar Documents

Publication Publication Date Title
JP3243892B2 (en) Signal switch
JP3811557B2 (en) Multiple frequency band high efficiency linear power amplifier
JP3469563B2 (en) Phase shifters and multi-bit phase shifters
US7633357B2 (en) SPST switch, SPDT switch and MPMT switch
JPH07303001A (en) High frequency switch
JPH07235802A (en) High frequency switch circuit
JP2743884B2 (en) Microwave switch
JPH0555803A (en) Microwave switch
JP3283968B2 (en) Transmission line switch
JP3813292B2 (en) Differential amplifier circuit
JPH01173908A (en) Oscillation device and oscillation circuit used therein
US5099155A (en) Active element filter network
JP3886642B2 (en) High frequency gain variable amplifier circuit
JP2943480B2 (en) Semiconductor phase shifter
JPH1065464A (en) Microwave circuit
JP3332657B2 (en) Mixer circuit
JPH08288703A (en) Microwave switch
JPH08321726A (en) Amplifier circuit
JP3469680B2 (en) Semiconductor switch circuit
JP2956383B2 (en) Semiconductor switch
JP2642600B2 (en) Semiconductor high frequency switch circuit
JP3315299B2 (en) Microwave switch
JP3357715B2 (en) Microwave phase shifter
JPH0878977A (en) High frequency amplifier circuit
JP2003198344A (en) High frequency switching circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees