JPH0878977A - High frequency amplifier circuit - Google Patents

High frequency amplifier circuit

Info

Publication number
JPH0878977A
JPH0878977A JP6214416A JP21441694A JPH0878977A JP H0878977 A JPH0878977 A JP H0878977A JP 6214416 A JP6214416 A JP 6214416A JP 21441694 A JP21441694 A JP 21441694A JP H0878977 A JPH0878977 A JP H0878977A
Authority
JP
Japan
Prior art keywords
high frequency
frequency amplifier
circuit
amplifier circuit
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6214416A
Other languages
Japanese (ja)
Inventor
Mamoru Miwa
衛 三輪
Kiyohiro Shibata
清裕 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6214416A priority Critical patent/JPH0878977A/en
Publication of JPH0878977A publication Critical patent/JPH0878977A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To prevent an oscillation and to obtain a stable high frequency amplifier circuit by connecting an inductor between the source of each FET forming a semiconductor amplifier element and ground and connecting the inter-source of an FET via a resistance. CONSTITUTION: The high frequency signal via an input side matching circuit 11 is amplified by FETT1 and Tn connected in parallel. A ground connection is performed for each of the sources S1 to Sn of the FETT1 to Tn via inductors L1 to Ln , the input impedance of the FETT1 to Tn becomes low and the constitution of the circuit 11 is facilitated. Resistances R1 to Rn-1 are connected between the terminals of the sources S1 to Sn . When the oscillation by the feedback via the drain gates of an FET is generated, a difference is generated in the high frequency voltage in the sources, current flows in the resistances R1 to Rn and the oscillation is suppressed. When a circuit operates as a high frequency amplifier circuit, the source high frequency voltage of the FET is equal, current does not flow to the resistances R1 to Rn and loss, etc., is not generated. Thus, the circuit becomes the stable high frequency amplifier circuit, preventing the oscillation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばマイクロ波の増
幅に使用される高周波増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency amplifier circuit used for amplifying microwaves, for example.

【0002】[0002]

【従来の技術】高周波増幅回路を構成する例えばソース
接地の電界効果トランジスタや高電子移動度トランジス
タ(HEMT)は、そのゲート・ソース間のインピーダ
ンスは低い周波数帯で高くなっている。したがって、低
い周波数帯で低雑音の高周波増幅器を構成する場合、小
型で損失の少ない広帯域の整合回路を実現することが困
難になっている。
2. Description of the Related Art In a high-frequency amplifier circuit, for example, a source-grounded field effect transistor or high electron mobility transistor (HEMT) has a high gate-source impedance in a low frequency band. Therefore, when configuring a low-noise high-frequency amplifier in a low frequency band, it is difficult to realize a compact broadband matching circuit with low loss.

【0003】このため、従来の高周波増幅回路では、複
数個の電界効果トランジスタを並列に配置し、そして各
電界効果トランジスタのゲート同士を接続し、またソー
ス・接地間にインダクタを接続し、入力インピーダンス
を小さくしている。
For this reason, in a conventional high frequency amplifier circuit, a plurality of field effect transistors are arranged in parallel, the gates of the field effect transistors are connected to each other, and an inductor is connected between the source and the ground to obtain an input impedance. Is small.

【0004】ここで、従来の高周波増幅回路について、
図3を参照して説明する。
Here, regarding the conventional high-frequency amplifier circuit,
This will be described with reference to FIG.

【0005】INは入力端子で、入力端子INからマイ
クロ波など高い周波数の信号が入力される。この信号は
入力側整合回路31を通り、そして複数に分割され、並
列に接続された複数個の電界効果トランジスタT1〜T
nに加えられる。なお、32は電源で、電界効果トラン
ジスタT1〜Tnの各ゲートG1〜Gnにバイアス電圧
を供給している。また電界効果トランジスタT1〜Tn
の各ソースS1〜SnにはインダクタL1〜Lnが接続
され、そして接地されている。
IN is an input terminal, and a high frequency signal such as a microwave is input from the input terminal IN. This signal passes through the input side matching circuit 31 and is divided into a plurality of field effect transistors T1 to T1 connected in parallel.
n. A power supply 32 supplies a bias voltage to the gates G1 to Gn of the field effect transistors T1 to Tn. Further, the field effect transistors T1 to Tn
The inductors L1 to Ln are connected to the respective sources S1 to Sn of and are grounded.

【0006】そして電界効果トランジスタT1〜Tnの
各ドレインD1〜Dnから増幅された信号が出力され
る。増幅された信号は合成され出力側整合回路33に送
られ、出力端子OUTから出力される。なお、34は電
源で、電界効果トランジスタT1〜Tnの各ドレインD
1〜Dnにバイアス電圧を供給している。
The amplified signals are output from the drains D1 to Dn of the field effect transistors T1 to Tn. The amplified signals are combined, sent to the output side matching circuit 33, and output from the output terminal OUT. In addition, 34 is a power supply and each drain D of field effect transistors T1-Tn.
Bias voltage is supplied to 1 to Dn.

【0007】[0007]

【発明が解決しようとする課題】上記した構成の場合、
例えば電界効果トランジスタT1のゲートG1に入力さ
れた信号は増幅され、ドレインD1から出力される。こ
のとき、ドレインD1に出力された信号は他の電界効果
トランジスタ(例えばT2)のドレインD2を通してゲ
ートG2側に漏れ、再び電界効果トランジスタT1のゲ
ートG1に入力する帰還回路が形成される。したがっ
て、電界効果トランジスタT1〜Tnや入出力整合回路
31、33、そしてインダクタL1〜Lnの条件によっ
ては、帰還回路が正帰還回路として機能し、発振を起こ
す場合がある。
In the case of the above configuration,
For example, the signal input to the gate G1 of the field effect transistor T1 is amplified and output from the drain D1. At this time, the signal output to the drain D1 leaks to the gate G2 side through the drain D2 of another field effect transistor (for example, T2), and a feedback circuit for inputting again to the gate G1 of the field effect transistor T1 is formed. Therefore, depending on the conditions of the field effect transistors T1 to Tn, the input / output matching circuits 31 and 33, and the inductors L1 to Ln, the feedback circuit may function as a positive feedback circuit and cause oscillation.

【0008】この発明は、上記した欠点を解決するもの
で、発振を防止し安定化した高周波増幅回路を提供する
ことを目的とする。
The present invention solves the above-mentioned drawbacks, and an object of the present invention is to provide a high-frequency amplifier circuit in which oscillation is prevented and stabilized.

【0009】[0009]

【課題を解決するための手段】この発明は、信号が入力
される入力端子、およびインダクタを介して接地される
接地端子、増幅された信号が出力される出力端子をそれ
ぞれが有する複数の半導体増幅素子と、この複数の半導
体増幅素子の各入力端子に接続される入力側整合回路
と、前記複数の半導体増幅素子の各出力端子に接続され
る出力側整合回路とを具備した高周波増幅回路におい
て、前記複数の半導体増幅素子それぞれの前記接地端子
を抵抗を介して共通点に接続している。
According to the present invention, a plurality of semiconductor amplifiers each having an input terminal for inputting a signal, a ground terminal for grounding via an inductor, and an output terminal for outputting an amplified signal are provided. In a high frequency amplifier circuit comprising an element, an input side matching circuit connected to each input terminal of the plurality of semiconductor amplifier elements, and an output side matching circuit connected to each output terminal of the plurality of semiconductor amplifier elements, The ground terminal of each of the plurality of semiconductor amplifying elements is connected to a common point via a resistor.

【0010】また、信号が入力される入力端子、および
インダクタを介して接地される接地端子、増幅された信
号が出力される出力端子をそれぞれが有する複数の半導
体増幅素子と、この複数の半導体増幅素子の各入力端子
に接続される入力側整合回路と、前記複数の半導体増幅
素子の各出力端子に接続される出力側整合回路とを具備
した高周波増幅回路において、前記複数の半導体増幅素
子の前記接地端子間に抵抗を接続している。
Further, a plurality of semiconductor amplifying elements each having an input terminal for inputting a signal, a ground terminal for grounding via an inductor, and an output terminal for outputting an amplified signal, and the plurality of semiconductor amplifying elements. A high-frequency amplifier circuit comprising an input-side matching circuit connected to each input terminal of an element and an output-side matching circuit connected to each output terminal of the plurality of semiconductor amplifying elements, wherein: A resistor is connected between the ground terminals.

【0011】また、前記抵抗に、抵抗以外のインピーダ
ンス素子を接続している。
An impedance element other than the resistor is connected to the resistor.

【0012】[0012]

【作用】上記した構成によれば、複数個の電界効果トラ
ンジスタが並列に接続され、また電界効果トランジスタ
のソースと接地間にインダクタが接続されている。した
がって、電界効果トランジスタの入力インピーダンスは
低くなり、整合回路の構成が容易となる。
According to the above structure, a plurality of field effect transistors are connected in parallel, and an inductor is connected between the source of the field effect transistor and the ground. Therefore, the input impedance of the field effect transistor becomes low and the configuration of the matching circuit becomes easy.

【0013】また、複数の半導体増幅素子それぞれの接
地端子を抵抗を介して共通点に接続し、あるいは複数の
半導体増幅素子の接地端子間に抵抗を接続している。こ
の構成によれば、もしドレイン・ゲート間を経由する帰
還による発振が生じると、各電界効果トランジスタのソ
ースにおける高周波電圧に差異が生じ、ソースに接続さ
れた抵抗に電流が流れ、その結果、発振が抑えられる。
なお、高周波増幅回路として動作する場合、各電界効果
トランジスタのソースにおける高周波電圧は等しいため
に、ソースに接続された抵抗に電流が流れない。したが
って損失も生じない。このため、発振を防止し安定化し
た高周波増幅回路が実現される。
Further, the ground terminals of the plurality of semiconductor amplifying elements are connected to a common point via a resistor, or the resistors are connected between the ground terminals of the plurality of semiconductor amplifying elements. According to this configuration, if oscillation occurs due to feedback between the drain and gate, a difference occurs in the high frequency voltage at the source of each field effect transistor, and a current flows through the resistor connected to the source, resulting in oscillation. Can be suppressed.
When operating as a high-frequency amplifier circuit, since the high-frequency voltage at the source of each field effect transistor is the same, no current flows through the resistor connected to the source. Therefore, no loss occurs. Therefore, a high-frequency amplifier circuit that prevents oscillation and is stable is realized.

【0014】なお、各電界効果トランジスタのソースに
接続される素子は抵抗だけでなく、抵抗と抵抗以外のイ
ンピーダンス素子を組み合わせた回路でも同様な効果を
得ることができる。
The element connected to the source of each field-effect transistor is not limited to a resistor, and the same effect can be obtained by a circuit in which a resistor and an impedance element other than the resistor are combined.

【0015】[0015]

【実施例】この発明の実施例について図1を参照し説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG.

【0016】INは入力端子で、入力端子INからマイ
クロ波など高い周波数の信号が入力される。この信号は
入力側整合回路11に加えられる。そして複数に分割さ
れ、並列に接続された複数個の電界効果トランジスタT
1〜Tnにそれぞれ加えられる。なお、12は電源で、
電界効果トランジスタT1〜Tnの各ゲートG1〜Gn
にバイアス電圧を供給している。また電界効果トランジ
スタT1〜Tnの各ソースS1〜SnにはインダクタL
1〜Lnが接続され、そして接地されている。また、互
いに隣接する電界効果トランジスタT1〜Tnのソース
S1〜Sn間、例えばソースS1〜SnとインダクタL
1〜Lnの接続点間に抵抗R1〜Rn−1が接続されて
いる。
IN is an input terminal, and a high frequency signal such as a microwave is input from the input terminal IN. This signal is applied to the input side matching circuit 11. A plurality of field effect transistors T, which are divided into a plurality of pieces and are connected in parallel,
1 to Tn, respectively. In addition, 12 is a power supply,
Gates G1 to Gn of field effect transistors T1 to Tn
Bias voltage is supplied to. An inductor L is provided in each of the sources S1 to Sn of the field effect transistors T1 to Tn.
1 to Ln are connected and grounded. Further, between the sources S1 to Sn of the field effect transistors T1 to Tn adjacent to each other, for example, the sources S1 to Sn and the inductor L.
The resistors R1 to Rn-1 are connected between the connection points of 1 to Ln.

【0017】なお、電界効果トランジスタT1〜Tnに
入力された信号は増幅され、各ドレインD1〜Dnから
出力される。増幅された信号は合成され、出力側整合回
路13から出力端子OUTに送られ出力される。なお、
14は電源で、電界効果トランジスタT1〜Tnの各ド
レインD1〜Dnにバイアス電圧を供給している。
The signals input to the field effect transistors T1 to Tn are amplified and output from the drains D1 to Dn. The amplified signals are combined and sent from the output side matching circuit 13 to the output terminal OUT and output. In addition,
A power source 14 supplies a bias voltage to the drains D1 to Dn of the field effect transistors T1 to Tn.

【0018】上記した構成によれば、複数個の電界効果
トランジスタT1〜Tnが並列に配置され、また、電界
効果トランジスタT1〜TnのソースS1〜Snと接地
間にインダクタL1〜Lnが接続されている。そして、
各電界効果トランジスタT1〜TnのソースS1〜Sn
端子間、例えば隣り合う電界効果トランジスタT1〜T
nのソースS1〜Sn間に抵抗R1〜Rn−1が接続さ
れている。
According to the above structure, the plurality of field effect transistors T1 to Tn are arranged in parallel, and the inductors L1 to Ln are connected between the sources S1 to Sn of the field effect transistors T1 to Tn and the ground. There is. And
Sources S1 to Sn of the field effect transistors T1 to Tn
Between the terminals, for example, adjacent field effect transistors T1 to T
Resistors R1 to Rn-1 are connected between n sources S1 to Sn.

【0019】したがって、入力インピーダンスは低くな
り、入力側整合回路の構成が容易となる。また、複数の
電界効果トランジスタT1〜TnのソースS1〜Sn端
子間に抵抗R1〜Rn−1が接続されている。もし各電
界効果トランジスタT1〜Tnの動作が、ドレイン・ゲ
ート間を経由する帰還による発振を生じる方向に動いた
とすると、複数の電界効果トランジスタT1〜Tnのソ
ースにおける高周波電圧に差異が生じ、ソースS1〜S
n間に接続された抵抗R1〜Rn−1に電流が流れ、こ
の結果、発振電力は減衰し、発振は抑圧される。増幅器
として動作させたときの各電界効果トランジスタT1〜
Tnの動作はバランスしており、ソースS1〜Snにお
ける高周波電圧は等しくなり、抵抗R1〜Rn−1には
電流が流れず損失は生じない。
Therefore, the input impedance becomes low and the structure of the input side matching circuit becomes easy. In addition, resistors R1 to Rn-1 are connected between the sources S1 to Sn of the plurality of field effect transistors T1 to Tn. If the operation of each of the field effect transistors T1 to Tn moves in the direction in which oscillation occurs due to feedback via the drain and gate, a difference occurs in the high frequency voltage at the sources of the plurality of field effect transistors T1 to Tn, and the source S1 ~ S
A current flows through the resistors R1 to Rn-1 connected between n, and as a result, the oscillation power is attenuated and the oscillation is suppressed. Each field effect transistor T1 when operated as an amplifier
The operation of Tn is balanced, the high-frequency voltages at the sources S1 to Sn are equal, and no current flows through the resistors R1 to Rn-1 so that no loss occurs.

【0020】次に、この発明の他の実施例について図2
を参照し説明する。なお、図2では図1に対応する部分
には同一の符号を付し、図1と相違する構成を中心に説
明する。
Next, another embodiment of the present invention will be described with reference to FIG.
Will be explained. In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and the description will focus on the configuration different from that in FIG.

【0021】図1の場合は、互いに隣接する電界効果ト
ランジスタのソースとインダクタの接続点間に抵抗が接
続されている。しかし、図2の実施例では、各電界効果
トランジスタT1〜TnのソースS1〜Snとインダク
タL1〜Lnの接続点にそれぞれ抵抗R1〜Rnが接続
され、この抵抗R1〜Rnが共通点Tに接続されてい
る。
In the case of FIG. 1, a resistor is connected between the connection point of the source and the inductor of the field effect transistor adjacent to each other. However, in the embodiment of FIG. 2, the resistors R1 to Rn are connected to the connection points of the sources S1 to Sn and the inductors L1 to Ln of the field effect transistors T1 to Tn, and the resistors R1 to Rn are connected to the common point T. Has been done.

【0022】上記した構成によれば、入力インピーダン
スは低くなり、整合回路の構成が容易となる。また、複
数の電界効果トランジスタT1〜TnのソースS1〜S
nに抵抗R1〜Rnが接続され、各抵抗R1〜Rnが共
通点Tに接続されている。この場合にも、各抵抗R1〜
Rnが、各電界効果トランジスタT1〜Tnのアンバラ
ンスな動作を抑制し、ドレイン・ゲート間を経由する帰
還による発振が抑えられる。この場合も、複数の電界効
果トランジスタT1〜TnのソースS1〜Snにおける
高周波電圧は等しいため、ソースS1〜Snに接続され
た抵抗R1〜Rnには電流が流れず、損失もない。 な
お、上記した実施例では、電界効果トランジスタのソー
スとインダクタの接続点間に抵抗を接続し、あるいはソ
ースとインダクタの接続点それぞれを抵抗を介して共通
点に接続している。しかし、ソースとインダクタの接続
点でなく、インダクタの途中に抵抗を接続する構成にす
ることもできる。また、抵抗だけの回路でなく、抵抗に
抵抗以外のインダクタやキャパシタ、伝送線路などのリ
アクタンス素子を組み合わせた回路を用いても同様な効
果が得られる。
According to the above structure, the input impedance is low, and the structure of the matching circuit is easy. The sources S1 to S of the plurality of field effect transistors T1 to Tn are also included.
The resistors R1 to Rn are connected to n, and the resistors R1 to Rn are connected to the common point T. Also in this case, the resistors R1 to R1
Rn suppresses an unbalanced operation of each of the field effect transistors T1 to Tn, and suppresses oscillation due to feedback passing between the drain and the gate. Also in this case, since the high-frequency voltages at the sources S1 to Sn of the plurality of field effect transistors T1 to Tn are equal, no current flows through the resistors R1 to Rn connected to the sources S1 to Sn, and there is no loss. In the above-described embodiments, a resistor is connected between the connection point of the source of the field effect transistor and the inductor, or each connection point of the source and the inductor is connected to a common point via the resistance. However, the resistor may be connected in the middle of the inductor instead of the connection point between the source and the inductor. Further, the same effect can be obtained by using not only a circuit including only a resistor but also a circuit in which a reactance element other than a resistor is combined with a reactance element such as a transmission line.

【0023】[0023]

【発明の効果】この発明によれば、発振が防止でき、か
つ安定な高周波増幅回路を実現できる。
According to the present invention, it is possible to realize a stable high frequency amplifier circuit which can prevent oscillation.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】この発明の他の実施例を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

11…入力側整合回路 12、14…電源 13…出力側整合回路 T1〜Tn…電界効果トランジスタ G1〜Gn…ゲート S1〜Sn…ソース D1〜Dn…ドレイン R1〜Rn…抵抗 L1〜Ln…インダクタ 11 ... Input side matching circuit 12, 14 ... Power source 13 ... Output side matching circuit T1-Tn ... Field effect transistors G1-Gn ... Gate S1-Sn ... Source D1-Dn ... Drain R1-Rn ... Resistor L1-Ln ... Inductor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 信号が入力される入力端子、およびイン
ダクタを介して接地される接地端子、増幅された信号が
出力される出力端子をそれぞれが有する複数の半導体増
幅素子と、この複数の半導体増幅素子の各入力端子に接
続される入力側整合回路と、前記複数の半導体増幅素子
の各出力端子に接続される出力側整合回路とを具備した
高周波増幅回路において、前記複数の半導体増幅素子そ
れぞれの前記接地端子を抵抗を介して共通点に接続した
ことを特徴とする高周波増幅回路。
1. A plurality of semiconductor amplifier elements each having an input terminal for inputting a signal, a ground terminal grounded via an inductor, and an output terminal for outputting an amplified signal, and a plurality of semiconductor amplifiers. In a high-frequency amplifier circuit including an input-side matching circuit connected to each input terminal of an element and an output-side matching circuit connected to each output terminal of the plurality of semiconductor amplifying elements, each of the plurality of semiconductor amplifying elements A high-frequency amplifier circuit characterized in that the ground terminal is connected to a common point via a resistor.
【請求項2】 信号が入力される入力端子、およびイン
ダクタを介して接地される接地端子、増幅された信号が
出力される出力端子をそれぞれが有する複数の半導体増
幅素子と、この複数の半導体増幅素子の各入力端子に接
続される入力側整合回路と、前記複数の半導体増幅素子
の各出力端子に接続される出力側整合回路とを具備した
高周波増幅回路において、前記複数の半導体増幅素子の
前記接地端子間に抵抗を接続したことを特徴とする高周
波増幅回路。
2. A plurality of semiconductor amplifying elements each having an input terminal for inputting a signal, a ground terminal grounded via an inductor, and an output terminal for outputting an amplified signal, and the plurality of semiconductor amplifying elements. A high-frequency amplifier circuit comprising an input-side matching circuit connected to each input terminal of an element and an output-side matching circuit connected to each output terminal of the plurality of semiconductor amplifying elements, wherein: A high-frequency amplifier circuit characterized by connecting a resistor between ground terminals.
【請求項3】 前記抵抗に、抵抗以外のインピーダンス
素子を接続したことを特徴とする請求項1または請求項
2記載の高周波増幅回路。
3. The high frequency amplifier circuit according to claim 1, wherein an impedance element other than the resistor is connected to the resistor.
JP6214416A 1994-09-08 1994-09-08 High frequency amplifier circuit Pending JPH0878977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6214416A JPH0878977A (en) 1994-09-08 1994-09-08 High frequency amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6214416A JPH0878977A (en) 1994-09-08 1994-09-08 High frequency amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0878977A true JPH0878977A (en) 1996-03-22

Family

ID=16655433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6214416A Pending JPH0878977A (en) 1994-09-08 1994-09-08 High frequency amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0878977A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423854B1 (en) * 1995-04-27 2004-10-28 소니 가부시끼 가이샤 High-frequency amplifier, transmitting device and receiving device
JP2007053734A (en) * 2005-08-17 2007-03-01 Samsung Electro Mech Co Ltd Differential superposition circuit for linearization
KR100729746B1 (en) * 2004-06-23 2007-06-20 한국과학기술원 A Low Noise Amplifier for Low-Power Ultra-Wideband Receivers
JP2020129722A (en) * 2019-02-07 2020-08-27 株式会社東芝 High-frequency amplifier circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423854B1 (en) * 1995-04-27 2004-10-28 소니 가부시끼 가이샤 High-frequency amplifier, transmitting device and receiving device
KR100729746B1 (en) * 2004-06-23 2007-06-20 한국과학기술원 A Low Noise Amplifier for Low-Power Ultra-Wideband Receivers
JP2007053734A (en) * 2005-08-17 2007-03-01 Samsung Electro Mech Co Ltd Differential superposition circuit for linearization
JP4550014B2 (en) * 2005-08-17 2010-09-22 三星電機株式会社 Differential superposition circuit for linearization
JP2020129722A (en) * 2019-02-07 2020-08-27 株式会社東芝 High-frequency amplifier circuit

Similar Documents

Publication Publication Date Title
US6400226B2 (en) Distributed amplifier with improved flatness of frequency characteristic
US5068621A (en) Compensation method and apparatus for enhancing single-ended to differential conversion
US5963094A (en) Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias
JP2004274108A (en) Variable gain amplifier
US5349306A (en) Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits
KR20060096719A (en) Variable gain wide band amplifier
JPH0878977A (en) High frequency amplifier circuit
EP0618674B1 (en) Voltage-to-current conversion circuit
USRE37739E1 (en) Controllable integrator
US4596959A (en) Series biasing scheme for field effect transistors
US6476692B2 (en) Distributed balanced frequency multiplier
US5990744A (en) Wide band process independent gain controllable amplifier stage
US5783954A (en) Linear voltage-to-current converter
JPH01173908A (en) Oscillation device and oscillation circuit used therein
JP3341945B2 (en) Operational amplifier
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
US4677391A (en) Series biasing scheme for field effect transistors
JPH09199956A (en) High frequency power amplifier
EP0884838B1 (en) Amplifier
JP3332657B2 (en) Mixer circuit
JPH06204762A (en) Operational amplifier and its driving method
JP2000196365A (en) High frequency isolation amplifier
JP2001077637A (en) Predistortion circuit
US20240048110A1 (en) Biasing of travelling wave amplifiers
JPH11346131A (en) High frequency gain variable amplifier circuit