JP2956383B2 - Semiconductor switch - Google Patents
Semiconductor switchInfo
- Publication number
- JP2956383B2 JP2956383B2 JP27856392A JP27856392A JP2956383B2 JP 2956383 B2 JP2956383 B2 JP 2956383B2 JP 27856392 A JP27856392 A JP 27856392A JP 27856392 A JP27856392 A JP 27856392A JP 2956383 B2 JP2956383 B2 JP 2956383B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- impedance
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は入射電波の伝搬経路を
切替える半導体スイッチに係わり、特に半導体スイッチ
の高耐電力化、広帯域化に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switch for switching a propagation path of an incident radio wave, and more particularly to a semiconductor switch having high power durability and a wide band.
【０００２】[0002]
【従来の技術】図１２は、例えば、特公平３−６６８４
１に示された従来の半導体スイッチの構成の一例であ
る。2. Description of the Related Art FIG.
1 is an example of the configuration of the conventional semiconductor switch shown in FIG.
【０００３】第一の入出力端子１は第一の接続点２にお
いて、中心周波数で１／４波長の長さとなる第一の線路
３の一端および第一の電界効果トランジスタ４のドレイ
ンと電気的に接続されている。第二の入出力端子５は上
記第一の線路３の他端および第二の電界効果トランジス
タ６のドレインに接続されている。第一の電解効果トラ
ンジスタ４のソースは第三の入出力端子７に接続され、
一方、第二の電界効果トランジスタ６のソースは接地さ
れている。第一の電界効果トランジスタ４のドレインと
ソースの間にはインダクタ８が接続されており、第二の
電界効果トランジスタ６のドレインとソースの間にも同
様にしてインダクタ８が接続されている。さらに、第一
の電界効果トランジスタ４のゲート、および第二の電界
効果トランジスタ６のゲートにはそれぞれ、外部よりバ
イアスが印加されるが、ここではそのためのバイアス回
路は図示を省略している。A first input / output terminal 1 is electrically connected to one end of a first line 3 and a drain of a first field effect transistor 4 having a length of ４ wavelength at a center frequency at a first connection point 2. It is connected to the. The second input / output terminal 5 is connected to the other end of the first line 3 and the drain of the second field effect transistor 6. The source of the first field effect transistor 4 is connected to the third input / output terminal 7,
On the other hand, the source of the second field effect transistor 6 is grounded. An inductor 8 is connected between the drain and the source of the first field-effect transistor 4, and the inductor 8 is similarly connected between the drain and the source of the second field-effect transistor 6. Further, a bias is externally applied to each of the gate of the first field-effect transistor 4 and the gate of the second field-effect transistor 6, but a bias circuit for this is omitted from the drawing.
【０００４】次に、動作について説明する。まず、第一
の入出力端子１から低電力レベルの電波が入射した場合
について説明し、ついで大電力レベルの電波が入射した
場合について説明する。Next, the operation will be described. First, a case where a radio wave of a low power level enters from the first input / output terminal 1 will be described, and then a case where a radio wave of a high power level enters will be described.
【０００５】まず、第一の入出力端子１から低電力レベ
ルの電波が入射し、第二の入出力端子５へ低損失で伝搬
していくスイッチ状態を考える。この状態を便宜上受信
状態と称し、図１３にこの場合の等価回路を示す。この
状態においては、第一、第二の電界効果トランジスタ
４，６のそれぞれのゲートにはピンチオフ電圧よりも低
い負のバイアス電圧が印加され、第一、第二の電界効果
トランジスタ４，６のドレイン・ソース間は、容量性の
インピーダンスを呈する。上記第一、第二の電界効果ト
ランジスタ４，６のドレイン・ソース間に接続されたイ
ンダクタ８を、ドレイン・ソース間容量Ｃ1 と並列共振
するように値を設定することにより、ドレイン・ソース
間は高インピーダンスとなる。したがって、接続点２か
ら第三の入出力端子７側を見たインピーダンス、およ
び、第二の電界効果トランジスタ６の呈するインピーダ
ンスは高くなる。この結果、等価回路は近似的に図１４
に示すようになり、第一の入出力端子１から入射した低
電力レベルの電波は電界効果トランジスタの影響をほと
んど受けずに第一の線路３を通り、第二の入出力端子５
へ伝搬する。First, consider a switch state in which a radio wave of a low power level enters from the first input / output terminal 1 and propagates to the second input / output terminal 5 with low loss. This state is called a reception state for convenience, and FIG. 13 shows an equivalent circuit in this case. In this state, a negative bias voltage lower than the pinch-off voltage is applied to the gates of the first and second field effect transistors 4 and 6, and the drains of the first and second field effect transistors 4 and 6 are -Capacitive impedance is present between the sources. By setting the value of the inductor 8 connected between the drain and the source of the first and second field effect transistors 4 and 6 so as to resonate in parallel with the capacitance C 1 between the drain and the source, Becomes high impedance. Therefore, the impedance when the third input / output terminal 7 side is viewed from the connection point 2 and the impedance exhibited by the second field-effect transistor 6 increase. As a result, the equivalent circuit is approximately shown in FIG.
The radio wave of low power level incident from the first input / output terminal 1 passes through the first line 3 and is hardly affected by the field effect transistor, and the second input / output terminal 5
Propagate to
【０００６】次に、第一の入出力端子１から大電力レベ
ルの電波が入射し、第三の入出力端子７へ低損失で電波
が伝搬していくスイッチ状態を考える。これを便宜上送
信状態と称し、図１５にこの場合の等価回路を示す。こ
の状態では、第一、第二の電界効果トランジスタ４，６
のゲートには接地電位に等しい０Ｖのゲート・バイアス
電圧が印加される。この結果、第一、第二の電界効果ト
ランジスタ４，６のドレイン・ソース間は低インピーダ
ンスを呈する。このインピーダンスが十分低ければ、ド
レイン・ソース間は短絡となるので等価回路は図１６に
示す回路となる。ここで第一の接続点２に接続されてい
る１／４波長の長さの第一の線路３は先端が接地されて
いるので、第一の接続点２から第２の入出力端子５側を
見たインピーダンスは開放状態に近い高インピーダンス
となる。したがって、第一の入出力端子１に入射した大
電力の電波は、第一の接続点２を通って第三の入出力端
子７へ伝搬する。Next, consider a switch state in which a radio wave of a high power level enters from the first input / output terminal 1 and propagates to the third input / output terminal 7 with low loss. This is called a transmission state for convenience, and FIG. 15 shows an equivalent circuit in this case. In this state, the first and second field effect transistors 4, 6
A gate bias voltage of 0 V, which is equal to the ground potential, is applied to the gates. As a result, the first and second field effect transistors 4 and 6 exhibit a low impedance between the drain and the source. If this impedance is sufficiently low, a short circuit will occur between the drain and the source, and the equivalent circuit will be the circuit shown in FIG. Here, the first line 3 having a length of 1/4 wavelength connected to the first connection point 2 is grounded at the tip, so that it is connected from the first connection point 2 to the second input / output terminal 5 side. Is high impedance close to the open state. Therefore, the high-power radio wave incident on the first input / output terminal 1 propagates through the first connection point 2 to the third input / output terminal 7.
【０００７】[0007]
【発明が解決しようとする課題】従来の半導体スイッチ
は上記のように構成されており、大電力が入射する送信
状態において電界効果トランジスタを低インピーダンス
状態として用いるため、電界効果トランジスタに高電圧
が印加されず、電界効果トランジスタのブレークダウン
を防いで、高電力スイッチが実現される。しかし、第一
の接続点２から第二の入出力端子５を見たインピーダン
スが開放状態に近い高インピーダンスとなるのは、中心
周波数近傍に限られており、それ以外の周波数では上記
のインピーダンスが低下する結果、伝送路にサセプタン
スが装荷されることになり、反射が増加し、第三の入出
力端子７へ伝搬する電波が減少するので狭帯域であると
いう問題があった。Since the conventional semiconductor switch is configured as described above and uses the field effect transistor in a low impedance state in a transmission state where large power is incident, a high voltage is applied to the field effect transistor. Instead, breakdown of the field effect transistor is prevented, and a high power switch is realized. However, the impedance at which the second input / output terminal 5 is viewed from the first connection point 2 becomes a high impedance close to the open state is limited to the vicinity of the center frequency. As a result, the susceptance is loaded on the transmission line, the reflection increases, and the radio wave propagating to the third input / output terminal 7 decreases.
【０００８】この発明はこのような問題点を解決するた
めになされたもので、高耐電力半導体スイッチの広帯域
化を目的とする。The present invention has been made to solve such a problem, and has as its object to broaden the bandwidth of a high power semiconductor switch.
【０００９】[0009]
【課題を解決するための手段】この発明に係る半導体ス
イッチは、第一、第二、第三の入出力端子と、少なくと
も第一、第二の端子を持ち、外部からのバイアス制御に
より上記端子間のインピーダンスが容量性高インピーダ
ンスと低インピーダンスに可変されることによりスイッ
チ機能を有する第一、第二の半導体スイッチング素子
と、上記第一、第二の半導体スイッチング素子のバイア
ス制御をするための制御手段と、それぞれ所定の周波数
で１／４波長となる長さの第一、第二、第三の線路とを
備え、上記第一の入出力端子に上記第一の半導体スイッ
チング素子の第一の端子と上記第一の線路の一端を接続
し、上記第一の線路の他端に上記第二の入出力端子と上
記第二の半導体スイッチング素子の第一の端子を接続
し、上記第二の半導体スイッチング素子の第二の端子を
接地し、さらに、上記第一の半導体スイッチング素子の
第二の端子に上記第二の線路の一端を接続し、上記第二
の線路の他端に上記第三の入出力端子と上記第三の線路
の一端を接続し、上記第三の線路の他端を接地して形成
し、上記制御手段により上記第一、第二の半導体スイッ
チング素子のそれぞれの第一、第二の端子間のインピー
ダンスを容量性高インピーダンスと低インピーダンスに
切り替え、低電力レベルの電波を第一と第二の入出力端
子間の経路へ伝搬させ、大電力レベルの電波を第一と第
三の入出力端子間の経路へ伝搬させるように伝搬経路を
切り替えるものである。A semiconductor switch according to the present invention has first, second, and third input / output terminals and at least first and second terminals, and the terminals are controlled by external bias control. First and second semiconductor switching elements having a switching function by changing the impedance between them into a capacitive high impedance and a low impedance, and control for performing bias control of the first and second semiconductor switching elements. Means, and first, second, and third lines each having a length of 1/4 wavelength at a predetermined frequency, wherein the first input / output terminal is provided with a first line of the first semiconductor switching element. A terminal is connected to one end of the first line, and the other end of the first line is connected to the second input / output terminal and a first terminal of the second semiconductor switching element, semiconductor The second terminal of the switching element is grounded, and one end of the second line is connected to the second terminal of the first semiconductor switching element, and the third terminal is connected to the other end of the second line. An input / output terminal is connected to one end of the third line, and the other end of the third line is formed by grounding. The first and second semiconductor switching elements of the first and second semiconductor switching elements are respectively controlled by the control means. The impedance between the second terminals is switched between a capacitive high impedance and a low impedance, a low power level radio wave is propagated to a path between the first and second input / output terminals, and a high power level radio wave is transmitted to the first and second input / output terminals. The propagation path is switched so as to propagate to the path between the three input / output terminals.
【００１０】[0010]
【作用】この発明においては、大電力レベルの電波入射
時においても、半導体スイッチング素子を低インピーダ
ンス状態として用いるため、半導体スイッチング素子に
高電圧が印加されず、高電力スイッチが実現されると共
に、第一の分岐点に装荷されるサセプタンスにより生じ
る反射と第二の分岐点に装荷されるサセプタンスにより
生じる反射とが互いに打ち消しあう結果、広い周波数帯
において反射、損失特性を良好とすることができる。In the present invention, even when a radio wave of a high power level is incident, the semiconductor switching element is used in a low impedance state, so that a high voltage is not applied to the semiconductor switching element and a high power switch is realized. As a result of the reflection caused by the susceptance loaded at one branch point and the reflection caused by the susceptance loaded at the second branch point mutually canceling out, reflection and loss characteristics can be improved in a wide frequency band.
【００１１】[0011]
【実施例】実施例１． 図１は、この発明の一実施例の構成を示した図である。
少なくとも２つの端子を持ち、外部からの制御により端
子間のインピーダンスを可変することによりスイッチ機
能を有する半導体スイッチング素子としては、種々のも
のが考えられるが、ここでは、一例として半導体素子で
ある電界効果トランジスタを用いた場合について説明す
る。第一の入出力端子１は、第一の接続点２において、
所定の周波数ｆ１で１／４波長の長さとなる第一の線路
３の一端および第一の電界効果トランジスタ４のドレイ
ンと電気的に接続されている。上記第一の線路３の他端
は第二の電界効果トランジスタ６のドレインおよび第二
の入出力端子５に接続されている。第一の電界効果トラ
ンジスタ４のソースは、所定の周波数ｆ２において１／
４波長の長さとなる第二の線路９の一端に接続され、他
端は第二の接続点１０において、第三の入出力端子７お
よび所定の周波数ｆ３で１／４波長の長さとなる一端接
地の第三の線路１１に接続されている。さらに、上記２
個の電界効果トランジスタのゲートにはバイアス回路
（図示せず）を介してバイアスを印加する構成である。
ここで、所定の周波数ｆ１，ｆ２，ｆ３はすべて同一で
あっても、すべて異なっていてもよいが、ここでは一例
として、全て同一の場合について述べる。[Embodiment 1] FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.
Various types of semiconductor switching elements having at least two terminals and having a switching function by varying the impedance between the terminals by external control are conceivable. Here, for example, the field effect which is a semiconductor element is used. The case where a transistor is used is described. The first input / output terminal 1 is connected at a first connection point 2
It is electrically connected to one end of the first line 3 having a length of 1/4 wavelength at a predetermined frequency f1 and the drain of the first field effect transistor 4. The other end of the first line 3 is connected to the drain of the second field effect transistor 6 and the second input / output terminal 5. The source of the first field-effect transistor 4 is 1 / at a predetermined frequency f2.
The other end is connected to one end of a second line 9 having a length of 4 wavelengths, and the other end is connected to a third input / output terminal 7 at a second connection point 10 and one end having a length of 1/4 wavelength at a predetermined frequency f3. It is connected to the ground third line 11. Furthermore, the above 2
In this configuration, a bias is applied to the gates of the field effect transistors via a bias circuit (not shown).
Here, the predetermined frequencies f1, f2, and f3 may be all the same or all different, but here, as an example, the case where all are the same will be described.
【００１２】次にこの実施例の動作について述べる。以
下に述べる説明では、まず、第一の入出力端子１から低
電力レベルの電波が入射し、第二の入出力端子５へ伝搬
する状態を考える。これを便宜上、受信状態と称する。
次に第一の入出力端子１から大電力レベルの電波が入射
し、第三の入出力端子７へ伝搬する状態を考える。これ
を便宜上、送信状態と称する。Next, the operation of this embodiment will be described. In the following description, first, a state in which a radio wave of a low power level enters from the first input / output terminal 1 and propagates to the second input / output terminal 5 will be considered. This is called a reception state for convenience.
Next, consider a state in which a radio wave of a high power level enters from the first input / output terminal 1 and propagates to the third input / output terminal 7. This is called a transmission state for convenience.
【００１３】はじめに、受信状態の動作について説明す
る。図２にこの場合の等価回路を示す。第一、第二の電
界効果トランジスタ４，６のゲートには電界効果トラン
ジスタのピンチオフ電圧よりも低い負のバイアス電圧が
印加されており、第一、第二の電界効果トランジスタ
４，６のソース・ドレイン間は容量Ｃａで表される。こ
こでは、簡単のため、２つの電界効果トランジスタを同
一とした場合について示している。First, the operation in the receiving state will be described. FIG. 2 shows an equivalent circuit in this case. A negative bias voltage lower than the pinch-off voltage of the field effect transistors is applied to the gates of the first and second field effect transistors 4 and 6, and the source and the source of the first and second field effect transistors 4 and 6 are The space between the drains is represented by the capacitance Ca. Here, for the sake of simplicity, a case where two field effect transistors are the same is shown.
【００１４】次に動作を述べる。第一の接続点２に接続
された容量Ｃａには第三の入出力端子７側に、第二の線
路９、第三の線路１１と第三の入出力端子７に接続され
る外部抵抗の呈する負荷抵抗が装荷される。しかし、上
記負荷が呈するインピーダンスに対して、容量Ｃａが呈
するインピーダンスが十分に大きくなるように第一、第
二の電界効果トランジスタ４，６を選べば、上記負荷の
影響は無視できる。この場合の等価回路は図３に示す。
上記２つの容量は１／４波長間隔で装荷されているの
で、これらの容量によって生じる反射は、公知のように
広い周波数で互いに打ち消しあい、良好な伝搬特性が得
られる。Next, the operation will be described. The capacitance Ca connected to the first connection point 2 includes an external resistor connected to the second line 9, the third line 11, and the third input / output terminal 7 on the third input / output terminal 7 side. The load resistance to be presented is loaded. However, if the first and second field effect transistors 4 and 6 are selected such that the impedance exhibited by the capacitor Ca becomes sufficiently larger than the impedance exhibited by the load, the effect of the load can be ignored. FIG. 3 shows an equivalent circuit in this case.
Since the two capacitors are loaded at quarter-wave intervals, the reflections caused by these capacitors cancel each other out over a wide frequency range, as is known, and good propagation characteristics are obtained.
【００１５】次に、送信状態の動作について説明する。
図４にこの場合の等価回路を示す。第一、第二の電界効
果トランジスタ４，６のゲートは接地電位に等しい０Ｖ
とされており、第一、第二の電界効果トランジスタ４，
６のドレイン・ソース間は抵抗Ｒａで表される。抵抗Ｒ
ａの値が小さい場合には、等価回路は図５で表される。
第一の線路３は先端が接地され、第二の線路９は第一の
接続点２に直接接続されていると見なされる。Next, the operation in the transmission state will be described.
FIG. 4 shows an equivalent circuit in this case. The gates of the first and second field effect transistors 4 and 6 are connected to 0V equal to the ground potential.
The first and second field-effect transistors 4,
The area between the drain and source of No. 6 is represented by a resistance Ra. Resistance R
When the value of a is small, the equivalent circuit is represented in FIG.
The first line 3 is grounded at the tip, and the second line 9 is considered to be directly connected to the first connection point 2.
【００１６】次に動作を述べる。先端が接地された第一
の線路３と第三の線路１１は、所定の周波数以外では容
量性あるいは誘導性のサセプタンスｊＢを呈する。図６
にこの状態を示す。上記２つのサセプタンスは１／４波
長間隔で装荷されているので、これらの不連続によって
生じる反射は、公知のように広い帯域にわたって互いに
打ち消しあい、良好な伝搬特性が得られる。Next, the operation will be described. The first line 3 and the third line 11 whose ends are grounded exhibit a capacitive or inductive susceptance jB other than a predetermined frequency. FIG.
This state is shown in FIG. Since the two susceptances are loaded at quarter-wave intervals, the reflections caused by these discontinuities cancel each other over a wide band, as is known, to obtain good propagation characteristics.
【００１７】実施例２． なお、上記実施例１では、簡単のため、所定の周波数ｆ
１，ｆ２，ｆ３が、同一の場合について述べたが、この
発明ではこれに限らず、所定の周波数ｆ１，ｆ２，ｆ３
を異なる値とすることにより、いっそうの広帯域化が可
能である。例えば、周波数ｆ３を周波数ｆ１と等しく
し、周波数ｆ２を周波数ｆ１よりも低く選ぶ。この場合
の回路を図７に示す。このとき、第一、第二の電界効果
トランジスタ４，６のドレイン・ソース間の抵抗Ｒａの
値が小さければ、送信状態の等価回路は図８で表され
る。第一の線路３は先端が接地され、第二の線路９は第
一の接続点２に直接接続されていると見なされる。周波
数ｆ１では、第一、第三の線路３，１１の長さが１／４
波長となり、先端が接地されているので、第一の接続点
２から第一の線路３側を見たインピーダンスと第三の接
続点１０から第三の線路１１をみたインピーダンスはと
もに、開放状態に近い高インピーダンスとなる。この場
合の等価回路を図９に示す。したがって、第一の入出力
端子１に入射した大電力の電波は、第一の接続点２と第
二の線路９を通って、第三の入出力端子７へ伝搬する。
周波数ｆ１より低い周波数ｆ２では、先端が短絡された
第一、第三の線路３，１１は容量性のサセプタンスｊＢ
を呈する。この場合の等価回路を図１０に示す。２つの
サセプタンスは周波数ｆ２の１／４波長の間隔で装荷さ
れているので、これらの不連続によって生じる反射は公
知のように、周波数ｆ２を中心とした広帯域にわたって
互いに打ち消しあい、第一の入出力端子１から第三の入
出力端子７への良好な伝搬特性が得られる。Embodiment 2 FIG. In the first embodiment, the predetermined frequency f
1, f2, and f3 have been described as being the same, but the present invention is not limited to this, and predetermined frequencies f1, f2, and f3
Is different, it is possible to further increase the bandwidth. For example, the frequency f3 is made equal to the frequency f1, and the frequency f2 is selected to be lower than the frequency f1. FIG. 7 shows a circuit in this case. At this time, if the value of the resistance Ra between the drain and the source of the first and second field effect transistors 4 and 6 is small, the equivalent circuit in the transmission state is shown in FIG. The first line 3 is grounded at the tip, and the second line 9 is considered to be directly connected to the first connection point 2. At the frequency f1, the length of the first and third lines 3 and 11 is 1/4.
Since the wavelength becomes the wavelength and the tip is grounded, the impedance when the first line 3 is viewed from the first connection point 2 and the impedance when the third line 11 is viewed from the third connection point 10 are both open. It becomes a near high impedance. FIG. 9 shows an equivalent circuit in this case. Accordingly, the high-power radio wave incident on the first input / output terminal 1 propagates to the third input / output terminal 7 through the first connection point 2 and the second line 9.
At a frequency f2 lower than the frequency f1, the first and third lines 3, 11 whose ends are short-circuited are capacitive susceptances jB.
Present. FIG. 10 shows an equivalent circuit in this case. Since the two susceptances are loaded at an interval of 1/4 wavelength of the frequency f2, the reflections caused by these discontinuities cancel each other over a wide band centered at the frequency f2, as is known, and the first input / output Good propagation characteristics from the terminal 1 to the third input / output terminal 7 can be obtained.
【００１８】実施例３． なお、上記実施例では、電界効果トランジスタを用いた
場合について述べたが、この発明はこれに限らず、ＰＩ
Ｎダイオード等のダイオードやバイポーラトランジスタ
等の他の３端子素子を用いても良い。また、２つの電界
効果トランジスタが同一の場合について述べたが、この
発明はこれに限らず、２つの電界効果トランジスタが異
なっていてもよい。Embodiment 3 FIG. In the above embodiment, the case where the field effect transistor is used has been described. However, the present invention is not limited to this.
Other three-terminal elements such as a diode such as an N diode and a bipolar transistor may be used. Although the case where the two field-effect transistors are the same has been described, the present invention is not limited to this, and the two field-effect transistors may be different.
【００１９】実施例４． なお、上記実施例では、２個の電界効果トランジスタ、
１本ずつの第一、第二、第三の線路を用いた場合につい
て述べたが、この発明はこれに限らず、さらに多数個の
電界効果トランジスタ、第一、第二、第三の線路を用い
てもよい。例えば、図１１に示すように第三の電界効果
トランジスタ１２を追加し、第一、第二、第三の線路を
２本ずつ用いる結果、伝送路が多段化されることによ
り、いっそうの広帯域化が図れる。Embodiment 4 FIG. In the above embodiment, two field effect transistors,
Although the case where the first, second, and third lines are used one by one has been described, the present invention is not limited to this, and more field-effect transistors, first, second, and third lines may be used. May be used. For example, as shown in FIG. 11, the third field effect transistor 12 is added, and the first, second, and third lines are used two by two. Can be achieved.
【００２０】[0020]
【発明の効果】以上のように、この発明によれば、第一
の入出力端子に第一の半導体スイッチング素子の第一の
端子と第一の線路の一端を接続し、第一の線路の他端に
第二の入出力端子と第二の半導体スイッチング素子の第
一の端子を接続し、第二の半導体半導体スイッチング素
子の第二の端子を接地し、さらに、第一の半導体スイッ
チング素子の第二の端子に第二の線路の一端を接続し、
第二の線路の他端に第三の入出力端子と第三の線路の一
端を接続し、第三の線路の他端を接地して形成し、制御
手段のバイアス制御により上記第一、第二の半導体スイ
ッチング素子のそれぞれの第一、第二の端子間のインピ
ーダンスを容量性高インピーダンスと低インピーダンス
に切り替え、低電力レベルの電波を第一と第二の入出力
端子間の経路へ伝搬させ、大電力レベルの電波を第一と
第三の入出力端子間の経路へ伝搬させるように伝搬経路
を切り替えるので、高耐電力かつ広い周波数帯において
反射、損失特性が良好な半導体スイッチを実現できる。As described above, according to the present invention, the first terminal of the first semiconductor switching element and one end of the first line are connected to the first input / output terminal, The other end connects the second input / output terminal and the first terminal of the second semiconductor switching element, grounds the second terminal of the second semiconductor switching element, and further connects the second semiconductor input / output terminal of the first semiconductor switching element. Connect one end of the second line to the second terminal,
The third input / output terminal and one end of the third line are connected to the other end of the second line, and the other end of the third line is formed to be grounded. The impedance between the first and second terminals of each of the two semiconductor switching elements is switched between a capacitive high impedance and a low impedance, and radio waves at a low power level are propagated to the path between the first and second input / output terminals. Since the propagation path is switched so that a radio wave of a high power level is propagated to the path between the first and third input / output terminals, a semiconductor switch having high withstand power and good reflection and loss characteristics in a wide frequency band can be realized. .
【図面の簡単な説明】[Brief description of the drawings]
【図１】この発明の実施例１による半導体スイッチの回
路構成図。FIG. 1 is a circuit configuration diagram of a semiconductor switch according to a first embodiment of the present invention.
【図２】この発明の実施例１による半導体スイッチの低
電力入射時の動作説明のための等価回路図。FIG. 2 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the first embodiment of the present invention at the time of low power incidence;
【図３】この発明の実施例１による半導体スイッチの低
電力入射時の動作説明のための等価回路図。FIG. 3 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the first embodiment of the present invention at the time of low power incidence;
【図４】この発明の実施例１による半導体スイッチの高
電力入射時の動作説明のための等価回路図。FIG. 4 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the first embodiment of the present invention when high power is incident.
【図５】この発明の実施例１による半導体スイッチの高
電力入射時の動作説明のための等価回路図。FIG. 5 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the first embodiment of the present invention when high power is applied.
【図６】この発明の実施例１による半導体スイッチの高
電力入射時の動作説明のための等価回路図。FIG. 6 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the first embodiment of the present invention when high power is applied.
【図７】この発明の実施例２による半導体スイッチの回
路構成図。FIG. 7 is a circuit configuration diagram of a semiconductor switch according to a second embodiment of the present invention.
【図８】この発明の実施例２による半導体スイッチの高
電力入射時の動作説明のための等価回路図。FIG. 8 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the second embodiment of the present invention when high power is applied.
【図９】この発明の実施例２による半導体スイッチの高
電力入射時の動作説明のための等価回路図。FIG. 9 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the second embodiment of the present invention when high power is applied.
【図１０】この発明の実施例２による半導体スイッチの
高電力入射時の動作説明のための等価回路図。FIG. 10 is an equivalent circuit diagram for explaining the operation of the semiconductor switch according to the second embodiment of the present invention when high power is applied.
【図１１】この発明の実施例４による半導体スイッチの
回路構成図。FIG. 11 is a circuit configuration diagram of a semiconductor switch according to a fourth embodiment of the present invention.
【図１２】従来の半導体スイッチの回路構成図。FIG. 12 is a circuit configuration diagram of a conventional semiconductor switch.
【図１３】従来の半導体スイッチの低電力入射時の動作
説明のための等価回路図。FIG. 13 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch at the time of low power incidence.
【図１４】従来の半導体スイッチの低電力入射時の動作
説明のための等価回路図。FIG. 14 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch when low power is incident.
【図１５】従来の半導体スイッチの高電力入射時の動作
説明のための等価回路図。FIG. 15 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch when high power is applied.
【図１６】従来の半導体スイッチの高電力入射時の動作
説明のための等価回路図。FIG. 16 is an equivalent circuit diagram for explaining the operation of a conventional semiconductor switch when high power is applied.
１ 第一の入出力端子 ２ 第一の接続点 ３ 第一の線路 ４ 第一の電界効果トランジスタ ５ 第二の入出力端子 ６ 第二の電界効果トランジスタ ７ 第三の入出力端子 ８ インダクタ ９ 第二の線路 １０ 第二の接続点 １１ 第三の線路 １２ 第三の電界効果トランジスタ DESCRIPTION OF SYMBOLS 1 1st input / output terminal 2 1st connection point 3 1st line 4 1st field effect transistor 5 2nd input / output terminal 6 2nd field effect transistor 7 3rd input / output terminal 8 inductor 9th Second line 10 Second connection point 11 Third line 12 Third field effect transistor
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−113702（ＪＰ，Ａ) 実開 昭54−66744（ＪＰ，Ｕ) 実開 昭54−120348（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01P 1/15 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-4-113702 (JP, A) Japanese Utility Model Application Sho 54-67744 (JP, U) Japanese Utility Model Application Utility Model Sho 54-120348 (JP, U) (58) Field (Int.Cl. 6 , DB name) H01P 1/15
Claims (1)
くとも第一、第二の端子を持ち、外部からのバイアス制
御により上記端子間のインピーダンスが容量性高インピ
ーダンスと低インピーダンスに可変されることによりス
イッチ機能を有する第一、第二の半導体スイッチング素
子と、上記第一、第二の半導体スイッチング素子のバイ
アス制御をするための制御手段と、それぞれ所定の周波
数で１／４波長となる長さの第一、第二、第三の線路と
を備え、上記第一の入出力端子に上記第一の半導体スイ
ッチング素子の第一の端子と上記第一の線路の一端を接
続し、上記第一の線路の他端に上記第二の入出力端子と
上記第二の半導体スイッチング素子の第一の端子を接続
し、上記第二の半導体スイッチング素子の第二の端子を
接地し、さらに、上記第一の半導体スイッチング素子の
第二の端子に上記第二の線路の一端を接続し、上記第二
の線路の他端に上記第三の入出力端子と上記第三の線路
の一端を接続し、上記第三の線路の他端を接地して形成
し、上記制御手段のバイアス制御により上記第一、第二
の半導体スイッチング素子のそれぞれの第一、第二の端
子間のインピーダンスを容量性高インピーダンスと低イ
ンピーダンスに切り替え、低電力レベルの電波を第一と
第二の入出力端子間の経路へ伝搬させ、大電力レベルの
電波を第一と第三の入出力端子間の経路へ伝搬させるよ
うに伝搬経路を切り替えることを特徴とする半導体スイ
ッチ。A first input terminal, a second input terminal and a third input terminal;
It has at least first and second terminals, and is biased externally.
The impedance between the above terminals is
The impedance and low impedance.
First and second semiconductor switching elements having switch function
Of the first and second semiconductor switching elements.
Control means for controlling the
The first, second, and third lines with a length of 1/4 wavelength in number
And the first semiconductor switch is connected to the first input / output terminal.
Connect the first terminal of the switching element to one end of the first line.
The second input / output terminal is connected to the other end of the first line.
Connect the first terminal of the second semiconductor switching element
And the second terminal of the second semiconductor switching element
Ground, and further, the first semiconductor switching element
Connect one end of the second line to the second terminal,
The third input / output terminal and the third line at the other end of the line
One end of the third line and ground the other end of the third line.
Then, the first and the second are controlled by the bias control of the control means.
First and second ends of each of the semiconductor switching elements
The impedance between the elements is capacitive high impedance and low impedance.
Switch to low-impedance, and place low-power radio waves first.
Propagation to the path between the second input and output terminals
Radio waves are propagated to the path between the first and third input / output terminals.
A semiconductor switch characterized in that a propagation path is switched as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27856392A JP2956383B2 (en) | 1992-10-16 | 1992-10-16 | Semiconductor switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27856392A JP2956383B2 (en) | 1992-10-16 | 1992-10-16 | Semiconductor switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132701A JPH06132701A (en) | 1994-05-13 |
| JP2956383B2 true JP2956383B2 (en) | 1999-10-04 |
Family
ID=17599013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27856392A Expired - Fee Related JP2956383B2 (en) | 1992-10-16 | 1992-10-16 | Semiconductor switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956383B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476663B2 (en) * | 1997-11-04 | 2003-12-10 | アルプス電気株式会社 | Signal selection circuit |
| AU2003244130A1 (en) | 2002-06-20 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | Switch device |
-
1992
- 1992-10-16 JP JP27856392A patent/JP2956383B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132701A (en) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485130A (en) | Microwave switch circuit and an antenna apparatus | |
| JPH10335901A (en) | Semiconductor switch | |
| EP1466382A1 (en) | Circuit topology for attenuator and switch circuits | |
| US4789846A (en) | Microwave semiconductor switch | |
| CN114497928B (en) | Millimeter wave single-pole single-throw switch | |
| US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
| JPH11145777A (en) | Step attenuator | |
| JPH07235802A (en) | High frequency switch circuit | |
| JP2956383B2 (en) | Semiconductor switch | |
| JPH0923101A (en) | High frequency switching device | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP2962771B2 (en) | Phase shifter | |
| US5451905A (en) | Microwave semiconductor device comprising stabilizing means | |
| US5440283A (en) | Inverted pin diode switch apparatus | |
| JPH06152361A (en) | Fet switch | |
| JP3342791B2 (en) | High frequency single pole double throw switch | |
| JPH08130423A (en) | Higher harmonic wave suppressing circuit | |
| JP3357715B2 (en) | Microwave phase shifter | |
| JPH03123201A (en) | Microwave semiconductor switch | |
| JP2000150536A (en) | Field effect transistor | |
| JPH0748602B2 (en) | Microwave semiconductor switch | |
| JPH0370380B2 (en) | ||
| JP2743884B2 (en) | Microwave switch | |
| JPH11163677A (en) | Variable attenuator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |