JP2740196B2 - Semiconductor wafer - Google Patents
Semiconductor waferInfo
- Publication number
- JP2740196B2 JP2740196B2 JP63178778A JP17877888A JP2740196B2 JP 2740196 B2 JP2740196 B2 JP 2740196B2 JP 63178778 A JP63178778 A JP 63178778A JP 17877888 A JP17877888 A JP 17877888A JP 2740196 B2 JP2740196 B2 JP 2740196B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ingot
- outer peripheral
- semiconductor wafer
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路等の製造に用いられる半導体ウエ
ハ(以下、簡単にウエハという)およびその製造方法に
関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer (hereinafter simply referred to as a wafer) used for manufacturing an integrated circuit and the like, and a method for manufacturing the same.
従来、半導体単結晶インゴット(以下、簡単にインゴ
ットという)を切断し、研磨して鏡面ウエハに仕上げる
ウエハ加工プロセスにおいて、インゴット状態で上側に
対応するウエハ面と下側に対応するウエハ面とを区別す
る方法としては、2つのオリエンテーションフラットを
入れるのが、一般的方法である。Conventionally, in a wafer processing process in which a semiconductor single crystal ingot (hereinafter simply referred to as an ingot) is cut and polished to obtain a mirror-finished wafer, a wafer surface corresponding to an upper side and a wafer surface corresponding to a lower side in an ingot state are distinguished. A common method is to include two orientation flats.
そして、半導体デバイス製造におけるエピタキシャル
成長時のだれを小さくするため、結晶軸から角度を数度
傾むけて切断・研磨したウエハを用いる場合がある
(「LSIハンドブックP.346,電子通信学会編)。このウ
エハにおいて、インゴット状態で上側に対応するウエハ
面と下側に対応するウエハ面とを区別するには、前述し
たように、2つのオリエンテーションフラット(以下、
OFという)を入れるのが、一般的である。Then, in order to reduce the droop during epitaxial growth in the manufacture of semiconductor devices, a wafer cut and polished at an angle of several degrees from the crystal axis may be used ("LSI Handbook P.346, edited by IEICE"). In order to distinguish the wafer surface corresponding to the upper side from the wafer surface corresponding to the lower side in the ingot state, as described above, two orientation flats (hereinafter, referred to as two orientation flats) are used.
OF) is common.
しかしながら、発明者の検討によれば、前記の従来技
術においては、多種の半導体デバイス製造装置のOF位置
合せ機構部での、1つだけのOF付ウエハと2つのOF付ウ
エハとの互換性について考慮されておらず、1つだけの
OF付ウエハ用OF位置合せ機構では、2つのOF付ウエハを
正確に位置合せできない場合が多いという問題があっ
た。また、2つのOF付ウエハ対応のOF位置合せ機構で
は、第1OFと第2OFを判別する機構が必要となり、装置コ
ストの上昇およびスループットの低下がさけられないと
いう問題があった。However, according to the study of the inventor, in the above-described conventional technology, compatibility between only one OF-equipped wafer and two OF-equipped wafers in the OF alignment mechanism of various types of semiconductor device manufacturing apparatuses is considered. Not considered, only one
The OF alignment mechanism for a wafer with an OF has a problem that two wafers with an OF cannot often be accurately aligned. In addition, the OF alignment mechanism for two wafers with OF requires a mechanism for distinguishing between the first OF and the second OF, and thus has a problem that an increase in apparatus cost and a decrease in throughput cannot be avoided.
本発明の目的は、1つだけのOF付ウエハ対応のOF位置
合せ機構でOF合せが可能であり、しかも、インゴット
(または単結晶ブロック)から切断・研磨してウエハに
加工する際、インゴット状態で上側に対応するウエハ面
と下側に対応するウエハとを容易に識別できるウエハを
提供することにある。An object of the present invention is to enable OF alignment with only one OF alignment mechanism corresponding to a wafer with an OF, and to cut and polish an ingot (or a single crystal block) into a wafer when processing it into a wafer. It is another object of the present invention to provide a wafer which can easily distinguish a wafer surface corresponding to an upper side from a wafer surface corresponding to a lower side.
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。The above and other objects and novel features of the present invention are as follows.
It will become apparent from the description of the present specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記とおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.
すなわち、円弧状の外周部と、この外周部の一部に設
けられたオリエンテーションフラット部とを有し、前記
オリエンテーションフラット部の一方の端部及び他方の
端部が夫々前記円弧状の外周部と接続される半導体ウェ
ハについて、前記オリエンテーションフラット部の一方
の端部と前記円弧状の外周部との接続形状と、前記オリ
エンテーションフラット部の他方の端部と前記円弧上の
外周部との接続形状とを異なる構成とし、また、この円
弧状の外周部との接続形状の相違によって、前記半導体
ウェハの表面と裏面とが特定される構成とするものであ
る。That is, it has an arc-shaped outer peripheral portion and an orientation flat portion provided in a part of the outer peripheral portion, and one end and the other end of the orientation flat portion are respectively the arc-shaped outer peripheral portion and Regarding the semiconductor wafer to be connected, the connection shape between one end of the orientation flat portion and the arc-shaped outer peripheral portion, and the connection shape between the other end of the orientation flat portion and the outer peripheral portion on the arc, Are different from each other, and the front surface and the back surface of the semiconductor wafer are specified by the difference in the connection shape with the arc-shaped outer peripheral portion.
前述の手段によれば、インゴットに左右非対称なOFを
入れた後、切断しウエハを作製することにより、切断後
も、ウエハのどちらかの面がインゴット状態で上側に対
応するか、下側に対応するかを識別することが可能であ
る。According to the above-described means, after placing the asymmetrical OF into the ingot, and then cutting to produce a wafer, even after cutting, either surface of the wafer corresponds to the upper side in the ingot state, or the lower side It is possible to identify whether they correspond.
また、ウエハの左右非対称性のOFとしただけなので、
1つだけのOF付ウエハ用OF位置合せ機構により、容易に
位置合せできる。Also, since it is just OF of the left-right asymmetry of the wafer,
The alignment can be easily performed by only one OF alignment mechanism for the wafer with the OF.
以下、本発明の一実施例を図面を用いて具体的に説明
する。Hereinafter, an embodiment of the present invention will be specifically described with reference to the drawings.
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and their repeated description will be omitted.
まず、ウエハ加工について説明する。「LSIハンドブ
ック」P.237(電子通信学会編)に詳説されているよう
に、インゴットを幾つかの単結晶ブロックに分け、外径
研削を行い、決められた面にOFを入れ、単結晶ブロック
を切断してウエハ状態とし、エッヂ加工・加工ひずみ除
去・鏡面研磨・最終洗浄を経て完成される。First, wafer processing will be described. As described in detail in "LSI Handbook" P.237 (edited by the Institute of Electronics and Communication Engineers), the ingot is divided into several single crystal blocks, outer diameter grinding is performed, and OF is put on the determined surface, and the single crystal block Is cut into wafers, and is completed through edge processing, processing strain removal, mirror polishing, and final cleaning.
前記ウエハ加工プロセスにおけるOFを入れる工程にお
いて、OFを左右非対称とすることにより本発明は実施さ
れる。The present invention is practiced by making the OF asymmetrical in the step of inserting the OF in the wafer processing process.
第1図,第2図,第3図は、本発明のウエハの一実施
例を説明するための図であり、 第1図は、片側のOF端に丸みをつけて非対称OFとした
インゴット(または単結晶ブロック)を真上または真下
から見た図、であり、(b)は(a)を部分的に拡大し
て示している。FIG. 1, FIG. 2, and FIG. 3 are views for explaining an embodiment of the wafer of the present invention. FIG. 1 shows an ingot having an asymmetrical OF by rounding one end of the OF. Or a single crystal block) as viewed from directly above or directly below, and (b) is a partially enlarged view of (a).
第2図は、片側のOF端の角を落として非対称OFとした
インゴット(または単結晶ブロック) を真上または真下から見た図。FIG. 2 is a view of an ingot (or a single crystal block) having an asymmetrical OF by dropping a corner of one OF end as viewed from directly above or directly below.
第3図は、従来の1つだけのOF付インゴット(または
単結晶ブロック)を真上または真下から見た図である。FIG. 3 is a view of a conventional single ingot with OF (or a single crystal block) viewed from directly above or directly below.
第1図,第2図,第3図において、aは外径研磨後の
インゴット外周、bはオリエンテーションフラット(O
F)、cは丸みによる非対称部、dは角落としによる非
対称部である。In FIGS. 1, 2 and 3, a is the outer circumference of the ingot after polishing the outer diameter, and b is the orientation flat (O
F) and c are asymmetrical portions due to roundness, and d is an asymmetrical portion due to dropping corners.
第3図に示すように、従来の1つだけのOFbを付けた
インゴット(または単結晶ブロック)は、表側から見て
も裏側から見ても同一図形であり、表裏の区別はでき
ず、切断後のウエハ状態では、インゴット状態で上側に
対応する面と下側に対応する面とを区別できない。As shown in FIG. 3, the conventional ingot (or single crystal block) provided with only one OFb has the same shape when viewed from the front side and the back side. In the later wafer state, it is not possible to distinguish between the surface corresponding to the upper side and the surface corresponding to the lower side in the ingot state.
これに対し、第1図に示す本実施例のインゴットは、
OFbの左側端のみに丸みをつけて非対称部cとしたもの
であり、切断後のウエハ状態で容易に表裏の区別が可能
である。第2図は、第3図のOFbの左側端の角を落とし
て非対称部dとしたものであり、第1図の場合と同様、
容易に表裏の区別が可能である。また、第1図,第2図
に示したインゴット両者とも、1つのOFbに非対称性を
もたせただけであり、デバイス製造装置において、1つ
だけのOF付ウエハ対応のOF位置合せ機構での誤動作はな
い。In contrast, the ingot of the present embodiment shown in FIG.
Only the left end of OFb is rounded to form an asymmetrical portion c, and the front and back sides can be easily distinguished in the wafer state after cutting. FIG. 2 shows the asymmetrical portion d obtained by dropping the corner at the left end of OFb in FIG. 3, and as in the case of FIG.
The front and back can be easily distinguished. In addition, in both of the ingots shown in FIGS. 1 and 2, only one OFb is provided with asymmetry. In the device manufacturing apparatus, a malfunction occurs in only one OF alignment mechanism corresponding to a wafer with OF. There is no.
次に、本実施例により提供されたウエハを用いた場合
の、デバイス製造プロセスにおけるパタン重ね合せ精度
の向上について説明する。(「LSIハンドブック」P.346
電子通信学会編参照) 通常、バイポーラデバイスに用いられるエピタキシャ
ル基板には、埋込層が設けられており、後工程でのパタ
ン重ね合せを容易にするため、埋込部に約100〜300nmの
段差が付けられている。この段差上にエピタキシャル層
を形成する場合、当然、基板の結晶方位にそって形成さ
れる。ところが、結晶軸から角度を数度傾むけたウエハ
を用いた場合、第3図に示すインゴットでは、第4図お
よび第5図(矢印は結晶方位を示す)に示すように、イ
ンゴット状態で上側に対応する面と下側に対応する面と
では、ウエハ表面から見た場合の結晶方位が(図の場合
上下対称に)異なる。結晶方位が異なると当然、エピタ
キシャル成長におけるパタンだれ、パタンずれの方向も
異なり、ウエハ間では、前記埋込層を基準に合わせる、
エピタキシャル成長後の工程のパタン重ね合わせに大き
な段差を生じる。本実施例のウエハ(第1図および第2
図)を用いた場合、結晶方位を統一することが可能とな
り、ウエハ間の再現性の向上を図ることができる。Next, the improvement of the pattern overlay accuracy in the device manufacturing process when the wafer provided by the present embodiment is used will be described. ("LSI Handbook" P.346
Normally, the epitaxial substrate used for the bipolar device is provided with a buried layer, and the buried portion has a step of about 100 to 300 nm in order to facilitate pattern superimposition in a later process. Is attached. When an epitaxial layer is formed on this step, it is naturally formed along the crystal orientation of the substrate. However, when a wafer inclined at an angle of several degrees from the crystal axis is used, in the ingot shown in FIG. 3, as shown in FIG. 4 and FIG. The crystal orientation when viewed from the wafer surface is different (vertically symmetric in the figure) between the plane corresponding to. Naturally, if the crystal orientation is different, the pattern droop in epitaxial growth, the direction of pattern shift is also different, and between the wafers, the buried layer is adjusted based on
A large step occurs in pattern superposition in a step after the epitaxial growth. The wafer of this embodiment (FIG. 1 and FIG. 2)
FIG. 1), the crystal orientation can be unified, and the reproducibility between wafers can be improved.
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。As mentioned above, although the present invention was explained concretely based on an example, the present invention is not limited to the above-mentioned example.
It goes without saying that various changes can be made without departing from the scope of the invention.
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows.
すなわち、インゴット状態時上側に対応する面か下側
に対応する面かを区別でき、デバイス製造装置のOF位置
合わせ機構の改造を必要としない半導体ウエハを提供で
きる。これにより、統一した結晶方位をもつウエハ面上
に半導体デバイスを製造することが可能となり、デバイ
ス製造プロセスにおける再現性の向上を図ることができ
る。That is, it is possible to distinguish between the surface corresponding to the upper side and the surface corresponding to the lower side in the ingot state, and it is possible to provide a semiconductor wafer that does not require modification of the OF alignment mechanism of the device manufacturing apparatus. As a result, semiconductor devices can be manufactured on a wafer surface having a unified crystal orientation, and reproducibility in a device manufacturing process can be improved.
第1図は、片側のOF端に丸みをつけ非対称OFとしたイン
ゴット(または単結晶ブロック)を真上または真下から
見た図、 第2図は、片側のOF端の角を落とし非対称OFとしたイン
ゴット(または単結晶ブロック)を真上または真下から
見た図、 第3図は、従来の1つだけのOF付インゴット(または単
結晶ブロック)を真上または真下から見た図、 第4図,第5図は、インゴット状態で上側に対応する面
と下側に対応する面をウエハ表面とした状態の結晶方位
の傾き方向の差を示す図である。 図中、a……外径研削後のインゴット(または単結晶ブ
ロック)外周、b……オリエンテーションフラット(O
F)、c……丸みによる非対称部、d……角落としによ
る非対称部、 Fig. 1 is a view of an ingot (or a single crystal block) having an asymmetrical OF with a rounded end at one side as viewed from directly above or directly below. FIG. 3 is a view of the obtained ingot (or single crystal block) viewed from directly above or directly below. FIG. 3 is a view of a conventional single ingot with OF (or single crystal block) viewed from directly above or directly below. FIG. 5 is a diagram showing the difference in the inclination direction of the crystal orientation when the surface corresponding to the upper side and the surface corresponding to the lower side in the ingot state are taken as the wafer surface. In the figure, a: outer periphery of ingot (or single crystal block) after outer diameter grinding, b: orientation flat (O
F), c: an asymmetric portion due to roundness, d: an asymmetric portion due to dropping a corner,
Claims (2)
けられたオリエンテーションフラット部とを有し、前記
オリエンテーションフラット部の一方の端部及び他方の
端部が夫々前記円弧状の外周部と接続される半導体ウェ
ハであって、前記オリエンテーションフラット部の一方
の端部と前記円弧状の外周部との接続形状と、前記オリ
エンテーションフラット部の他方の端部と前記円弧状の
外周部との接続形状とが異なる構成とされていることを
特徴とする半導体ウェハ。1. An outer peripheral portion having an arc shape and an orientation flat portion provided on a part of the outer peripheral portion, and one end and the other end of the orientation flat portion are each formed of the arc shape. A semiconductor wafer connected to an outer peripheral portion, wherein a connection shape between one end of the orientation flat portion and the arc-shaped outer peripheral portion, and the other end of the orientation flat portion and the arc-shaped outer peripheral portion are provided. A semiconductor wafer having a different connection shape from the semiconductor wafer.
けられたオリエンテーションフラット部とを有する半導
体ウェハであって、前記オリエンテーションフラット部
の一方の端部及び他方の端部の夫々は、前記円弧状の外
周部との接続形状の相違によって、前記半導体ウェハの
表面と裏面とが特定される構成とされていることを特徴
とする半導体ウェハ。2. A semiconductor wafer having an arc-shaped outer peripheral portion and an orientation flat portion provided on a part of the outer peripheral portion, wherein one end and the other end of the orientation flat portion are respectively provided. The semiconductor wafer according to claim 1, wherein a front surface and a back surface of the semiconductor wafer are specified by a difference in a connection shape with the arc-shaped outer peripheral portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63178778A JP2740196B2 (en) | 1988-07-18 | 1988-07-18 | Semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63178778A JP2740196B2 (en) | 1988-07-18 | 1988-07-18 | Semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0228310A JPH0228310A (en) | 1990-01-30 |
JP2740196B2 true JP2740196B2 (en) | 1998-04-15 |
Family
ID=16054469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63178778A Expired - Lifetime JP2740196B2 (en) | 1988-07-18 | 1988-07-18 | Semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2740196B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7283473B2 (en) | 2018-06-12 | 2023-05-30 | 東洋紡株式会社 | Freshness-preserving polyester film and package |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61279147A (en) * | 1985-06-05 | 1986-12-09 | Nippon Kogaku Kk <Nikon> | Wafer positioning apparatus |
JPS6245145A (en) * | 1985-08-23 | 1987-02-27 | Canon Inc | Positioning device for disk body |
-
1988
- 1988-07-18 JP JP63178778A patent/JP2740196B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0228310A (en) | 1990-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580600B2 (en) | Method for manufacturing semiconductor device, semiconductor wafer used for the same, and method for manufacturing the same | |
JP3534207B2 (en) | Manufacturing method of semiconductor wafer | |
US5716889A (en) | Method of arranging alignment marks | |
JP4338240B2 (en) | Manufacturing method of semiconductor chip | |
US5147824A (en) | Semiconductor wafer | |
JP2740196B2 (en) | Semiconductor wafer | |
JP2003086474A (en) | Compound semiconductor wafer with notch | |
JPH01227441A (en) | Semiconductor substrate | |
JPH03177023A (en) | Preparation of epitaxial wafer | |
JPH0855825A (en) | Formation of silicon wafer | |
JP4244459B2 (en) | Semiconductor wafer and manufacturing method thereof | |
JPH07249573A (en) | Manufacture of semiconductor substrate | |
US5597410A (en) | Method to make a SOI wafer for IC manufacturing | |
JP2838273B2 (en) | Manufacturing method of bonded wafer | |
JPH09251934A (en) | Manufacturing method of semiconductor integrated circuit device and semiconductor wafer | |
JPH04165672A (en) | Manufacture of buried photoelectronic integrated element | |
JPH056881A (en) | Manufacture of semiconductor wafer | |
JPH0387012A (en) | Adhered wafer and manufacture thereof | |
JPH02144908A (en) | Manufacture of semiconductor device | |
JP2000331898A (en) | Notched semiconductor wafer | |
JPH10223498A (en) | Method for smoothing surface of semiconductor substrate and manufacture of semiconductor substrate and semiconductor device | |
JPH0254552A (en) | Manufacture of dielectric isolation substrate | |
JP2001167993A (en) | Compound semiconductor wafer | |
JPH04113619A (en) | Wafer and its manufacture | |
JPH09110589A (en) | Silicon wafer and its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |