JP2740184B2 - 集積回路用のワンピース式相互接続構造及びその形成方法 - Google Patents

集積回路用のワンピース式相互接続構造及びその形成方法

Info

Publication number
JP2740184B2
JP2740184B2 JP63110304A JP11030488A JP2740184B2 JP 2740184 B2 JP2740184 B2 JP 2740184B2 JP 63110304 A JP63110304 A JP 63110304A JP 11030488 A JP11030488 A JP 11030488A JP 2740184 B2 JP2740184 B2 JP 2740184B2
Authority
JP
Japan
Prior art keywords
fingers
interconnect structure
thickness
finger
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63110304A
Other languages
English (en)
Other versions
JPS6432644A (en
Inventor
ヒルトン ロバート
エマンジョメー アリ
ベラニ ジャグディッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS6432644A publication Critical patent/JPS6432644A/ja
Application granted granted Critical
Publication of JP2740184B2 publication Critical patent/JP2740184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (関連出願の相互参照) この出願は、下記の継続中で、同じ出願人に譲渡され
た出願に開示され特許請求されている発明と関連してい
る。すなわち、発明者Thsnomsak Sankhagowit、名称
「前テスト可能な半導体ダイパッケージ及び製造方法」
で1984年7月5日に申請された出願通し番号第628,106
号、及び発明者Ali Emamjomeh及びRichard Rice、名称
「ヒンジテープ」で1986年6月26日に申請された出願通
し番号第878,930号である。
(産業上の利用分野) 本発明は、半導体デバイスパッケージの改良形とその
パッケージを作製する方法に関する。特に本発明は、パ
ッケージ内の半導体デバイスから、回路ボードやモジュ
ールなど次レベルのパッケージングへの接続を与えるの
に使われるワンピース式相互接続構造、及びワンピース
式相互接続構造を含むパッケージを作製する方法に関す
る。
(従来の技術) 集積回路用の従来のパッケージでは、パッケージの内
部からリードフレームが延出し、パッケージの両側に沿
って突き出た2列のリードを形成するように、集積回路
がパッケージ内に密閉されている。当初開発されたもの
では、ワイヤ接続は集積回路上の接点パッドから、集積
回路を取り囲みそこから離間したリードフレームの端部
へと延びている。これらのワイヤ接続を集積回路とリー
ドフレームに取り付けるために、自動化したワイヤボン
ディング装置が開発されたが、ワイヤボンディング工程
は製造上の難点となっており、集積回路をリードフレー
ムに接続するともっと効率的な方法が望まれていた。
更に最近、多くの集積回路で、いわゆるテープ自動化
ボンディング(TAB)パッケージ及び方法が、ワイヤボ
ンディング式のパッケージと置き換えられてきた。TAB
パッケージ及び方法では、リードフレームとり薄いが同
じ形状の金属テープが、集積回路上のボンディングパッ
ドをパッケージ内のリードフレームの端部へ接続するの
に使われる。ワイヤボンディングと異なり、TABパッケ
ージ及び方法においては、集積回路とテープ間の全ての
接続が同時に形成される。リードフレームと金属テープ
は共に、所望のパターンを生じるようにマスクされた異
なる厚さの金属の平面状薄片をスプレーエッチングする
ことによって、必要なリードパターンに形成される。TA
Bパッケージ及び方法は、それ以前のワイヤボンディン
グパッケージ及び方法と比べて大幅に改善されている
が、集積回路を金属テープ(内側のリードボンド)へ取
り付け、また金属テープをリードフレーム(外側のリー
ドボンド)へ取り付けるのに、尚別々のボンディング工
程が必要である。
パッケージ内の集積回路と次レベルのパッケージング
との間のワンピース式相互接続が得られれば、望ましい
ことが認識されている。単一厚さの相互接続金属から形
成されたリードを有するパッケージの形をしたそのよう
な構造が、例えば冒頭に記した最初の関連出願に開示さ
れている。集積回路への取り付け点近くで接点フィンガ
により大きいフレキシビリティを与えるために、テープ
用に使われる厚さの金属片の片面を所望の相互接続用パ
ターンでマスクし、他面を集積回路にボンドされるべき
端部近くで相互接続金属の厚さを減少可能とするパター
ンでマスクすることによって、集積回路への取り付け用
接点フィンガからなり、減少されたリード厚を持つテー
プ構造を与える試みが成されてきている。次いで、この
ようにマスクされた構造が、両面からスプレーエッチン
グされる。このスプレーエッチングの結果、両面からの
エッチングがテープの厚さの中央まで進むため、集積回
路に取り付けられるべき端部近くにおける相互接続用接
点フィンガが、テープ残部の半分の厚さを持つ構造が得
られる。しかし、前記出願に教示されているような構造
と方法は、スタートのリードフレーム厚が製造されるパ
ッケージの種類に関する既存の規格を満たさなければな
らないため、ツーピース式リードフレームテープ構造の
物理的特性を近似するのに適していない。また、リード
フレーム構造の厚さも限定し、すなわち残りの構造の半
分であり、得られる構造がリードフレームテープ構造の
特性と合致しない。
相互接続構造では、接点フィンガが構造の両側エッジ
に対して異なる角度で、内部に配置された集積回路チッ
プの方に向かって延びている。組立作業中、相互接続構
造が広げられ、それらの異なる延出角度が接点フィンガ
の歪みをもたらす。前記した第2の関連出願は、組立テ
ープのフレキシビリティを高めるために一部の領域を減
厚してもちいることを開示しているが、こうして使われ
るパターンは接点フィンガの歪みの問題を解消しない。
(発明が解決しようとする課題) 従って本発明の目的は、ハーメチックシールされるパ
ッケージ内部の集積回路と次レベルのパッケージングと
の間のワンピース式相互接続構造で、リードフレームに
ボンドされる接点テープからなるツーピース式相互接続
構造の物理的特性を少なくとも近似するワンピース式相
互接続構造を提供することにある。
本発明の別の目的は、リードフレーム厚と接点フィン
ガ厚との異なる比を可能とするワンピース式相互接続構
造を作製する方法を提供することにある。
本発明の更なる目的は、組立作業中に変形して、ワン
ピース式相互接続構造に加わる外力を調整する応力解放
領域を具備したワンピース式相互接続構造を提供するこ
とにある。
(課題を解決するための手段) 上記及び関連の目的は、本明細書に開示する新規なワ
ンピース式相互接続構造、該構造を具備したパッケー
ジ、及び本ワンピース式相互接続構造を作製する方法を
用いることによって達成される。本発明によるワンピー
ス式相互接続構造は、導電性の金属シート片にエッチン
グにより形成される複数のフィンガパターンを有する複
数の導電性金属リードであって、組立工程時に前記金属
シート片から分離されて形成される外側に向いた第1端
と、集積回路が配置される中央領域を取り囲むように内
側に向いた第2端とを有する、複数の導電性金属リード
からなる、集積回路用のワンピース式相互接続構造にお
いて、 前記フィンガパターンの各々は、前記複数のリード以
外の前記金属シート片の残部から前記リードの第2端へ
と片持ち梁式に延伸する、先端部を備えた複数のフィン
ガから形成されることと、 前記フィンガ先端部が、集積回路の接点パッドへボン
ディングされるように配列且つ位置決めされることと、 前記フィンガの先端部以外の残りの相互接続構造が第
1の厚さを有し、前記フィンガの先端部が前記第1の厚
さより小さい第2の厚さを有することと、 前記フィンガの先端部以外の前記残りの相互接続構造
が、その上部表面と下部表面の間で、それぞれの表面か
らのエッチングにより形成される開口部内面に対応する
上部エッジと下部エッジ、及びそれらの交差部からなる
断面を有することと、 前記上部エッジと下部エッジ間の交差部が、前記残りの
相互接続構造の上部表面と下部表面のうちの一方により
近いことと、 前記フィンガの先端部の上部表面が、前記残りの相互
接続構造の上部表面及び下部表面と平行であり、且つ前
記残りの相互接続構造の上部表面と下部表面の間の、前
記交差部と同じ距離に位置決めされることを特徴とす
る。
本発明によるパッケージは、ワンピース式相互接続構
造と、フィンガの先端部の一つに各々ボンドされた複数
の接点パッドを有する集積回路とを含む。密閉された外
囲気が、集積回路とフィンガの先端部を囲んで設けられ
る。相互接続構造がワンピース式なので、このパッケー
ジは外側リードのボンディング工程を必要としない。
また、本発明によるワンピース式相互接続構造は、 前記フィンガが、上部表面、下部表面、及び2つの側
部表面を有することと、 前記フィンガの少なくとも幾つかが、前記先端部から
外方の位置において、該少なくとも幾つかのフィンガの
長さ方向に対して実質上直角で且つ該少なくとも幾つか
のフィンガの下部表面を横切って延伸する溝からなる応
力解放スロットを有することと、 前記少なくとも幾つかのフィンガが、前記応力解放ス
ロットから外方の位置において、該少なくとも幾つかの
フィンガの上部表面と下部表面の間で且つ2つの側部表
面に沿って延伸する溝からなる垂直スロットを有するこ
とを特徴とする。
上記構成における応力解放スロットによって、内側リ
ードボンディング等の組立作業中の下向きの曲げに対す
る増大したフレキシビリティをフィンガに与えることが
可能になると共に、応力解放スロットの外方(後方)で
フィンガの両方の側部に位置した垂直スロットによっ
て、横方向の増大したフレキシビリティをフィンガに与
えることが可能となる。
本発明による方法は、 第1の厚さと上部表面及び下部表面を有する導電性の
金属シート片を配設するステップと、 第1の厚さを有する複数の導電性フィンガを画定する
と共に、前記上部及び下部表面のうちの片方を露出状態
にして各導電性フィンガの端部に第2の厚さを有する先
端部を画定するようなパターンを用いて、前記上部及び
下部表面をマスキングするステップと、 前記導電性フィンガの先端部の第2の厚さを規定する
ために、前記導電性の金属シートの上部表面に第1の圧
力でスプレーエッチングを施すステップと、 スプレーエッチング剤が前記導電性の金属シート片を
侵食して、前記第1の厚さを有する複数のフィンガと前
記第1の厚さよりも小さい第2の厚さを有する先端部を
画定するまで、前記導電性の金属シート片の下部表面に
前記第1の圧力とは異なる第2の圧力でスプレーエッチ
ングを施すステップとを含む。
第1の圧力と第2の圧力の間の差圧を調整することに
よって、フィンガの先端部と、先端部以外の部分である
フィンガパターンの残部との間で、異なる相対厚さを得
ることが可能となる。
本発明の上記及び関連の目的、利点並びに特徴は、図
面を参照した本発明の以下の更に詳細な説明を検討する
ことによって、当業者には容易に明らかとなろう。
(実施例) 次に図面、特に第1〜3図を参照すると、本発明によ
る集積回路パッケージ60(第5図)の組立中における、
スモールアウトライン(SO)パッケージ用の本発明によ
る相互接続構造10が示してある。構造10は、約8ミル
(0.008インチ)の公称厚を有する銅の単一シート片12
から形成されている。実際の構成として、シート片12
は、横方向に延びたダムバー16によって分離され、並置
して配列されたパーソナリティ窓と呼ばれる複数のフィ
ンガパターン14を含む。ダムバーと呼ばれるのは、完成
パッケージを型成形するのに使われるプラスチックが、
型成形の工程中にフィンガパターンに沿って外側へ流れ
出るのを、それらダムバーが防ぐためである。各フィン
ガパターンは後に、パッケージ60を組み立てる工程でダ
ムバー16に沿って分離される。位置決め穴18が、構造の
上下レール20に沿ってそれぞれ一列に並び、パッケージ
60の作製時に、自動化組立装置によってシート片12を移
動するのに使われる。フィンガパターン14は、各ダムバ
ー16から片持ち状に延びた複数のフィンガ22から形成さ
れている。フィンガ22は、約2〜3ミル(0.002〜0.003
インチ)の減少された厚さの先端部24を有する。約2ミ
ルの深さを有する応力解放スロット26が、先端部24から
後方に離れた各フィンガ22の下部表面に形成され、内側
リードボンディング等の組立作業中に下向きの曲げに対
する増大したフレキシビリティをフィンガ22に与える。
応力解放スロット26の後方(外方)でフィンガ22の両方
の側部に位置した垂直スロット28が、横方向の増大した
フレキシビリティをフィンガ22に与える。段30が、第1
図で見て、側方のフィンガ22に沿って垂直に延び、第1
図で見て、上部及び下部のフィンガの中央表面36に対し
角度をなして配置された2つの表面32、34を有する。フ
ィンガ22は、フィンガパターン14内における各々の位置
に応じて異なる形状を有するが、応力解放スロット26、
垂直スロット28、及び異なる形状の段30が組み合わされ
ることで、フィンガ22は、それらに加わる曲げ力に対し
て同じ曲げ特性を示すようになされている。このように
一致された曲げ特性が、集積回路チップ38上のボンディ
ングパッド40に対するフィンガ22の不整合によるチップ
38の取付不良を回避する。
相互接続構造10は、平面状銅片の上部表面及び下部表
面を通常の方法でフォトレジストパターンによってマス
クし、エッチング剤が侵食してフィンガ22、ダムバー1
6、及び位置決め穴18を形成するまで、銅片をその上部
表面及び下部表面の両方から、スプレーエッチングする
ことによって形成される。片12の上部表面におけるフォ
トレジストパターンは、フィンガ22の先端部24が形成さ
れるべき箇所の上部表面を露出させる一方、それらの下
部表面はマスクされている。先端部24には約2〜3ミル
の厚さ、残りの相互接続構造には約8ミルの厚さを与え
るために、片12の上部表面に差し向けられるスプレーエ
ッチング剤には、片12の下部表面に差し向けられるスプ
レーエッチング剤よりも高い圧力が使われる。上記の各
厚さを得るためには、約1.76kg/cm2(25psi)の片12の
上部表面に加わるエッチング剤の圧力と、約1.06kg/cm2
(15psi)の片12の下部表面に加わるエッチング剤の圧
力を用いればよい。また、相互接続構造の残部に対する
フィンガの先端部の異なる厚さ比のため、異なるスプレ
ーエッチング剤ノズル、片の表面に対するノズルの異な
る配置、異なるエッチング剤、その他圧力差などが使わ
れる。相互接続構造は、オープンリール式形状を含め、
シートまたはストリップの形でエッチングできる。片12
の上部表面と下部表面で異なる圧力を用いる点を除き、
相互接続構造10を形成するのに使われるスプレーエッチ
ングのプロセスは通常のものなので、これ以上説明しな
い。
第2図は、差圧エッチング法から得られたフィンガ22
の断面構造を示す。フォトレジスト層50が存在する箇所
では、図示のごとくアンダーカットが生じるため、フィ
ンガ22の減厚された先端部24を除く全ての箇所にどちら
にも存在する上下のエッジ52と54は、上部表面と下部表
面のエッチングが進行して、第1図に示したパターンを
形成する箇所で、片12の下部表面に近い位置で交差する
弓形状をそれぞれ有する。上部表面のスプレー用に使わ
れるエッチング剤の圧力の方が高く、片12の上部表面の
方からより多くの量のエッチングが行われるため、上部
エッジ52の弧半径の方が、下部エッジ54の弧半径より大
きい。先端部24では、下部エッジ54だけが存在し、片12
の上部は交差部56のレベルまでエッチ除去され、先端部
24の上部表面58を形成している(第3図も参照)。応力
解放スロット26(第1図及び第3図)は、それらが下部
表面から交差部56の距離まで伸びる場合、下部フォトレ
ジスト層50に適切な開口を設けることによって片12の下
部表面に形成される。応力解放スロット26について異な
る深さが所望であれば、各スロットは、別々のマスキン
グ及びエッチング作業で形成できる。あるいは、応力解
放スロット26と垂直スロット28は打ち抜き作業でも形成
可能である。また、垂直スロット28を別個のマスキング
及びエッチング作業で形成してもよい。
第4図は、フィンガ22の先端部24に下向きの圧力が加
わった時に、応力解放スロット26がどのように撓むかを
示している。応力解放スロット26の前部壁59が、後部壁
57の方に向かって移動自在である。この結果、フィンガ
22のフレキシビリティは、応力解放スロット26内の物質
が僅かしか除去されていない場合に見込まれるフレキシ
ビリティよりも大幅に増大されている。垂直スロット28
も同様に機能する。
第5図は、ワンピース式相互接続構造10を具備したプ
ラスチック集積回路パッケージ60を示す。プラスチック
本体が、相互接続構造10のプラスチック頂部64と一致結
合し、相互接続構造10にボンドされた集積回路チップ38
用のハーメチックシールされた外囲器を形成する。第1
図のパッケージ輪郭65が、プラスチック62とプラスチッ
ク頂部64によって相互接続構造10が囲まれた範囲の広が
りを示している。プラスチック本体及び頂部64から延び
たリード66は、集積回路パッケージで従来より使われて
いるリードフレームのリード用に確立された規格を満た
すものである。ワンピース式相互接続構造10を用いる点
を除き、パッケージ60の構成と製造は従来通りであり、
ここではこれ以上説明しない。
(発明の効果) 以上から当業者であれば、本発明の前記目的を達成可
能とする新規なワンピース式相互接続構造、該ワンピー
ス式相互接続構造を作製する方法、及び集積回路パッケ
ージが得られることが容易に明らかであろう。本発明の
相互接続構造は、集積回路パッケージにおける従来のツ
ーピース式テープ及びリードフレーム相互接続構造の機
械的特性と匹敵するように構成できる。相互接続構造の
残部の厚さに対するフィンガの先端部の厚さの異なる所
望の比も、本発明の方法で得られる。
更に当業者であれば、図示し説明した本発明の態様及
び詳細において、各種の変形を成し得ることが明らかで
あろう、例えば、本発明の相互接続構造は、セラミック
製デュアルインラインパッケージ(CERDIP)等のハーメ
チックシールされたパッケージでも使える。かかる変形
も、特許請求の範囲に記載の精神及び範囲の中に包含さ
れる。
【図面の簡単な説明】
第1図は、本発明によるワンピース式相互接続構造の平
面図である。 第2図は、第1図の2−2線に沿った断面図である。 第3図は、第1図の3−3線に沿った断面図である。 第4図は、第3図と同じ断面をしめすが、異なった状態
における本発明の動作を示す。 第5図は、本発明による集積回路パッケージの側面図で
ある。 (符号の説明) 10……相互接続構造 12……金属シート片 14……フィンガパターン 22……フィンガ 24……先端部 26……応力解放スロット 28……垂直スロット 30……段 38……集積回路チップ 40……ボンディングパッド 52……上部エッジ 54……下部エッジ 56……交差部 58……先端部24の上部表面 60……集積回路パッケージ 66……リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アリ エマンジョメー アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル 42 サニーヴ ェイル サラトーガ ロード 1158 (72)発明者 ジャグディッシュ ベラニ アメリカ合衆国 カリフォルニア州 95014 クーパーティノ ホーロンデリ ー プレイス 7554 (56)参考文献 実開 昭49−149671(JP,U)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】導電性の金属シート片(12)にエッチング
    により形成される複数のフィンガパターン(14)を有す
    る複数の導電性金属リードであって、組立工程時に前記
    金属シート片(12)から分離されて形成される外側に向
    いた第1端と、集積回路が配置される中央領域を取り囲
    むように内側に向いた第2端とを有する、複数の導電性
    金属リードからなる、集積回路用のワンピース式相互接
    続構造において、 前記フィンガパターン(14)の各々は、前記複数のリー
    ド以外の前記金属シート片(12)の残部から前記リード
    の第2端へと片持ち梁式に延伸する、先端部(24)を備
    えた複数のフィンガ(22)から形成されることと、 前記フィンガ(22)先端部(24)が、集積回路の接点パ
    ッド(40)へボンディングされるように配列且つ位置決
    めされることと、 前記フィンガの先端部(24)以外の残りの相互接続構造
    が第1の厚さを有し、前記フィンガの先端部(24)が前
    記第1の厚さより小さい第2の厚さを有することと、 前記フィンガの先端部(24)以外の前記残りの相互接続
    構造が、その上部表面と下部表面の間で、それぞれの表
    面からのエッチングにより形成される開口部内面に対応
    する上部エッジ(52)と下部エッジ(54)、及びそれら
    の交差部(56)からなる断面を有することと、 前記上部エッジ(52)と下部エッジ(54)間の交差部
    (56)が、前記残りの相互接続構造の上部表面と下部表
    面のうちの一方により近いことと、 前記フィンガの先端部(24)の上部表面(58)が、前記
    残りの相互接続構造の上部表面及び下部表面と平行であ
    り、且つ前記残りの相互接続構造の上部表面と下部表面
    の間の、前記交差部(56)と同じ距離に位置決めされる
    こと、 を特徴とする、集積回路用のワンピース式相互接続構
    造。
  2. 【請求項2】導電性の金属シート片(12)にエッチング
    により形成される複数のフィンガパターン(14)を有す
    る複数の導電性金属リードであって、組立工程時に前記
    金属シート片(12)から分離されて形成される外側に向
    いた第1端と、集積回路が配置される中央領域を取り囲
    むように内側に向いた第2端とを有する、複数の導電性
    金属リードからなる、集積回路用のワンピース式相互接
    続構造において、 前記フィンガパターン(14)の各々は、前記複数のリー
    ド以外の前記金属シート片(12)の残部から前記リード
    の第2端へと片持ち梁式に延伸する、先端部(24)を備
    えた複数のフィンガ(22)から形成されることと、 前記フィンガ(22)の先端部(24)が、集積回路の接点
    パッド(40)へボンディングされるように配列且つ位置
    決めされることと、 前記フィンガ(22)が、上部表面、下部表面、及び2つ
    の側部表面を有することと、 前記フィンガ(22)の少なくとも幾つかが、前記先端部
    (24)から外方の位置において、該少なくとも幾つかの
    フィンガの長さ方向に対して実質上直角で且つ該少なく
    とも幾つかのフィンガの下部表面を横切って延伸する溝
    からなる応力解放スロット(26)を有することと、 前記少なくとも幾つかのフィンガが、前記応力解放スロ
    ット(26)から外方の位置において、該少なくとも幾つ
    かのフィンガの上部表面と下部表面の間で且つ2つの側
    部表面に沿って延伸する溝からなる垂直スロット(28)
    を有すること、 を特徴とする、集積回路用のワンピース式相互接続構
    造。
  3. 【請求項3】集積回路用のワンピース式相互接続構造を
    形成する方法において、 第1の厚さと上部表面及び下部表面を有する導電性の金
    属シート片(12)を配設するステップと、 第1の厚さを有する複数の導電性フィンガ(22)を画定
    すると共に、前記上部及び下部表面のうちの片方を露出
    状態にして各導電性フィンガの端部に第2の厚さを有す
    る先端部(24)を画定するようなパターンを用いて、前
    記上部及び下部表面をマスキングするステップと、 前記導電性フィンガ(22)の先端部(24)の第2の厚さ
    を規定するために、前記導電性の金属シート(12)の上
    部表面に第1の圧力でスプレーエッチングを施すステッ
    プと、 スプレーエッチング剤が前記導電性の金属シート片(1
    2)を侵食して、前記第1の厚さを有する複数のフィン
    ガ(22)と前記第1の厚さよりも小さい第2の厚さを有
    する先端部(24)を画定するまで、前記導電性の金属シ
    ート片(12)の下部表面に前記第1の圧力とは異なる第
    2の圧力でスプレーエッチングを施すステップと、 を含む方法。
JP63110304A 1987-05-05 1988-05-06 集積回路用のワンピース式相互接続構造及びその形成方法 Expired - Fee Related JP2740184B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US046988 1987-05-05
US07/046,988 US4876587A (en) 1987-05-05 1987-05-05 One-piece interconnection package and process

Publications (2)

Publication Number Publication Date
JPS6432644A JPS6432644A (en) 1989-02-02
JP2740184B2 true JP2740184B2 (ja) 1998-04-15

Family

ID=21946451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63110304A Expired - Fee Related JP2740184B2 (ja) 1987-05-05 1988-05-06 集積回路用のワンピース式相互接続構造及びその形成方法

Country Status (2)

Country Link
US (1) US4876587A (ja)
JP (1) JP2740184B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5919133A (en) * 1996-04-26 1999-07-06 Ohmeda Inc. Conformal wrap for pulse oximeter sensor
US5913819A (en) * 1996-04-26 1999-06-22 Datex-Ohmeda, Inc. Injection molded, heat-sealed housing and half-etched lead frame for oximeter sensor
WO2017114564A1 (en) * 2015-12-29 2017-07-06 Osram Opto Semiconductors Gmbh Method of etching a metal lead frame

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249642Y2 (ja) * 1973-04-27 1977-11-11
JPS5779653A (en) * 1980-11-06 1982-05-18 Nec Corp Lead frame for resin-sealed semiconductor device
JPS57155760A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Lead frame used for semiconductor and assembly and manufacture thereof
JPS5827352A (ja) * 1981-08-12 1983-02-18 Hitachi Ltd 半導体装置
EP0102988B1 (en) * 1982-03-08 1988-09-21 Motorola, Inc. Integrated circuit lead frame
JPS61152050A (ja) * 1984-12-26 1986-07-10 Hitachi Hokkai Semiconductor Kk リ−ドフレ−ムおよび半導体装置
US4733293A (en) * 1987-02-13 1988-03-22 Unisys Corporation Heat sink device assembly for encumbered IC package

Also Published As

Publication number Publication date
JPS6432644A (en) 1989-02-02
US4876587A (en) 1989-10-24

Similar Documents

Publication Publication Date Title
US8963301B1 (en) Integrated circuit package and method of making the same
US4711700A (en) Method for densifying leadframe conductor spacing
US4903114A (en) Resin-molded semiconductor
US7332375B1 (en) Method of making an integrated circuit package
US4801997A (en) High packing density lead frame and integrated circuit
EP0701280B1 (en) Lead frame and process of producing it
US5466966A (en) Lead frame with leads projecting alternately from opposite sides of a lead frame block
JP2740184B2 (ja) 集積回路用のワンピース式相互接続構造及びその形成方法
US7112474B1 (en) Method of making an integrated circuit package
US20040262752A1 (en) Semiconductor device
US4486948A (en) Method for forming lead frame for integrated circuit devices
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
JPH04299851A (ja) 半導体装置用リードフレーム
US7005326B1 (en) Method of making an integrated circuit package
EP3772097B1 (en) Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
US7030474B1 (en) Plastic integrated circuit package and method and leadframe for making the package
JP2632456B2 (ja) リードフレームの製造方法
US7071541B1 (en) Plastic integrated circuit package and method and leadframe for making the package
JPH04255260A (ja) リードフレーム及び半導体装置の製造方法
JP2539548B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP3925280B2 (ja) 半導体装置の製造方法
JP3420709B2 (ja) Locタイプのリードフレーム及びその製造方法
JPH06188350A (ja) 半導体装置及びリードフレーム
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees