JP2737699B2 - Ｆｅｔ増幅回路の特性値測定方法および装置 - Google Patents
Ｆｅｔ増幅回路の特性値測定方法および装置Info
- Publication number
- JP2737699B2 JP2737699B2 JP7132208A JP13220895A JP2737699B2 JP 2737699 B2 JP2737699 B2 JP 2737699B2 JP 7132208 A JP7132208 A JP 7132208A JP 13220895 A JP13220895 A JP 13220895A JP 2737699 B2 JP2737699 B2 JP 2737699B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- characteristic
- current
- power supply
- characteristic value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＦＥＴ増幅回路の特性値
測定方法および装置に関する。
測定方法および装置に関する。
【０００２】
【従来の技術】第１の従来技術として、特開平２−５５
９７０号に示されているＦＥＴの特性係数決定方法があ
る。この方法は、図５に示されているようなソース１２
に内部抵抗Ｒｓが存在しているＦＥＴにおいて、ゲート
ソース間端子電圧Ｖｉｎを離散的に設定した場合のドレ
イン電流Ｉｄを逐次測定し、これをもとにゲートソース
間電圧Ｖｇｓとドレイン電流Ｉｄとの理論的特性式 Ｉｄ＝Ｋ（Ｖｇｓ−Ｖｔｈ）＾２ （１） における最小２乗近似を特性係数Ｋ、しきい値電圧Ｖｔ
ｈ、ソース側内部抵抗Ｒｓを未知数として行うものであ
る。
９７０号に示されているＦＥＴの特性係数決定方法があ
る。この方法は、図５に示されているようなソース１２
に内部抵抗Ｒｓが存在しているＦＥＴにおいて、ゲート
ソース間端子電圧Ｖｉｎを離散的に設定した場合のドレ
イン電流Ｉｄを逐次測定し、これをもとにゲートソース
間電圧Ｖｇｓとドレイン電流Ｉｄとの理論的特性式 Ｉｄ＝Ｋ（Ｖｇｓ−Ｖｔｈ）＾２ （１） における最小２乗近似を特性係数Ｋ、しきい値電圧Ｖｔ
ｈ、ソース側内部抵抗Ｒｓを未知数として行うものであ
る。
【０００３】第２の従来技術として、特開昭６２−２３
７３６６号に示されている電界効果型トランジスタの特
性測定方法がある。この方法は、図６のような測定回路
においてドレイン電圧Ｖｄを変化させたときのソース電
流Ｉｓ（＝Ｉｄ）に対するゲートソース間電圧Ｖｇｓお
よびドレインソース間電圧Ｖｄｓの変化量に基づき、ソ
ース側内部抵抗Ｒｓおよびドレイン側内部抵抗Ｒｄの値
を求めるものである。
７３６６号に示されている電界効果型トランジスタの特
性測定方法がある。この方法は、図６のような測定回路
においてドレイン電圧Ｖｄを変化させたときのソース電
流Ｉｓ（＝Ｉｄ）に対するゲートソース間電圧Ｖｇｓお
よびドレインソース間電圧Ｖｄｓの変化量に基づき、ソ
ース側内部抵抗Ｒｓおよびドレイン側内部抵抗Ｒｄの値
を求めるものである。
【０００４】さらに第３の従来技術として、ＦＥＴが飽
和となる電流および電圧を決定する特開昭６０−４８７
１号に示されている半導体装置の飽和電流測定方法があ
る。この方法は、等間隔に設定された半導体の供給電圧
における出力電流を逐次測定し、出力電流の勾配が一定
以下になった値を求める飽和電流とするものである。
和となる電流および電圧を決定する特開昭６０−４８７
１号に示されている半導体装置の飽和電流測定方法があ
る。この方法は、等間隔に設定された半導体の供給電圧
における出力電流を逐次測定し、出力電流の勾配が一定
以下になった値を求める飽和電流とするものである。
【０００５】
【発明が解決しようとする課題】上述した従来のＦＥＴ
特性値測定方法のうち第１の従来技術については、ゲー
トソース間電圧Ｖｇｓの設定が可能で、かつドレイン電
圧Ｖｄは一定であるという条件が計測の前提となってい
るために、増幅回路に用いられているＦＥＴの各端子が
直接プロービング可能な品種にしか対応できないこと、
さらにドレイン電流Ｉｄを取得するためにゲートソース
電圧Ｖｉｎとドレイン電圧Ｖｄの双方を設定する方式を
採用しているために、測定のための電源が２個必要であ
り、またドレイン電圧Ｖｄの設定に高い精度が要求され
るという問題点があった。
特性値測定方法のうち第１の従来技術については、ゲー
トソース間電圧Ｖｇｓの設定が可能で、かつドレイン電
圧Ｖｄは一定であるという条件が計測の前提となってい
るために、増幅回路に用いられているＦＥＴの各端子が
直接プロービング可能な品種にしか対応できないこと、
さらにドレイン電流Ｉｄを取得するためにゲートソース
電圧Ｖｉｎとドレイン電圧Ｖｄの双方を設定する方式を
採用しているために、測定のための電源が２個必要であ
り、またドレイン電圧Ｖｄの設定に高い精度が要求され
るという問題点があった。
【０００６】また第２の従来技術については、各端子間
の電圧を２つの電圧計の指示値の差分として観測する方
式を採用しているために、この方式を実現するためには
図６の測定回路だけでも電源を２個、電圧計を３個、電
流計を１個と多数の測定器を必要とすること、さらに直
接設定が不可能な観測量であるソース電流Ｉｓとゲート
ソース間電圧Ｖｇｓとの関係を特性値の計算手段として
用いているために、この関係から得られるソース側内部
抵抗Ｒｓの精度が期待できないという問題点があった。
の電圧を２つの電圧計の指示値の差分として観測する方
式を採用しているために、この方式を実現するためには
図６の測定回路だけでも電源を２個、電圧計を３個、電
流計を１個と多数の測定器を必要とすること、さらに直
接設定が不可能な観測量であるソース電流Ｉｓとゲート
ソース間電圧Ｖｇｓとの関係を特性値の計算手段として
用いているために、この関係から得られるソース側内部
抵抗Ｒｓの精度が期待できないという問題点があった。
【０００７】さらに、第３の従来技術については、等間
隔に設定された供給電圧に対する電流をすべて求め、そ
の電流の勾配を半導体装置が飽和であるかどうかの基準
として用いているために、現在のように半導体装置が微
小化し、出力電流の特性が供給電圧に対して単調増加に
なっている品種には必ずしも対応できないという問題点
があった。
隔に設定された供給電圧に対する電流をすべて求め、そ
の電流の勾配を半導体装置が飽和であるかどうかの基準
として用いているために、現在のように半導体装置が微
小化し、出力電流の特性が供給電圧に対して単調増加に
なっている品種には必ずしも対応できないという問題点
があった。
【０００８】最後に、以上示した３つの従来例に共通す
ることとして、電源端子電圧の設定間隔や設定範囲、各
電圧に対する電流測定の速度が上述の測定方式を実施す
る作業者の経験や力量、もしくは装置の性能や仕様にゆ
だねられているために、測定精度を向上させるためには
測定間隔を小さくして測定箇所を多くする必要があり、
結果として精度の向上に応じて測定速度が遅くなるな
ど、全体としての測定性能向上の効果が期待できない場
合があるという問題点があった。
ることとして、電源端子電圧の設定間隔や設定範囲、各
電圧に対する電流測定の速度が上述の測定方式を実施す
る作業者の経験や力量、もしくは装置の性能や仕様にゆ
だねられているために、測定精度を向上させるためには
測定間隔を小さくして測定箇所を多くする必要があり、
結果として精度の向上に応じて測定速度が遅くなるな
ど、全体としての測定性能向上の効果が期待できない場
合があるという問題点があった。
【０００９】
【課題を解決するための手段】本発明のＦＥＴ増幅回路
の特性値測定方法は、電源端子および接地端子のみが外
部回路と接続可能なＦＥＴ増幅回路を対象とし、前記電
源端子の電圧と電流との関係を測定するための電圧電流
特性測定手順と、前記電圧電流特性測定手順に対して電
源端子の電圧の設定値を決定し、電圧電流特性測定手順
を実行するための計測器制御手順と、前記電圧電流特性
測定手順によって測定された電圧電流特性を複数箇所記
憶するための特性値記憶手順と、前記特性値記憶手順の
内容からＦＥＴが飽和状態に達する電源電圧の値を決定
するための飽和電圧決定手順を備えており、さらに前記
特性値記憶手順の内容のうち、前記飽和電圧決定手順に
より求められた飽和電源電圧以下の電源電圧における電
圧電流特性を取得し、前記電圧電流特性に対し公知の理
論特性式における最小２乗近似を行うことによって前記
ＦＥＴ増幅回路の特性値を計算するための特性値計算手
順を備えている。
の特性値測定方法は、電源端子および接地端子のみが外
部回路と接続可能なＦＥＴ増幅回路を対象とし、前記電
源端子の電圧と電流との関係を測定するための電圧電流
特性測定手順と、前記電圧電流特性測定手順に対して電
源端子の電圧の設定値を決定し、電圧電流特性測定手順
を実行するための計測器制御手順と、前記電圧電流特性
測定手順によって測定された電圧電流特性を複数箇所記
憶するための特性値記憶手順と、前記特性値記憶手順の
内容からＦＥＴが飽和状態に達する電源電圧の値を決定
するための飽和電圧決定手順を備えており、さらに前記
特性値記憶手順の内容のうち、前記飽和電圧決定手順に
より求められた飽和電源電圧以下の電源電圧における電
圧電流特性を取得し、前記電圧電流特性に対し公知の理
論特性式における最小２乗近似を行うことによって前記
ＦＥＴ増幅回路の特性値を計算するための特性値計算手
順を備えている。
【００１０】以上に示した前記特性値測定方法を実施し
たＦＥＴ増幅回路の特性値測定装置は、前記ＦＥＴ増幅
回路の電源端子と接地端子の間に接続され前記ＦＥＴ増
幅回路の電圧を測定するための直流電圧計と、前記直流
電圧計と並列に接続され電源電圧の設定を行うための直
流可変電源と、前記直流電圧計および直流可変電源の各
陽極側端子の間に接続され、前記ＦＥＴ増幅回路の電源
端子を流れる電流を測定するための直流電流計と、前記
直流電圧計、直流可変電源、直流電流計を制御するため
の計測器制御装置と、測定された前記電圧電流特性を記
憶するための特性値記憶装置、および前記飽和電圧決定
手段および前記特性値計算手段を実現した特性値計算装
置を備えている。
たＦＥＴ増幅回路の特性値測定装置は、前記ＦＥＴ増幅
回路の電源端子と接地端子の間に接続され前記ＦＥＴ増
幅回路の電圧を測定するための直流電圧計と、前記直流
電圧計と並列に接続され電源電圧の設定を行うための直
流可変電源と、前記直流電圧計および直流可変電源の各
陽極側端子の間に接続され、前記ＦＥＴ増幅回路の電源
端子を流れる電流を測定するための直流電流計と、前記
直流電圧計、直流可変電源、直流電流計を制御するため
の計測器制御装置と、測定された前記電圧電流特性を記
憶するための特性値記憶装置、および前記飽和電圧決定
手段および前記特性値計算手段を実現した特性値計算装
置を備えている。
【００１１】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１２】図１は、本発明の一実施例を示すブロック
図、図２は測定の対象となるＦＥＴ増幅回路の回路図、
図３は測定の流れを示すフローチャートである。
図、図２は測定の対象となるＦＥＴ増幅回路の回路図、
図３は測定の流れを示すフローチャートである。
【００１３】本発明の測定装置は、測定対象のＦＥＴ増
幅回路１の電源端子１６と接地端子１７との間に接続さ
れた直流電源２１および直流電圧計２２と、電源端子１
６を流れる電流Ｉｄを測定するための直流電流計２３
と、直流電圧計２２および直流電流計２３の計測値を電
流電圧特性として複数箇所記憶するための特性記憶部２
４と、そこに記憶された特性からＦＥＴ増幅回路１の特
性値であるピンチオフ電圧Ｖｐ、相互コンダクタンスＧ
ｍ、ソース側抵抗１５の値Ｒｓ、ドレイン側抵抗１６の
値Ｒｄを求めるための特性値計算部２５と、直流電源２
１の供給電圧Ｖｄｄを決定し、直流電圧計２２および直
流電流計２３の取得した計測値を特性記憶部２４に転送
するための計測器制御部２６とから構成されている。
幅回路１の電源端子１６と接地端子１７との間に接続さ
れた直流電源２１および直流電圧計２２と、電源端子１
６を流れる電流Ｉｄを測定するための直流電流計２３
と、直流電圧計２２および直流電流計２３の計測値を電
流電圧特性として複数箇所記憶するための特性記憶部２
４と、そこに記憶された特性からＦＥＴ増幅回路１の特
性値であるピンチオフ電圧Ｖｐ、相互コンダクタンスＧ
ｍ、ソース側抵抗１５の値Ｒｓ、ドレイン側抵抗１６の
値Ｒｄを求めるための特性値計算部２５と、直流電源２
１の供給電圧Ｖｄｄを決定し、直流電圧計２２および直
流電流計２３の取得した計測値を特性記憶部２４に転送
するための計測器制御部２６とから構成されている。
【００１４】また測定対象のＦＥＴ増幅回路１は、ＦＥ
Ｔ１０のゲート１１が接地され、ソース１２が接地端子
１７とソース側抵抗１５をはさんで接続され、ドレイン
１３が電源端子１６とドレイン側抵抗１４をはさんで接
続されている。また外部回路とは、電源端子１６および
接地端子１７とだけ接続できるものとする。
Ｔ１０のゲート１１が接地され、ソース１２が接地端子
１７とソース側抵抗１５をはさんで接続され、ドレイン
１３が電源端子１６とドレイン側抵抗１４をはさんで接
続されている。また外部回路とは、電源端子１６および
接地端子１７とだけ接続できるものとする。
【００１５】本測定装置の測定動作について説明する。
【００１６】測定対象のＦＥＴ増幅回路１の電源電圧Ｖ
ｄｄと電流Ｉｄとの関係は、たとえばＦＥＴが接合型
で、かつ図２に示すような構成の回路の場合、電流Ｉｄ
がＦＥＴのドレイン電流と同一であることから、図４に
示すように２つの直線領域を持つ単調増加の特性を持つ
ことがわかっている。まず、計測器制御部２６は直流電
源２１の出力を調整し、電源端子１６の電圧Ｖｄｄと電
流Ｉｄの関係が直線的に変化している部分をＶｄｄを
０．５Ｖ前後および２Ｖ前後に設定して探索する（Ｓｔ
ｅｐ１）。これにより求めた２つの直線領域を延長し、
交差した点のＶｄｄ成分を飽和予測電圧Ｖｄｄｍａｘと
する（Ｓｔｅｐ２）。
ｄｄと電流Ｉｄとの関係は、たとえばＦＥＴが接合型
で、かつ図２に示すような構成の回路の場合、電流Ｉｄ
がＦＥＴのドレイン電流と同一であることから、図４に
示すように２つの直線領域を持つ単調増加の特性を持つ
ことがわかっている。まず、計測器制御部２６は直流電
源２１の出力を調整し、電源端子１６の電圧Ｖｄｄと電
流Ｉｄの関係が直線的に変化している部分をＶｄｄを
０．５Ｖ前後および２Ｖ前後に設定して探索する（Ｓｔ
ｅｐ１）。これにより求めた２つの直線領域を延長し、
交差した点のＶｄｄ成分を飽和予測電圧Ｖｄｄｍａｘと
する（Ｓｔｅｐ２）。
【００１７】計測器制御部２６は、飽和予測電圧Ｖｄｄ
ｍａｘ以下の電源電圧Ｖｄｄに対する電流ＩｄをＶｄｄ
ｍａｘを含みＶｄｄｍａｘ以下の値において６カ所計測
し、結果を特性記憶部２４に保存する（Ｓｔｅｐ３）。
このうち、３カ所は電源電圧Ｖｄｄが０．５Ｖ以下の直
線領域、もう３カ所はＶｄｄｍａｘの近傍における非直
線領域において計測するものとする。
ｍａｘ以下の電源電圧Ｖｄｄに対する電流ＩｄをＶｄｄ
ｍａｘを含みＶｄｄｍａｘ以下の値において６カ所計測
し、結果を特性記憶部２４に保存する（Ｓｔｅｐ３）。
このうち、３カ所は電源電圧Ｖｄｄが０．５Ｖ以下の直
線領域、もう３カ所はＶｄｄｍａｘの近傍における非直
線領域において計測するものとする。
【００１８】特性値計算部２５は、計測器制御部２６か
らの特性計測終了の報告を受けた後、ドレインソース間
電圧Ｖｄｓが飽和以下の場合のドレイン電流電圧特性の
理論式 Ｉｄ＝ｆ（Ｖｄｓ，Ｖｇｓ） （２） Ｖｇｓ：ゲートソース間電圧（＜０） をもとに、特性記憶部２４に記憶された特性に対する最
小２乗近似をピンチオフ電圧Ｖｐ、相互コンダクタンス
Ｇｍ、ソース側抵抗Ｒｓ、ドレイン側抵抗Ｒｄを未知数
として行う（Ｓｔｅｐ４）。ただしこの式は非線形であ
るため、近似は以下のような方法にて行う。
らの特性計測終了の報告を受けた後、ドレインソース間
電圧Ｖｄｓが飽和以下の場合のドレイン電流電圧特性の
理論式 Ｉｄ＝ｆ（Ｖｄｓ，Ｖｇｓ） （２） Ｖｇｓ：ゲートソース間電圧（＜０） をもとに、特性記憶部２４に記憶された特性に対する最
小２乗近似をピンチオフ電圧Ｖｐ、相互コンダクタンス
Ｇｍ、ソース側抵抗Ｒｓ、ドレイン側抵抗Ｒｄを未知数
として行う（Ｓｔｅｐ４）。ただしこの式は非線形であ
るため、近似は以下のような方法にて行う。
【００１９】なお、本実施例中の数式内で用いられてい
る記号Σは定義可能なすべてのｉについての総和を、ま
たｘ＾ｙはｘのｙ乗を示すものとする。
る記号Σは定義可能なすべてのｉについての総和を、ま
たｘ＾ｙはｘのｙ乗を示すものとする。
【００２０】接合型ＦＥＴの場合を例にとると、ドレイ
ン電流電圧特性の理論式は、 Ｉｄ ＝ＧｍＶｐ｛Ｖｄｓ／Ｖｐ ＋２／３（−Ｖｇｓ／Ｖｐ）＾（３／２） ＋２／３（（Ｖｄｓ−Ｖｇｓ）／Ｖｐ）＾（３／２）｝ （２’） Ｖｄｓ＝Ｖｄｄ−Ｉｄ（Ｒｓ＋Ｒｄ） （２’−１） Ｖｇｓ＝−ＲｓＩｄ （２’−２） と記述できることが公に知られている。
ン電流電圧特性の理論式は、 Ｉｄ ＝ＧｍＶｐ｛Ｖｄｓ／Ｖｐ ＋２／３（−Ｖｇｓ／Ｖｐ）＾（３／２） ＋２／３（（Ｖｄｓ−Ｖｇｓ）／Ｖｐ）＾（３／２）｝ （２’） Ｖｄｓ＝Ｖｄｄ−Ｉｄ（Ｒｓ＋Ｒｄ） （２’−１） Ｖｇｓ＝−ＲｓＩｄ （２’−２） と記述できることが公に知られている。
【００２１】（２’）式の右辺にＶｐ、Ｇｍ、Ｒｓ、Ｒ
ｄの予測値と特性記憶部２４のｉ番目のデータＶｄｄ
ｉ、Ｉｄｉを代入した値をｆｉとしたとき、２乗誤差Ｆ
は、 Ｆ＝Σ（ｆｉ−Ｉｄｉ）＾２ （３） と記述できる。
ｄの予測値と特性記憶部２４のｉ番目のデータＶｄｄ
ｉ、Ｉｄｉを代入した値をｆｉとしたとき、２乗誤差Ｆ
は、 Ｆ＝Σ（ｆｉ−Ｉｄｉ）＾２ （３） と記述できる。
【００２２】また、Ｆが最小であるためのＶｐ、Ｇｍ、
Ｒｓ、Ｒｄは以下の連立非線形方程式の解であることが
公に知られている。
Ｒｓ、Ｒｄは以下の連立非線形方程式の解であることが
公に知られている。
【００２３】 ｄＦ／ｄＶｐ＝０ （４−１） ｄＦ／ｄＧｍ＝０ （４−２） ｄＦ／ｄＲｓ＝０ （４−３） ｄＦ／ｄＲｄ＝０ （４−４） （２’）式の性質より、ＲｓとＲｄを既知と見なした場
合、（４−１）式と（４−２）式が成り立つようなＶｐ
とＧｍを解析的に解くことが可能である。解のみ示す
と、 Ｖｐ＝４／９（（ｂｅ−ｃｄ）／（ｂｃ−ａｅ））＾２ （５） Ｇｍ＝（ｂｅ−ｃｄ）／（ｂ＾２ −ａｄ） （６） ａ＝Σ（Ｋｉ）＾２ （７−１） ｂ＝Σ（Ｊｉ・Ｋｉ） （７−２） ｃ＝Σ（Ｋｉ・Ｉｄｉ） （７−３） ｄ＝Σ（Ｊｉ）＾２ （７−４） ｅ＝Σ（Ｊｉ・Ｉｄｉ） （７−５） Ｊｉ＝Ｖｄｄｉ−Ｉｄｉ（Ｒｓ＋Ｒｄ） （８−１） Ｋｉ＝（Ｒｓ・Ｉｄｉ）＾（３／２） （８−２） −（Ｖｄｄｉ−Ｒｄ・Ｉｄｉ）＾（３／２） となる。
合、（４−１）式と（４−２）式が成り立つようなＶｐ
とＧｍを解析的に解くことが可能である。解のみ示す
と、 Ｖｐ＝４／９（（ｂｅ−ｃｄ）／（ｂｃ−ａｅ））＾２ （５） Ｇｍ＝（ｂｅ−ｃｄ）／（ｂ＾２ −ａｄ） （６） ａ＝Σ（Ｋｉ）＾２ （７−１） ｂ＝Σ（Ｊｉ・Ｋｉ） （７−２） ｃ＝Σ（Ｋｉ・Ｉｄｉ） （７−３） ｄ＝Σ（Ｊｉ）＾２ （７−４） ｅ＝Σ（Ｊｉ・Ｉｄｉ） （７−５） Ｊｉ＝Ｖｄｄｉ−Ｉｄｉ（Ｒｓ＋Ｒｄ） （８−１） Ｋｉ＝（Ｒｓ・Ｉｄｉ）＾（３／２） （８−２） −（Ｖｄｄｉ−Ｒｄ・Ｉｄｉ）＾（３／２） となる。
【００２４】このことから、ＲｓとＲｄを設計値を中心
とした所定の範囲内の値に様々に設定してＦを逐次求め
ることにより、最小のＦをとるＲｓ、Ｒｄを求めること
ができる。
とした所定の範囲内の値に様々に設定してＦを逐次求め
ることにより、最小のＦをとるＲｓ、Ｒｄを求めること
ができる。
【００２５】以上に述べたことから、ピンチオフ電圧Ｖ
ｐ、相互コンダクタンスＧｍ、ソース側抵抗Ｒｓ、ドレ
イン側抵抗Ｒｄの目安の値を求めることができる。
ｐ、相互コンダクタンスＧｍ、ソース側抵抗Ｒｓ、ドレ
イン側抵抗Ｒｄの目安の値を求めることができる。
【００２６】特性値計算部２５はさらに、ピンチオフ電
圧Ｖｐが適切であるかどうかの検証を行う（Ｓｔｅｐ
５）。具体的には、飽和予測電圧Ｖｄｄｍａｘに対する
電流をＩｄｍａｘとするとき、Ｖｄｄｍａｘが式 Ｖｐ＋Ｒｄ・Ｉｄｍａｘ （９） の値に対して±５％以内の誤差であればピンチオフ電圧
Ｖｐは適切である。もし−５％より低ければ、Ｖｄｄｍ
ａｘをさらに高くし、＋５％より高ければＶｄｄｍａｘ
を低くするよう計測器制御部２６に指示を行う。計測器
制御部２６は改めてＩｄｍａｘを測定し（Ｓｔｅｐ
６）、最小２乗近似を再び行う。すなわち、Ｖｐが適切
と判断されるまでＳｔｅｐ４からＳｔｅｐ６までを繰り
返し行う。ただし実験的には９０％以上の確率で、Ｖｄ
ｄｍａｘの変更は不要である。
圧Ｖｐが適切であるかどうかの検証を行う（Ｓｔｅｐ
５）。具体的には、飽和予測電圧Ｖｄｄｍａｘに対する
電流をＩｄｍａｘとするとき、Ｖｄｄｍａｘが式 Ｖｐ＋Ｒｄ・Ｉｄｍａｘ （９） の値に対して±５％以内の誤差であればピンチオフ電圧
Ｖｐは適切である。もし−５％より低ければ、Ｖｄｄｍ
ａｘをさらに高くし、＋５％より高ければＶｄｄｍａｘ
を低くするよう計測器制御部２６に指示を行う。計測器
制御部２６は改めてＩｄｍａｘを測定し（Ｓｔｅｐ
６）、最小２乗近似を再び行う。すなわち、Ｖｐが適切
と判断されるまでＳｔｅｐ４からＳｔｅｐ６までを繰り
返し行う。ただし実験的には９０％以上の確率で、Ｖｄ
ｄｍａｘの変更は不要である。
【００２７】
【発明の効果】本発明の特性値測定装置は、電圧電流特
性に２つの直線領域があるという特徴を利用し、また特
性の理論式にバイアス抵抗を考慮して最小２乗近似を行
う方式を採用したことにより、ＦＥＴ増幅回路の特性値
を従来より少ない実測回数および測定箇所において、な
おかつＦＥＴの素子特性を直接測定することなく高精度
に計測することができるという効果がある。
性に２つの直線領域があるという特徴を利用し、また特
性の理論式にバイアス抵抗を考慮して最小２乗近似を行
う方式を採用したことにより、ＦＥＴ増幅回路の特性値
を従来より少ない実測回数および測定箇所において、な
おかつＦＥＴの素子特性を直接測定することなく高精度
に計測することができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】測定の対象となるＦＥＴ増幅回路の回路図であ
る。
る。
【図３】本発明の装置の動作を示すフローチャートであ
る。
る。
【図４】測定の対象となるＦＥＴ増幅回路の電源電圧と
電流の関係の一例を示す図である。
電流の関係の一例を示す図である。
【図５】従来の特性値測定方法において対象となるＦＥ
Ｔの一例を示す図である。
Ｔの一例を示す図である。
【図６】従来の一例を示す回路図である。
１ 測定対象のＦＥＴ増幅回路 １０ ＦＥＴ １１ ゲート １２ ソース １３ ドレイン １４ ドレイン側抵抗 １５ ソース側抵抗 １６ 電源端子 １７ 接地端子 ２１ 可変電源 ２２ 直流電圧計 ２３ 直流電流計 ２４ 特性記憶部 ２５ 特性値計算部 ２６ 計測器制御部 ３１ ゲート電圧設定回路 ３２ ソース電圧、電流測定回路 ３３ ドレイン電圧設定回路 Ｖｄｄ 電源電圧 Ｉｄ 電源端子電流 Ｖｄｄｍａｘ 飽和予測電圧 Ｉｄｍａｘ 飽和予測電流
Claims (4)
- 【請求項１】 電源端子および接地端子のみが外部回路
と接続可能なＦＥＴ増幅回路の特性値測定方法におい
て、前記電源端子の電圧と電流との関係を測定するため
の電圧電流特性測定手順と、前記電圧電流特性測定手順
に対して電源端子の電圧の設定値を決定し、電圧電流特
性測定手順を実行するための計測器制御手順と、前記電
圧電流特性測定手順によって測定された電圧電流特性を
複数箇所記憶するための特性値記憶手順と、前記特性値
記憶手順の内容からＦＥＴが飽和状態に達する電源電圧
の値を決定するための飽和電圧決定手順を備えているこ
とを特徴とするＦＥＴ増幅回路の特性値測定方法。 - 【請求項２】 前記特性値記憶手順の内容のうち、前記
飽和電圧決定手順により求められた飽和電源電圧以下の
電源電圧における電圧電流特性を取得し、前記電圧電流
特性に対し公知の理論特性式における最小２乗近似を行
うことによって前記ＦＥＴ増幅回路の特性値を計算する
ための特性値計算手順を備えている請求項１記載のＦＥ
Ｔ増幅回路の特性値測定方法。 - 【請求項３】 電源端子および接地端子のみが外部回路
と接続可能なＦＥＴ増幅回路の特性値測定装置におい
て、前記電源端子の電圧と電流との関係を測定するため
の電圧電流特性測定手段と、前記電圧電流特性測定手段
に対して電源端子の電圧の設定値を決定し、電圧電流特
性測定手段を実行するための計測器制御手段と、前記電
圧電流特性測定手段によって測定された電圧電流特性を
複数箇所記憶するための特性値記憶手段と、前記特性値
記憶手段の内容からＦＥＴが飽和状態に達する電源電圧
の値を決定するための飽和電圧決定手段を備えているこ
とを特徴とするＦＥＴ増幅回路の特性値測定装置。 - 【請求項４】 前記特性値記憶手段の内容のうち、前記
飽和電圧決定手段により求められた飽和電源電圧以下の
電源電圧における電圧電流特性を取得し、前記電圧電流
特性に対し公知の理論特性式における最小２乗近似を行
うことによって前記ＦＥＴ増幅回路の特性値を計算する
ための特性値計算手段を備えている請求項３記載のＦＥ
Ｔ増幅回路の特性値測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132208A JP2737699B2 (ja) | 1995-05-30 | 1995-05-30 | Ｆｅｔ増幅回路の特性値測定方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132208A JP2737699B2 (ja) | 1995-05-30 | 1995-05-30 | Ｆｅｔ増幅回路の特性値測定方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08327687A JPH08327687A (ja) | 1996-12-13 |
| JP2737699B2 true JP2737699B2 (ja) | 1998-04-08 |
Family
ID=15075932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7132208A Expired - Fee Related JP2737699B2 (ja) | 1995-05-30 | 1995-05-30 | Ｆｅｔ増幅回路の特性値測定方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737699B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110174603A (zh) * | 2019-05-13 | 2019-08-27 | 上海交通大学 | 功率半导体器件导通压降的在线测量电路 |
-
1995
- 1995-05-30 JP JP7132208A patent/JP2737699B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 川口 清一 石野 寛 「半導体素子・ＩＣの測定方法」 （昭４５−１２−２５） 日刊工業新聞社 Ｐ．４５−６２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08327687A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103155386B (zh) | 功率半导体器件的电流校正电路和电流校正方法 | |
| US10408872B2 (en) | Data measurements and methods | |
| EP1762853A2 (en) | Device and method for determining a load current | |
| JPH0765983B2 (ja) | 液体中のイオンの活性度を測定する装置および方法 | |
| JP2005183583A (ja) | 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置 | |
| CN115032515A (zh) | 场效应管动态阈值电压测量方法及测试设备 | |
| JP2737699B2 (ja) | Ｆｅｔ増幅回路の特性値測定方法および装置 | |
| JP2001313323A (ja) | 半導体装置の特性評価装置、特性評価方法、および特性評価パターン | |
| US20090021271A1 (en) | Measuring the On-Resistance of a Transistor Load Path | |
| Kalofonou et al. | An ISFET based chemical gilbert cell | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| Karlsson et al. | A direct method to extract effective geometries and series resistances of MOS transistors | |
| JPH06276039A (ja) | 高周波回路の設計方法 | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
| JP3117878B2 (ja) | 電界効果トランジスタの特性測定方法 | |
| KR0140949B1 (ko) | 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 | |
| US20240039496A1 (en) | Circuit for removing offset output voltage, and electronic device comprising same | |
| JPH10206488A (ja) | 電気特性測定装置 | |
| Pinto et al. | Assessment of the Zero Distortion Bias Point Using Design-Oriented 7-Parameter MOSFET Model | |
| JP2976930B2 (ja) | 電界効果トランジスタの寄生ソース抵抗評価方法 | |
| JPH118282A (ja) | Ｍｏｓｆｅｔデバイスのゲート長測定方法および測定装置 | |
| JP2003149286A (ja) | Ｍｏｓ型電界効果トランジスタの特性測定方法 | |
| JPH0773129B2 (ja) | デバイス・パラメータ抽出装置 | |
| JP3417842B2 (ja) | 電界効果トランジスタモデルの設計方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |