JP2734274B2 - 浮動小数点加減算器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は指数及び仮数が２の補数
形式で表現され、ゼロが指数部及び仮数部を共にゼロに
することにより表現される浮動小数点データに対する加
減算を行なう浮動小数点加減算器に関する。

【０００２】

【従来の技術】図５は従来のこの種の浮動小数点加減算
器の一例を示した図であり、減算器１，２と、ゼロデー
タ検出回路３，４と、セレクタ８と、イコライザ９と、
加減算器１０と、イコライズデータ選択回路１１とから
構成されている。

【０００３】減算器１は加減算を行なう２個の浮動小数
点データＡ，Ｂの指数部データＳ１，Ｓ２を入力して減
算（Ｓ１−Ｓ２）を行ない、その解（符号ビットＳ１９
及び数値部データＳ３）を出力する。尚、浮動小数点デ
ータＡ，Ｂは指数及び仮数が２の補数形式で表現され、
ゼロが指数部及び仮数部を共にゼロにすることにより表
現されるものとする。

【０００４】減算器２は指数部データＳ１，Ｓ２を入力
して減算（Ｓ２−Ｓ１）を行ない、その解から符号ビッ
トを除いた数値部データＳ５を出力する。

【０００５】ゼロデータ検出回路３，４はそれぞれ浮動
小数点データＡ，Ｂの仮数部データＳ１４，Ｓ１５がゼ
ロの場合、ゼロ検出信号Ｓ６，Ｓ７を“１”にする。

【０００６】イコライズデータ選択回路１１は減算器１
から出力される符号ビットＳ１９及びゼロデータ検出回
路３，４から出力されるゼロ検出信号Ｓ６，Ｓ７に基づ
いて仮数部データＳ１４，Ｓ１５の内のどちらをイコラ
イズ（右算術シフト）させるかを決定する。そして、仮
数部データＳ１４をイコライズさせる場合にはイコライ
ズデータ選択信号Ｓ１２を“１”にし、仮数部データＳ
１５をイコライズさせる場合にはイコライズ選択信号Ｓ
１２を“０”にする。

【０００７】尚、イコライズデータ選択回路１１は以下
のようにしてイコライズさせる仮数部データを決定す
る。

【０００８】仮数部データＳ１４のみがゼロの場合、即
ちゼロ検出信号Ｓ６のみが“１”の場合は、符号ビット
Ｓ１９が正であるか負であるかにかかわらず、仮数部デ
ータＳ１４をイコライズさせるデータとし、イコライズ
データ選択信号Ｓ１２を“１”にする。

【０００９】仮数部データＳ１５のみがゼロの場合、即
ちゼロ検出信号Ｓ７のみが“１”の場合は、符号ビット
Ｓ１９が正であるか負であるかにかかわらず、仮数部デ
ータＳ１５をイコライズさせるデータとし、イコライズ
データ選択信号Ｓ１２を“０”にする。

【００１０】仮数部データＳ１４，Ｓ１５が共にゼロの
場合、即ち、ゼロ検出信号Ｓ６，Ｓ７が共に“１”の場
合は、符号ビットＳ１９が正であるか負であるかにかか
わらず、仮数部データＳ１４，Ｓ１５の内の予め定めら
れている方の仮数部データ（例えば、仮数部データＳ１
４とする）をイコライズさせるデータとし、イコライズ
データ選択信号Ｓ１２を“１”にする。

【００１１】仮数部データＳ１４，Ｓ１５がゼロでな
く、且つ符号ビットＳ１９が正の場合（Ｓ１≧Ｓ２の場
合）は、仮数部データＳ１５をイコライズさせるデータ
とし、イコライズデータ選択信号Ｓ１２を“０”とす
る。

【００１２】仮数部データＳ１４，Ｓ１５がゼロでな
く、且つ符号ビットＳ１９が負の場合（Ｓ１＜Ｓ２の場
合）は仮数部データＳ１４をイコライズさせるデータと
し、イコライズデータ選択信号Ｓ１２を“１”とする。

【００１３】セレクタ８はイコライズデータ選択信号Ｓ
１２が“０”の場合は数値部データＳ３を、“１”の場
合は数値部データＳ５をイコライズ数データ１３として
出力する。

【００１４】イコライザ９は浮動小数点データＡ，Ｂの
指数部データＳ１，Ｓ２を大きい方に合わせるため、イ
コライズデータ選択信号Ｓ１２が“０”の場合は仮数部
データＳ１５をイコライズ数データＳ１３が示す数だけ
イコライズしたものを加減算データＳ１７として出力す
ると共に、仮数部データＳ１４をそのまま加減算データ
Ｓ１６として出力する。

【００１５】また、イコライズデータ選択信号Ｓ１２が
“１”の場合は仮数部データＳ１４をイコライズ数デー
タＳ１３が示す数だけイコライズしたものを加減算デー
タＳ１６として出力し、仮数部データＳ１５をそのまま
加減算データＳ１７として出力する。

【００１６】加減算器１０は加減算データＳ１６，Ｓ１
７を入力して加減算を行ない、演算結果データＳ１８を
出力する。

【００１７】次に図５の浮動小数点加減算器の動作を説
明する。

【００１８】先ず、仮数部データＳ１４，Ｓ１５の内の
仮数部データＳ１４のみがゼロの時の動作を説明する。

【００１９】仮数部データＳ１４のみがゼロの場合、ゼ
ロデータ検出回路３はゼロ検出信号Ｓ６を“１”にす
る。

【００２０】イコライズデータ選択回路１１はゼロ検出
信号Ｓ６が“１”になると、符号ビットＳ１９にかかわ
らず、仮数部データＳ１４をイコライズするデータと
し、イコライズデータ選択信号Ｓ１２を“１”にする。

【００２１】イコライズデータ選択信号Ｓ１２が“１”
になると、セレクタ８は減算器２から出力される数値部
データＳ５をイコライズ数データＳ１３として出力す
る。

【００２２】また、イコライザ９はイコライズデータ選
択信号Ｓ１２が“１”となり、且つイコライズ数データ
Ｓ１３が加えられると、仮数部データＳ１４をイコライ
ズ数データＳ１３が示す数だけイコライズして加減算デ
ータＳ１６として出力すると共に、仮数部データＳ１５
をそのまま加減算データＳ１７として出力する。

【００２３】加減算器１０は加減算データＳ１６，Ｓ１
７に対する加減算を行ない、演算結果データＳ１８を出
力する。

【００２４】次に、仮数部データＳ１５のみがゼロの場
合の動作を説明する。

【００２５】仮数部データＳ１５のみがゼロの場合、ゼ
ロデータ検出回路４から出力されるゼロ検出信号Ｓ７が
“１”となり、イコライズデータ選択回路１１は符号ビ
ットＳ１９にかかわらず、仮数部データＳ１５をイコラ
イズするデータとし、イコライズデータ選択信号Ｓ１２
を“０”とする。

【００２６】イコライズデータ選択信号Ｓ１２が“０”
となると、セレクタ８は減算器１から出力される数値部
データＳ３をイコライズ数データＳ１３としてイコライ
ザ９に加え、イコライザ９は仮数部データＳ１５をイコ
ライズ数データＳ１３が示す数だけイコライズして加減
算データＳ１７として出力し、仮数部データＳ１４をそ
のま加減算データＳ１６として出力する。

【００２７】加減算器１０は加減算データＳ１６，Ｓ１
７に対する加減算を行ない、演算結果データＳ１８を出
力する。

【００２８】次に、仮数部データＳ１４，Ｓ１５が共に
ゼロの場合の動作を説明する。

【００２９】仮数部データＳ１４，Ｓ１５が共にゼロの
場合、ゼロ検出信号Ｓ６，Ｓ７が共に“１”となる。

【００３０】イコライズデータ選択回路１１はゼロ検出
信号Ｓ６，Ｓ７が共に“１”となると、符号ビットＳ１
９にかかわらず、予め定められている方の仮数部データ
Ｓ１４をイコライズするデータとし、イコライズデータ
選択信号Ｓ１２を“１”にする。

【００３１】イコライズデータ選択信号Ｓ１２が“１”
になると、仮数部データＳ１４のみがゼロの場合と同様
の処理が行なわれ、演算結果データＳ１８が加減算器１
０から出力される。

【００３２】次に、仮数部データＳ１４，Ｓ１５がゼロ
でない場合の動作を説明する。

【００３３】仮数部データＳ１４，Ｓ１５がゼロでない
場合、イコライズデータ選択回路１１は減算器１から出
力される符号ビットＳ１９の正負に基づいて仮数部デー
タＳ１４，Ｓ１５の内のどちらをイコライズするかを決
定する。

【００３４】符号ビットＳ１９が正の場合は仮数部デー
タＳ１５をイコライズするデータとし、イコライズデー
タ選択信号Ｓ１２を“０”とする。

【００３５】イコライズデータ選択信号Ｓ１２が“０”
となると、仮数部データＳ１５のみがゼロの時と同様の
動作が行なわれ、加減算器１０から演算結果データＳ１
８が出力される。

【００３６】また、符号ビットＳ１９が負の場合は仮数
部データＳ１４をイコライズするデータとし、イコライ
ズデータ選択信号Ｓ１２を“１”とする。

【００３７】イコライズデータ選択信号Ｓ１２が“１”
となると、仮数部データＳ１４のみがゼロの時と同様の
動作が行なわれ、加減算器１０から演算結果データＳ１
８が出力される。

【００３７】

【発明が解決しようとする課題】従来の浮動小数点加減
算器では図６（図５のイコライズデータ選択回路１１の
周辺を示したブロック図）に示すように、イコライズす
る仮数部データを選択するイコライズデータ選択信号Ｓ
１２を、減算器１から出力される符号ビットＳ１９及び
ゼロデータ検出回路３，４から出力されるゼロ検出信号
Ｓ６，Ｓ７に基づいてイコライズデータ選択回路１１で
生成している。

【００３９】一般に、減算結果は下位ビットから決定す
るため、符号ビットＳ１９は最も遅く決定される。従っ
て、符号ビットＳ１９はゼロ検出信号Ｓ６，Ｓ７よりも
遅れてイコライズデータ選択回路１１に入力することに
なり、符号ビットＳ１９がイコライズデータ選択回路１
１に入力してからイコライズデータ選択信号Ｓ１２が出
力されるまでの時間がそのまま遅延になっていた。つま
り、従来の浮動小数点加減算器はクリティカル・パス
（図６中の太線で示したパス）上にイコライズデータ選
択信号Ｓ１２を生成するイコライズデータ選択回路１１
が存在しているため、演算による遅延が非常に大きくな
るという問題があった。

【００４０】本発明の目的は、演算速度を高速化できる
浮動小数点加減算器を提供することにある。

【００４１】

【課題を解決するための手段】本発明は上記目的を達成
するため、（Ａ）指数及び仮数が２の補数形式で表現さ
れ、ゼロが指数部及び仮数部を共にゼロにすることによ
り表現される浮動小数点データに対する加減算を行なう
浮動小数点加減算器に於いて、加減算を行なう第１の浮
動小数点データの指数部データから加減算を行なう第２
の浮動小数点データの指数部データを減算し、符号ビッ
ト及び数値部データを出力する第１の減算器と、前記第
２の浮動小数点データの指数部データから前記第１の浮
動小数点データの指数部データを減算し、数値部データ
を出力する第２の減算器と、前記第１，第２の浮動小数
点データの仮数部がゼロであるか否かを判定して第１，
第２のゼロ検出信号を出力する第１，第２のゼロデータ
検出回路と、前記第１，第２のゼロ検出信号を入力と
し、前記第１の減算器から出力される符号ビットが正で
あると仮定した時の第１のイコライズデータ選択信号を
出力する第１の演算器と、前記第１，第２のゼロ検出信
号を入力とし、前記第１の減算器から出力される符号ビ
ットが負であると仮定した時の第２のイコライズデータ
選択信号を出力する第２の演算器と、前記第１の減算器
から出力される符号ビットが正の場合は前記第１のイコ
ライズデータ選択信号を選択し、負の場合は前記第２の
イコライズデータ選択信号を選択する第１のセレクタ
と、該第１のセレクタの出力に基づいて前記第１の減算
器から出力される数値部データと前記第２の減算器から
出力される数値部データとの内の一方を選択する第２の
セレクタと、前記第１の浮動小数点データの仮数部デー
タと前記第２の浮動小数点データの仮数部データとの
内、前記第１のセレクタの出力によって示される方の仮
数部データを前記第２のセレクタの出力によって示され
るビット数だけイコライズするイコライザと、該イコラ
イザによってイコライズされた仮数部データとイコライ
ズされなかった仮数部データとを加減算する加減算器と
を設けたものである。

【００４２】また、本発明は更に演算速度を高速化する
ため、（Ｂ）指数及び仮数が２の補数形式で表現され、
ゼロが指数部及び仮数部を共にゼロにすることにより表
現される浮動小数点データに対する加減算を行なう浮動
小数点加減算器に於いて、加減算を行なう第１の浮動小
数点データの指数部データから加減算を行なう第２の浮
動小数点データの指数部データを減算し、桁上げ信号及
び数値部データを出力する第１の減算器と、前記第２の
浮動小数点データの指数部データから前記第１の浮動小
数点データの指数部データを減算し、数値部データを出
力する第２の減算器と、前記第１，第２の浮動小数点デ
ータの仮数部がゼロであるか否かを判定して第１，第２
のゼロ検出信号を出力する第１，第２のゼロデータ検出
回路と、前記第１，第２のゼロ検出信号を入力とし、前
記第１の減算器から出力される桁上げ信号が“０”であ
ると仮定した時の第１のイコライズデータ選択信号を出
力する第１の演算器と、前記第１，第２のゼロ検出信号
を入力とし、前記第１の減算器から出力される桁上げ信
号が“１”であると仮定した時の第２のイコライズデー
タ選択信号を出力する第２の演算器と、前記第１の減算
器から出力される桁上げ信号が“０”の場合は前記第１
のイコライズデータ選択信号を選択し、“１”の場合は
前記第２のイコライズデータ選択信号を選択する第１の
セレクタと、該第１のセレクタの出力に基づいて前記第
１の減算器から出力される数値部データと前記第２の減
算器から出力される数値部データとの内の一方を選択す
る第２のセレクタと、前記第１の浮動小数点データの仮
数部データと前記第２の浮動小数点データの仮数部デー
タとの内、前記第１のセレクタの出力によって示される
方の仮数部データを前記第２のセレクタの出力によって
示されるビット数だけイコライズするイコライザと、該
イコライザによってイコライズされた仮数部データとイ
コライズされなかった仮数部データとを加減算する加減
算器とを設けたものである。

【００４３】

【作用】

（Ａ）の構成に於いては、第１の演算器で第１の減算器
から出力される符号ビットが正であると仮定した時の第
１のイコライズデータ選択信号を、第２の演算器で符号
ビットが負であると仮定した時の第２のイコライズデー
タ選択信号を予め演算し、出力しておく。

【００４４】そして、その後、第１の減算器から符号ビ
ットが出力されると、第１のセレクタにより第１，第２
のイコライズデータ選択信号の内の一方が選択される。

【００４５】第２のセレクタは第１のセレクタの出力に
従って第１，第２の減算器の数値部データの内の一方を
選択し、イコライザは第１，第２の浮動小数点データの
仮数部データの内、第１のセレクタの出力によって示さ
れる方の仮数部データを第２のセレクタの出力によって
示されるビット数だけイコライズする。

【００４６】加減算器はイコライザによってイコライズ
された仮数部データとイコライズされなかった仮数部デ
ータとを加減算する。

【００４７】（Ｂ）の構成に於いては、第１の演算器で
第１の減算器から出力される桁上げ信号が“０”と仮定
した時の第１のイコライズデータ選択信号を、第２の演
算器で桁上げ信号が“１”と仮定した時の第２のイコラ
イズデータ選択信号を予め演算し、出力しておく。

【００４８】そして、その後、第１の減算器から桁上げ
信号が出力れると、第１のセレクタにより第１，第２の
イコライズデータ選択信号の内の一方が選択される。

【００４９】第２のセレクタは第１のセレクタの出力に
従って第１，第２の減算器の数値部データの内の一方を
選択し、イコライザは第１，第２の浮動小数点データの
仮数部データの内、第１のセレクタの出力によって示さ
れる方の仮数部データを第２のセレクタの出力によって
示されるビット数だけイコライズする。

【００５０】加減算器はイコライザによってイコライズ
された仮数部データとイコライズされなかった仮数部デ
ータとを加減算する。

【００５１】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００５２】図１は本発明の一実施例のブロック図であ
り、減算器１，２と、ゼロデータ検出回路３，４と、演
算器５，６と、セレクタ７，８と、イコライザ９と、加
減算器１０とから構成されている。

【００５３】演算器５はゼロ検出信号Ｓ６，Ｓ７を入力
とし、符号ビットＳ１９が正と仮定した時のイコライズ
データ選択信号Ｓ１０を生成する。

【００５４】即ち、演算器５はゼロ検出信号Ｓ６，Ｓ７
が共に“１”の場合（仮数部データＳ１４，Ｓ１５が共
にゼロの場合）は、符号ビットＳ１９にかかわらず、仮
数部データＳ１４をイコライズするとし、イコライズデ
ータ選択信号Ｓ１０を“１”とする。

【００５５】また、ゼロ検出信号Ｓ６のみが“１”の場
合（仮数部データＳ１４のみがゼロの場合）は、符号ビ
ットＳ１９にかかわらず、仮数部データＳ１４をイコラ
イズするとし、イコライズデータ選択信号Ｓ１０を
“１”にする。

【００５６】反対にゼロ検出信号Ｓ７のみが“１”の場
合（仮数部データＳ１５のみがゼロの場合）は、符号ビ
ットＳ１９にかかわらず、仮数部データＳ１５をイコラ
イズするとし、イコライズデータ選択信号Ｓ１０を
“０”にする。

【００５７】また、ゼロ検出信号Ｓ６，Ｓ７が共に
“１”でない場合（仮数部データＳ１４，Ｓ１５が共に
ゼロでない場合）は、符号ビットＳ１９が正であるとい
う仮定に従って、仮数部データＳ１５をイコライズする
ために、イコライズデータ選択信号Ｓ１０を“０”にす
る。

【００５８】演算器６はゼロ検出信号Ｓ６，Ｓ７を入力
とし、符号ビットＳ１９が負と仮定した時のイコライズ
データ選択信号Ｓ１１を出力する。

【００５９】即ち、演算器６はゼロ検出信号Ｓ６，Ｓ７
が共に“１”の場合（仮数部データＳ１４，Ｓ１５が共
にゼロの場合）は、符号ビットＳ１９にかかわらず、仮
数部データＳ１４をイコライズするとし、イコライズデ
ータ選択信号Ｓ１１を“１”とする。

【００６０】また、ゼロ検出信号Ｓ６のみが“１”の場
合（仮数部データＳ１４のみがゼロの場合）は、符号ビ
ットＳ１９にかかわらず、仮数部データＳ１４をイコラ
イズするとし、イコライズデータ選択信号Ｓ１１を
“１”とする。

【００６１】反対にゼロ検出信号Ｓ７のみが“１”の場
合（仮数部データＳ１５のみがゼロの場合）は、符号ビ
ットＳ１９にかかわらず、仮数部データＳ１５をイコラ
イズするとし、イコライズデータ選択信号Ｓ１１を
“０”とする。

【００６２】また、ゼロ検出信号Ｓ６，Ｓ７が共に
“１”でない場合（仮数部データＳ１４，Ｓ１５が共に
ゼロでない場合）は、符号ビットＳ１９が負であるとい
う仮定に従って、仮数部データＳ１４をイコライズする
ためにイコライズデータ選択信号Ｓ１１を“１”とす
る。

【００６３】セレクタ７は減算器１から出力される符号
ビットＳ１９が正の場合は演算器５から出力されるイコ
ライズデータ選択信号Ｓ１０を、負の場合は演算器６か
ら出力されるイコライズデータ選択信号Ｓ１１をイコラ
イズデータ選択信号Ｓ１２として出力する。

【００６４】尚、図１に於いて図５と同一符号は同一部
分を表している。

【００６５】次に、本実施例の動作を説明する。

【００６６】先ず、浮動小数点データＡ，Ｂの仮数部デ
ータＳ１４，Ｓ１５が共にゼロの場合の動作を説明す
る。

【００６７】仮数部データＳ１４，Ｓ１５が共にゼロの
場合、ゼロデータ検出回路３，４から出力されるゼロ検
出信号Ｓ６，Ｓ７は共に“１”となる。

【００６８】ゼロ検出信号Ｓ６，Ｓ７が共に“１”とな
ると、演算器５，６はイコライズデータ選択信号Ｓ１
０，Ｓ１１を“１”にする。このイコライズデータ選択
信号Ｓ１０，Ｓ１１は、通常、符号ビットＳ１９よりも
早く生成される。

【００６９】従って、減算器１から符号ビットＳ１９が
出力されると、直ちにセレクタ７に於いてイコライズデ
ータ選択信号Ｓ１０，Ｓ１１の内の一方が選択され、イ
コライズデータ選択信号Ｓ１２として出力される。この
時、イコライズデータ選択信号Ｓ１０，Ｓ１１は共に
“１”になっているので、イコライズデータ選択信号Ｓ
１２は“１”になる。

【００７０】イコライズデータ選択信号Ｓ１２が“１”
になると、セレクタ８，イコライザ９，加減算器１０が
前述したと同様に動作し、演算結果データＳ１８が出力
される。

【００７１】次に、仮数部データＳ１４，Ｓ１５の内の
一方のみがゼロの場合の動作を説明する。

【００７２】仮数部データＳ１４，Ｓ１５の内の仮数部
データＳ１４のみがゼロの場合、ゼロ検出信号Ｓ６のみ
が“１”となる。

【００７３】演算器５，６はゼロ検出信号Ｓ６のみが
“１”となると、仮数部データＳ１４をイコライズする
とし、イコライズデータ選択信号Ｓ１０，Ｓ１１を
“１”とする。

【００７４】その後、減算器１から符号ビットＳ１９が
出力されると、セレクタ７でイコライズデータ選択信号
Ｓ１０，Ｓ１１の内の一方が選択され、イコライズデー
タ選択信号Ｓ１２として出力される。この時、イコライ
ズデータ選択信号Ｓ１０，Ｓ１１は共に“１”となって
いるので、符号ビットＳ１９にかかわらずイコライズデ
ータ選択信号Ｓ１２は“１”となり、以下、前述したと
同様の動作が行なわれ、演算結果データＳ１８が出力さ
れる。

【００７５】また、仮数部データＳ１４，Ｓ１５の内の
仮数部データＳ１５のみがゼロの場合はゼロ検出信号Ｓ
７のみが“１”となる。

【００７６】演算器５，６はゼロ検出信号Ｓ７のみが
“１”となると、仮数部データＳ１５をイコライズする
とし、イコライズデータ選択信号Ｓ１０，Ｓ１１を
“０”とする。

【００７７】その後、減算器１から符号ビットＳ１９が
出力されると、セレクタ７でイコライズデータ選択信号
Ｓ１０，Ｓ１１の内の一方が選択され、イコライズデー
タ選択信号Ｓ１２として出力される。この時、イコライ
ズデータ選択信号Ｓ１０，Ｓ１１は共に“０”となって
いるので、符号ビットＳ１９にかかわらずイコライズデ
ータ選択信号Ｓ１２は“０”となる。

【００７８】イコライズデータ選択信号Ｓ１２が“０”
になると、セレクタ８，イコライザ９，加減算器１０に
於いて前述したと同様の動作が行なわれ、演算結果デー
タＳ１８が出力される。

【００７９】次に仮数部データＳ１４，Ｓ１５が共にゼ
ロでない場合の動作を説明する。

【００８０】仮数部データＳ１４，Ｓ１５が共にゼロで
ない場合、ゼロ検出信号Ｓ６，Ｓ７は共に“０”とな
る。

【００８１】ゼロ検出信号Ｓ６，Ｓ７が“０”となる
と、演算器５は符号ビットＳ１９が正であるという仮定
に基づいた演算を行ない、イコライズデータ選択信号Ｓ
１０を“０”とする。また、演算器６は符号ビットＳ１
９が負であるという仮定に基づいた演算を行ない、イコ
ライズデータ選択信号Ｓ１１を“１”とする。

【００８２】その後、減算器１から符号ビットＳ１９が
出力されると、セレクタ７はイコライズデータ選択信号
Ｓ１０，Ｓ１１の内の一方をイコライズデータ選択信号
Ｓ１２として出力する。

【００８３】即ち、セレクタ７は符号ビットＳ１９が正
である場合は、符号ビットＳ１９が正であるという仮定
に基づいて演算を行なう演算器５から出力されるイコラ
イズデータ選択信号Ｓ１０をイコライズデータ選択信号
Ｓ１２として出力し、符号ビットＳ１９が負である場合
は、符号ビットＳ１９が負てあるという仮定に基づいて
演算を行なう演算器６から出力されるイコライズデータ
選択信号Ｓ１１をイコライズデータ選択信号Ｓ１２とし
て出力する。

【００８４】従って、符号ビットＳ１９が正の場合はイ
コライズデータ選択信号Ｓ１２が“０”となり、仮数部
データＳ１５のみがゼロの場合と同様の動作が行なわれ
る。また、符号ビットＳ１９が負の場合はイコライズ選
択信号Ｓ１２が“１”となり、仮数部データＳ１４のみ
がゼロの場合と同様の動作が行なわれる。

【００８５】上述したように、本実施例は図２（図１の
演算器５，６及びセレクタ７の周辺のブロック図）に示
すように、演算する浮動小数点データＡ，Ｂの指数部デ
ータＳ１，Ｓ２の減算により生成される符号ビットＳ１
９が正になる場合と負になる場合とを仮定し、その仮の
符号ビットとゼロ検出信号Ｓ６，Ｓ７とに基づいて両方
の場合のイコライズデータ選択信号Ｓ１０，Ｓ１１を予
め演算器５，６で生成しておき、実際の符号ビットＳ１
９が生成されると直ちにイコライズデータ選択信号Ｓ１
０，Ｓ１１の内の一方をセレクタ７で選択するようにし
ている。つまり、クリティカル・パス（図２の太線のパ
ス）上にはセレクタ７が存在しているだけなので、図５
に示した従来例より高速に加減算を行なうことができ
る。

【００８６】図３は本発明の他の実施例のブロック図で
あり、減算器３１，２と、ゼロデータ検出回路３，４
と、演算器３５，３６と、セレクタ７，８と、イコライ
ザ９と、加減算器１０とから構成されている。

【００８７】減算器３１は指数部データＳ１，Ｓ２を入
力して減算（Ｓ１−Ｓ２）を行ない、その解から符号ビ
ットを除いた数値部データＳ３と、桁上げ信号Ｓ４とを
出力する。

【００８８】演算器３５は指数部Ｓ１，Ｓ２の符号ビッ
トＳ８，Ｓ９及びゼロ検出信号Ｓ６，Ｓ７を入力とし、
桁上げ信号Ｓ４を“０”と仮定した時のイコライズデー
タ選択信号Ｓ１０を生成する。

【００８９】即ち、演算器３５はゼロ検出信号Ｓ６，Ｓ
７が共に“１”の場合（仮数部データＳ１４，Ｓ１５が
共にゼロの場合）は、符号ビットＳ８，Ｓ９にかかわら
ず仮数部データＳ１４をイコライズするとし、イコライ
ズデータ選択信号Ｓ１０を“１”とする。

【００９０】また、ゼロ検出信号Ｓ６のみが“１”の場
合（仮数部データＳ１４のみがゼロの場合）は、演算器
３５は符号ビットＳ８，Ｓ９にかかわらず仮数部データ
Ｓ１４をイコライズするとし、イコライズデータ選択信
号Ｓ１０を“１”とする。

【００９１】反対にゼロ検出信号Ｓ７のみが“１”の場
合（仮数部データＳ１５のみがゼロの場合）は、演算器
３５は符号ビットＳ８，Ｓ９にかかわらず仮数部データ
Ｓ１５をイコライズするとし、イコライズデータ選択信
号Ｓ１０を“０”とする。

【００９２】また、ゼロ検出信号Ｓ６，Ｓ７が共に
“０”の場合（仮数部データＳ１４，Ｓ１５が共にゼロ
でない場合）は、指数部の符号ビットＳ８，Ｓ９の値と
仮定してある桁上げ信号Ｓ４の値（“０”）とに基づい
て減算器３１の減算結果の符号を求め、それが正である
場合にはイコライズデータ選択信号Ｓ１０を“０”と
し、負である場合にはイコライズデータ選択信号Ｓ１０
を“１”とする。

【００９３】演算器３６は指数部データＳ１，Ｓ２の符
号ビットＳ８，Ｓ９及びゼロ検出信号Ｓ６，Ｓ７を入力
とし、桁上げ信号Ｓ４を“１”と仮定した時のイコライ
ズデータ選択信号Ｓ１１を生成する。

【００９４】即ち、演算器３６はゼロ検出信号Ｓ６，Ｓ
７が共に“１”の場合（仮数部データＳ１４，Ｓ１５が
共にゼロ）の場合は、符号ビットＳ８，Ｓ９にかかわら
ず仮数部データＳ１４をイコライズするとし、イコライ
ズデータ選択信号Ｓ１１を“１”とする。

【００９５】また、ゼロ検出信号Ｓ６のみが“１”の場
合（仮数部データＳ１４のみがゼロの場合）は、演算器
３６は符号ビットＳ８，Ｓ９にかかわらず仮数部データ
Ｓ１４をイコライズするとし、イコライズデータ選択信
号Ｓ１１を“１”とする。

【００９６】反対にゼロ検出信号Ｓ７のみが“１”の場
合（仮数部データＳ１５のみがゼロる場合）は、演算器
３６は符号ビットＳ８，Ｓ９にかかわらず仮数部データ
Ｓ１５をイコライズするとし、イコライズデータ選択信
号１１を“０”とする。

【００９７】また、ゼロ検出信号Ｓ６，Ｓ７が共に
“０”の場合（仮数部データＳ１４，Ｓ１５が共にゼロ
でない場合）は、符号ビットＳ８，Ｓ９の値と仮定して
ある桁上げ信号Ｓ４の値（“１”）とに基づいて減算器
３１の減算結果の符号を求め、それが正である場合には
イコライズデータ選択信号Ｓ１１を“０”とし、負であ
る場合にはイコライズデータ選択信号Ｓ１１を“１”と
する。

【００９８】セレクタ７は減算器３１から出力される桁
上げ信号Ｓ４が“０”の場合は演算器３５から出力され
るイコライズデータ選択信号Ｓ１０をイコライズデータ
選択信号Ｓ１２として出力し、“１”の場合は演算器３
６から出力されるイコライズデータ選択信号Ｓ１１をイ
コライズデータ選択信号Ｓ１２として出力する。

【００９９】尚、図３に於いて他の図１と同一符号は同
一部分を表している。

【０１００】次に本実施例の動作を説明する。

【０１０１】先ず、浮動小数点データＡ，Ｂの仮数部デ
ータＳ１４，Ｓ１５が共にゼロの場合の動作を説明す
る。

【０１０２】仮数部データＳ１４，Ｓ１５が共にゼロの
場合、ゼロデータ検出回路３，４から出力されるゼロ検
出信号Ｓ６，Ｓ７は共に“１”となる。

【０１０３】演算器３５，３６はゼロ検出信号Ｓ６，Ｓ
７が共に“１”となると、仮数部データＳ１４をイコラ
イズさせるために、イコライズデータ選択信号Ｓ１０，
Ｓ１１を“１”とする。このイコライズデータ選択信号
Ｓ１０，Ｓ１１は、通常、桁上げ信号Ｓ４よりも早く生
成される。

【０１０４】従って、減算器１から桁上げ信号Ｓ４が出
力されると、直ちにセレクタ７に於いてイコライズデー
タ選択信号Ｓ１０，Ｓ１１の内の一方が選択され、イコ
ライズデータ選択信号Ｓ１２として出力される。この
時、イコライズデータ選択信号Ｓ１０，Ｓ１１は共に
“１”になっているので、イコライズデータ選択信号Ｓ
１２は“１”になる。

【０１０５】イコライズデータ選択信号Ｓ１２が“１”
となると、セレクタ８，イコライザ９，加減算器１０に
於いて前述したと同様の動作が行なわれ、演算結果デー
タＳ１８が出力される。

【０１０６】次に、仮数部データＳ１４，Ｓ１５の内の
一方のみがゼロの場合の動作を説明する。

【０１０７】仮数部データＳ１４，Ｓ１５の内の仮数部
データＳ１４のみがゼロの場合、ゼロ検出信号Ｓ６のみ
が“１”となる。

【０１０８】演算器５，６はゼロ検出信号Ｓ６のみが
“１”となると、仮数部データＳ１４をイコライズする
とし、イコライズデータ選択信号Ｓ１０，Ｓ１１を
“１”とする。

【０１０９】その後、減算器３１から桁上げ信号Ｓ４が
出力されると、セレクタ７でイコライズデータ選択信号
Ｓ１０，Ｓ１１の内の一方が選択され、イコライズデー
タ選択信号Ｓ１２として出力される。この時、イコライ
ズデータ選択信号Ｓ１０，Ｓ１１は共に“１”となって
いるので、桁上げ信号Ｓ４にかかわらずイコライズデー
タ選択信号Ｓ１２は“１”となる。以下、セレクタ８，
イコライザ９，加減算器１０に於いて前述したと同様の
動作が行なわれ、演算結果データＳ１８が出力される。

【０１１０】また、仮数部データＳ１４，Ｓ１５の内の
仮数部データＳ１５のみがゼロの場合はゼロ検出信号Ｓ
７のみが“１”となる。

【０１１１】演算器５，６はゼロ検出信号Ｓ７のみが
“１”となると、仮数部データＳ１５をイコライズする
とし、イコライズデータ選択信号Ｓ１０，Ｓ１１を
“０”とする。

【０１１２】その後、減算器３１から桁上げ信号Ｓ４が
出力されると、セレクタ７でイコライズデータ選択信号
Ｓ１０，Ｓ１１の内の一方が選択され、イコライズデー
タ選択信号Ｓ１２として出力される。この時、イコライ
ズデータ選択信号Ｓ１０，Ｓ１１は共に“０”となって
いるので、桁上げ信号Ｓ４にかかわらずイコライズデー
タ選択信号Ｓ１２は“０”となる。以下、セレクタ８，
イコライザ９，加減算器１０に於いて前述したと同様の
動作が行なわれ、演算結果データＳ１８が出力される。

【０１１３】次に仮数部データＳ１４，Ｓ１５が共にゼ
ロでない場合の動作を説明する。

【０１１４】仮数部データＳ１４，Ｓ１５が共にゼロで
ない場合、ゼロ検出信号Ｓ６，Ｓ７は共に“０”とな
る。

【０１１５】ゼロ検出信号Ｓ６，Ｓ７が“０”となる
と、演算器３５は桁上げ信号Ｓ４が“０”であるという
仮定と、指数部データＳ１，Ｓ２の符号ビットＳ８，Ｓ
９とに基づいて減算器３１の減算結果の符号を求め、演
算器３６は桁上げ信号Ｓ４が“１”であるという仮定
と、指数部データＳ１，Ｓ２の符号ビットＳ８，Ｓ９と
に基づいて減算器３１の減算結果の符号を求める。

【０１１６】そして、仮定した桁上げ信号Ｓ４の値に基
づいて求めた符号が正である場合は演算器３５，３６は
仮数部データＳ１５をイコライズさせるために、イコラ
イズデータ選択信号Ｓ１０，Ｓ１１を“０”とし、負で
ある場合には仮数部データＳ１４をイコライザさせるた
めにイコライズデータ選択信号Ｓ１０，Ｓ１１を“１”
とする。

【０１１７】そして、その後、減算器３１から桁上げ信
号Ｓ４が出力されると、その値に従ってセレクタ７はイ
コライズデータ選択信号Ｓ１０，Ｓ１１の内の一方を選
択する。

【０１１８】即ち、セレクタ７は桁上げ信号Ｓ４が
“０”である場合は、桁上げ信号Ｓ４が“０”であると
いう仮定に基づいて演算を行なう演算器３５から出力さ
れるイコライズデータ選択信号Ｓ１０をイコライズデー
タ選択信号Ｓ１２として出力し、桁上げ信号Ｓ４が
“１”である場合は、桁上げ信号Ｓ４が“１”であると
いう仮定に基づいて演算を行なう演算器３６から出力さ
れるイコライズデータ選択信号Ｓ１１をイコライズデー
タ選択信号Ｓ１２として出力する。

【０１１９】以下、前述したと同様の動作がセレクタ
８，イコライザ９，加減算器１０に於いて行なわれ、演
算結果データＳ１８が出力される。

【０１２０】上述したように、本実施例は図４（図３の
演算器３５，３６及びセレクタ７の周辺のブロック図）
に示すように、演算する浮動小数点データＡ，Ｂの指数
部データＳ１，Ｓ２の減算により生成される桁上げ信号
Ｓ４が“０”になる場合と、“１”になる場合とを仮定
し、その仮の桁上げ信号と符号ビットＳ８，Ｓ９とゼロ
検出信号Ｓ６，Ｓ７とに基づいて両方の場合のイコライ
ズデータ選択信号Ｓ１０，Ｓ１１を予め演算器３５，３
６で生成しておき、実際の桁上げ信号Ｓ４が生成される
と直ちにイコライズデータ選択信号Ｓ１０，Ｓ１１の内
の一方をセレクタ７で選択するようにしている。つま
り、クリティカル・パス（図４の太線のパス）上にはセ
レクタ７が存在しているだけなので、図５に示した従来
例より高速に加減算を行なうことができる。

【０１２１】また、セレクタ７を制御する桁上げ信号Ｓ
４は図１に示した符号ビットＳ１９よりも早く生成され
るため、本実施例によれば、図１の実施例よりも更に高
速に加減算を行なうことができる。

【０１２２】

【発明の効果】以上説明したように、本発明は、減算器
から出力される符号ビットが正であると仮定した時の第
１のイコライズデータ選択信号を予め演算し、出力して
おく第１の演算器と、符号ビットが負であると仮定した
時の第２のイコライズデータ選択信号を予め演算し、出
力しておく第２の演算器とを設けたものであり、減算器
から符号ビットが出力された時点で直ちにイコライザに
対してイコライズデータ選択号を出力することができる
ので、演算速度を従来例より高速化することができる効
果がある。

【０１２３】また、本発明は減算器から出力される桁上
げ信号が“０”であると仮定した時の第１のイコライズ
データ選択信号を予め演算し、出力しておく第１の演算
器と、桁上げ信号が“１”であると仮定した時の第２の
イコライズデータ選択信号を予め演算し、出力しておく
第２の演算器とを設けたものであり、減算器から符号ビ
ットよりも早く出力される桁上げ信号が出力された時点
で直ちにイコライザに対してイコライズデータ選択信号
を出力することができるので、更に演算速度を高速化す
ることができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１に於ける演算器５，６及びセレクタ７の周
辺を示したブロック図である。

【図３】本発明の他の実施例のブロック図である。

【図４】図３に於ける演算器３５，３６及びセレクタ７
の周辺を示したブロック図である。

【図５】従来例のブロック図である。

【図６】図５に於けるイコライズデータ選択回路１１の
周辺を示したブロック図である。

【符号の説明】

１，２…減算器 ３，４…ゼロデータ検出回路 ５，６，３５，３６…演算器 ７，８…セレクタ ９…イコライザ １０…加減算器 １１…イコライズデータ選択回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 指数及び仮数が２の補数形式で表現さ
   れ、ゼロが指数部及び仮数部を共にゼロにすることによ
   り表現される浮動小数点データに対する加減算を行なう
   浮動小数点加減算器に於いて、 加減算を行なう第１の浮動小数点データの指数部データ
   から加減算を行なう第２の浮動小数点データの指数部デ
   ータを減算し、符号ビット及び数値部データを出力する
   第１の減算器と、 前記第２の浮動小数点データの指数部データから前記第
   １の浮動小数点データの指数部データを減算し、数値部
   データを出力する第２の減算器と、 前記第１，第２の浮動小数点データの仮数部がゼロであ
   るか否かを判定して第１，第２のゼロ検出信号を出力す
   る第１，第２のゼロデータ検出回路と、 前記第１，第２のゼロ検出信号を入力とし、前記第１の
   減算器から出力される符号ビットが正であると仮定した
   時の第１のイコライズデータ選択信号を出力する第１の
   演算器と、 前記第１，第２のゼロ検出信号を入力とし、前記第１の
   減算器から出力される符号ビットが負であると仮定した
   時の第２のイコライズデータ選択信号を出力する第２の
   演算器と、 前記第１の減算器から出力される符号ビットが正の場合
   は前記第１のイコライズデータ選択信号を選択し、負の
   場合は前記第２のイコライズデータ選択信号を選択する
   第１のセレクタと、 該第１のセレクタの出力に基づいて前記第１の減算器か
   ら出力される数値部データと前記第２の減算器から出力
   される数値部データとの内の一方を選択する第２のセレ
   クタと、 前記第１の浮動小数点データの仮数部データと前記第２
   の浮動小数点データの仮数部データとの内、前記第１の
   セレクタの出力によって示される方の仮数部データを前
   記第２のセレクタの出力によって示されるビット数だけ
   イコライズするイコライザと、 該イコライザによってイコライズされた仮数部データと
   イコライズされなかった仮数部データとを加減算する加
   減算器とを備えたことを特徴とする浮動小数点加減算
   器。
2. 【請求項２】 指数及び仮数が２の補数形式で表現さ
   れ、ゼロが指数部及び仮数部を共にゼロにすることによ
   り表現される浮動小数点データに対する加減算を行なう
   浮動小数点加減算器に於いて、 加減算を行なう第１の浮動小数点データの指数部データ
   から加減算を行なう第２の浮動小数点データの指数部デ
   ータを減算し、桁上げ信号及び数値部データを出力する
   第１の減算器と、 前記第２の浮動小数点データの指数部データから前記第
   １の浮動小数点データの指数部データを減算し、数値部
   データを出力する第２の減算器と、 前記第１，第２の浮動小数点データの仮数部がゼロであ
   るか否かを判定して第１，第２のゼロ検出信号を出力す
   る第１，第２のゼロデータ検出回路と、 前記第１，第２のゼロ検出信号を入力とし、前記第１の
   減算器から出力される桁上げ信号が“０”であると仮定
   した時の第１のイコライズデータ選択信号を出力する第
   １の演算器と、 前記第１，第２のゼロ検出信号を入力とし、前記第１の
   減算器から出力される桁上げ信号が“１”であると仮定
   した時の第２のイコライズデータ選択信号を出力する第
   ２の演算器と、 前記第１の減算器から出力される桁上げ信号が“０”の
   場合は前記第１のイコライズデータ選択信号を選択し、
   “１”の場合は前記第２のイコライズデータ選択信号を
   選択する第１のセレクタと、 該第１のセレクタの出力に基づいて前記第１の減算器か
   ら出力される数値部データと前記第２の減算器から出力
   される数値部データとの内の一方を選択する第２のセレ
   クタと、 前記第１の浮動小数点データの仮数部データと前記第２
   の浮動小数点データの仮数部データとの内、前記第１の
   セレクタの出力によって示される方の仮数部データを前
   記第２のセレクタの出力によって示されるビット数だけ
   イコライズするイコライザと、 該イコライザによってイコライズされた仮数部データと
   イコライズされなかった仮数部データとを加減算する加
   減算器とを備えたことを特徴とする浮動小数点加減算
   器。