JP2731745B2

JP2731745B2 - データ障害処理装置

Info

Publication number: JP2731745B2
Application number: JP7063840A
Authority: JP
Inventors: 雅則数野
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 1995-03-23
Filing date: 1995-03-23
Publication date: 1998-03-25
Anticipated expiration: 2013-03-25
Also published as: US5719887A; JPH08263453A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ障害処理装置、特
にＥＣＣによる誤り訂正機能および、エラー検出機能を
有しているマルチプロセッサシステムに関し、特にデー
タ障害処理装置に関する。

【０００２】

【従来の技術】メモリ，キャッシュおよび、それらを接
続しているシステムバスのデータ誤りについては、従来
からＥＣＣによる誤りの訂正とエラーの検出が行われて
いる。そして、訂正できない誤りが発生した場合は、誤
りの検出およびプロセッサに対する通知を実施してい
る。

【０００３】図６に従来の一般的なＥＣＣによる誤り訂
正，エラー検出機能を持つマルチプロセッサシステムの
主としてデータ系の構成を示す。

【０００４】このマルチプロセッサシステムは、メイン
メモリ２０と、システムキャッシュユニット２５から成
り、それぞれの複数個をシステムバスによって接続し構
成する。各システムキャッシュユニット２５に複数個の
各プロセッサを接続し、マルチプロセッサシステムを構
成する。

【０００５】メインメモリ２０は、メモリ２０１と、メ
モリ２０１のデータとＥＣＣを訂正する訂正器２０３
と、システムバスのデータとＥＣＣを訂正する訂正器２
０２と、メモリ２０１のデータとＥＣＣのエラーを検出
する検出器２０５と、システムバスのデータとＥＣＣの
エラーを検出するエラー検出器２０４とから構成され
る。

【０００６】システムキャッシュユニット２５は、シス
テムキャッシュ２５１と、システムキャッシュ２５１の
データとＥＣＣを訂正する訂正器２５３と、システムバ
スのデータとＥＣＣを訂正する訂正器２５２と、システ
ムキャッシュ２５１のデータとＥＣＣのエラーを検出す
る検出器２５４と、システムバスのデータとＥＣＣのエ
ラーを検出する検出器２５５と、エラー検出時のシンド
ロームが訂正不可パターンと一致していることを判別す
る比較器２５６，２５７と、訂正不可パターン時に要求
元のプロセッサにエラーを通知するためのエラーリプラ
イ生成器２６４，２６５とで構成される。

【０００７】図２は、４バイト（３２ビット）のデータ
に対する１ビット誤り訂正２ビット誤り検出符号として
一般的に用いられている１ビット誤り訂正、２ビット誤
り検出符号図である。

【０００８】ＥＣＣは、データの“１”で示したビット
の排他的論理和によって求めることができる。例えば、
ＥＣＣビット（０）はデータのビット（０）〜（１３）
の排他的論理和の結果により求めることができ、ＥＣＣ
ビット（１）はデータのビット（０）〜（３），（１４
〜２３）の排他的論理和によって求めることができる。

【０００９】また、シンドロームはデータの“１”で示
したビットと、ＥＣＣの“１”で示したビットの排他的
論理和によって求めることができる。例えば、シンドロ
ームのビット（０）はデータのビット（０）〜（１３）
とＥＣＣのビット（０）の排他的論理和によって、シン
ドロームのビット（１）はデータのビット（０）〜
（３），（１４）〜（２３）とＥＣＣとビット（１）の
排他的論理和によって求めることができる。

【００１０】図２に従って得られるシンドロームのビッ
ト（０）〜（６）の値を基に、エラーの訂正，障害の報
告および要求元プロセッサに対するエラー通知を図３に
示すシンドローム判別図に従って実行する。エラーが発
生していない場合は、シンドロームのビット（０）〜
（６）の値はいずれも“０”である。この場合は、エラ
ーの訂正，障害の報告，要求元プロセッサに対するエラ
ー通知とも実行しない。

【００１１】１ビットエラーが発生した場合は、シンド
ロームのビット（０）〜（６）の値は、図２に示す訂正
可パターンのうちいずれか１つに適合する。例えば、シ
ンドロームのビット（０）〜（６）の値が“１１０１０
００”の場合は、データのビット（０）の値がエラーし
たことが判り、ビット（０）〜（６）の値が“１０００
０００”の場合は、ＥＣＣのビット（０）の値がエラー
したことが判る。その場合データのビット（０）の値ま
たは、ＥＣＣのビット（０）の値を反転することによっ
て、正しいデータおよびＥＣＣを得ることができる。こ
れらのシンドロームを生成し、解読し、訂正する動作
は、図６のそれぞれの訂正器２０２，２０３，２５２，
２５３で実行している。また、１ビットエラーの場合
は、図３に示すように、障害の報告は、実行されるが、
要求元のプロセッサに対しては、訂正後の正しいデータ
を出力するためエラー通知は実行しない。

【００１２】２ビットエラーが発生した場合は、データ
およびＥＣＣの訂正はできないが、エラーの検出はでき
る。この場合、シンドローム（０）〜（６）の値で
“１”となるビットの数は、２個，４個，６個のいずれ
かになるように、図２のパターンが設定されている。２
ビットエラーの場合、障害の報告を実行するとともに、
要求元のプロセッサに対しては、訂正できない不正なデ
ータを出力するため、図６に示す比較器２５６，２５７
による訂正不可エラーを検出しエラーリプライ生成器２
６４，２６５によって要求元のプロセッサにエラーを通
知する。

【００１３】なお、上記すべてのエラーの検出〜障害報
告は、図６のエラー検出器２０４，２０５，２５４，２
５５で実行する。

【００１４】次に、各プロセッサからのメモリリードリ
クエストがあった場合の動作について説明する。各プロ
セッサからのメモリリードリクエストは、まず、システ
ムキャッシュユニット２５で処理し、システムキャッシ
ュ２５１を索引する。対象となるリードデータがシステ
ムキャッシュ２５１に存在する場合は、要求元のプロセ
ッサにリードデータを返す。その際、システムキャッシ
ュ２５１から読み出したデータおよびＥＣＣに対して、
訂正器２５３によるエラー訂正と、エラー検出器２５５
によるエラー検出を実行する。

【００１５】エラーが検出された場合は、障害の報告を
行う。訂正可能なエラーの場合は訂正器２５３でエラー
を訂正し、訂正後のデータをプロセッサに返す。比較器
２５７によって、エラー検出時のシンドロームが訂正不
可パターンと一致していると判別された場合は、エラー
リプライ生成器２６５によって、要求元のプロセッサに
エラーを通知する。

【００１６】対象となるリードデータが、システムキャ
ッシュ２５１に存在しない場合は、メインメモリ２０に
対して読み出し動作を実行する。その場合、対象となる
リードデータをメモリ２０１から読み出す。そして、読
み出したデータとＥＣＣに対して訂正器２０３によるエ
ラー訂正２０３と、エラー検出器２０５によるエラー検
出を実行する。エラー訂正後のデータとＥＣＣは、シス
テムバスを経由して、システムキャッシュユニット２５
に送られる。

【００１７】システムバスのデータとＥＣＣをシステム
キャッシュユニット２５は受け取り、訂正器２５２によ
るエラー訂正とエラー検出器２５４によるエラー検出を
実行する。エラー訂正後のデータは、要求元のプロセッ
サに返されると同時に、システムキャッシュ２５１に格
納する。比較器２５６によってエラー検出時のシンドロ
ームが訂正不可パターンと一致していると判別された場
合は、エラーリプラリ生成器２６４によって、要求元の
プロセッサにエラーを通知する。

【００１８】このように、メインメモリ２０からデータ
をリードする場合は、メモリ２０１読み出し時のエラー
検出と、システムバスからデータを受け取った時点のエ
ラー検出を実行することになる。従って、メモリ２０１
読み出し時に訂正可エラーが発生した場合は、訂正器２
０３により訂正後のデータがシステムバスに出力される
ため障害報告は、エラー検出器２０５からのみ行うが、
メモリ２０１読み出し時に訂正不可エラーが発生した場
合は、エラーデータがそのままシステムバスに出力され
るため、エラー検出器２０５，２５４の両方から障害報
告を行う。

【００１９】さらに、訂正不可のエラーデータは、シス
テムキャッシュ２５１に格納するため、同じシステムキ
ャッシュ２５に接続している別プロセッサから同一デー
タのリードを実行すると、訂正不可のエラーデータをシ
ステムキャッシュ２５１から読み出した時点でエラー検
出器２５５によって再び障害報告を行う。特に、ストア
イン方式のキャッシュの場合、システムキャッシュ２５
１の内容をメモリ２０１に書戻す処理があるので、上記
のように訂正不可データをシステムキャッシュ２５１に
格納した場合は、そのデータがメモリに書戻される処理
に伴い、システムキャッシュ２５１の内容を読み出した
時点で、エラー検出器２５５で障害報告し、さらに、シ
ステムバスを経由し、メインメモリ２０で受け取るデー
タに対して、エラー検出２０４で障害報告を行う。

【００２０】このように、従来装置では、１つの要因の
障害に対して、複数ヶ所から、しかも時間軸に関係なく
障害を報告する。しかも、その報告では障害個所が特定
できない。従来装置が、エラーデータを持ちまわってい
る理由は、訂正不可となった不正なデータの内容をプロ
セッサが参照した場合に確実にエラーリプライ等で要求
元プロセッサに通知する必要があるためである。不正な
データであることが通知できない場合が発生してしまう
と、データ化け等、不正動作が生じるため、確実に通知
できなければならない。

【００２１】さらに、このエラーの通知は、障害報告に
より実行される障害処理およびプロセッサに対するエラ
ー通知により実行されるショブまたはプロセス再実行処
理等によって正しい内容に書き替えられるまで必要とな
る。

【００２２】なお、これらの障害処理よりエラーデータ
の読み出し動作等が実行される際もエラー検出し、障害
報告を行うため、同一障害かどうかの判定も含めて、障
害処理が極めて複雑になっている。

【００２３】このように複数ヶ所からの障害報告に対し
て、エラー発生のメモリヶ所を特定できるようにしたメ
モリシステムが特開平０４−３０９１３７に記載されて
いる。このシステムは、メモリ部のデータ転送時にメモ
リ部固有のビット情報を生成し、専用バスを通して専用
レジスタに格納し、エラー発生時に照合することにより
エラー発生ヶ所を特定できるようにしたものである。

【００２４】しかし、この方式においても、障害報告は
複数ヶ所から時間軸に関係なく行われる。さらに、この
方式を用いても、システムキャッシュに格納した訂正不
可エラーのデータに対しては、メモリ部固有のビット情
報を持ちまわっていないため、再びシステムキャッシュ
から訂正不可エラーのデータを読み出した際には、エラ
ー発生の場所から特定できない障害を報告してしまう。
仮に、メモリ部固有のビット情報をシステムキャッシュ
に格納し持ちまわる方式を用いたとしても、メモリ部固
有のビット情報が最小の２〜３ビットだとし、４Ｍバイ
トのシステムキャッシュに対して、ブロック単位（３２
バイト）にビット情報を持ったとなると、２５６Ｋビッ
ト〜３８４ＫビットのＲＡＭが必要になってしまう。こ
のため、システムキャッシュの大容量化と複数化が進
み、現状のシステムに対しては、多大なハードウェアを
必要とすることになり非現実的である。

【００２５】また、訂正不可エラーのデータをリカバリ
する方式が、特開平０３−６３８５５に記載されてい
る。この方式は、ストアスルー方式のキャッシュに関す
るものであるが、訂正不可のエラーが発生した場合、同
一のデータを保持している別のキャッシュから、正しい
データをリカバリすることを特徴としている。しかし、
別のキャッシュにデータが存在しない場合は、効果が得
られず、特にマルチプロセッサシステムにおいては、デ
ータの大部分は、そのプロセス固有のデータであること
が多いので、別キャッシュからリカバリできる可能性
は、あまり期待できない。

【００２６】従って、この方式によっても、訂正不可エ
ラーが発生した場合、リカバリができなければ、前記と
同様にエラー発生ヶ所の特定できない障害報告を複数報
告することになってしまう。

【００２７】

【発明が解決しようとする課題】このように従来装置で
は、訂正不可エラーが発生した場合に、１つの要因で発
生した障害であっても、複数個所から、障害発生ヶ所が
特定できない障害を報告してしまい、複雑な障害処理が
必要になるという欠点がある。

【００２８】さらに、障害対象が特定できないために、
複数個所の部品交換が必要になるという欠点がある。

【００２９】また、要求元のプロセッサに対してエラー
の発生を確実に通知するためには障害報告がそのつど行
われてしまい、障害報告を抑止すると確実に要求元のプ
ロセッサに対してエラーの発生が通知できないという、
相反する問題点をかかえている。

【００３０】

【課題を解決するための手段】本発明の装置は、メイン
メモリ，システムキャッシュおよび、それらを複数個接
続することができるシステムバスまたはインタフェース
のそれぞれに、ＥＣＣによる誤り訂正・エラー検出機能
を有しているマッチプロセッサシステムにおけるデータ
障害処理装置において、データとＥＣＣから生成するシ
ンドロームに対して、使用していないシンドロームの任
意のパターンをチェック抑止パターンとして割り当てて
おき、メモリ，キャッシュおよびシステムバスのデータ
に対して、訂正不可の障害を検出した場合に、シンドロ
ームが前記チェック抑止パターンとなるようにＥＣＣを
変換して、メモリおよびキャッシュに格納するＥＣＣ変
換手段と、データのチェック時にデータとＥＣＣから生
成したシンドロームが、前記チェック抑止パターンに該
当することを検出するチェック抑止パターン検出手段
と、この場合には障害報告を抑止する障害報告抑止手段
と、要求元のプロセッサに対して出力するデータでエラ
ーが検出された場合に、シンドロームが訂正不可パター
ンの場合もしくはチェック抑止パターンの場合は、要求
元のプロセッサに対してエラーの発生を通知するエラー
発生通知手段とを有することを特徴とする。

【００３１】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。本例は、メインメモリ１０とシステムキャッシュ
ユニット１５のそれぞれ複数個をシステムバスにより接
続し、システムキャッシュユニット１５に複数個の各プ
ロセッサを接続し、構成しているマルチプロセッサシス
テムであるが、便宜上、メインメモリとシステムキャッ
シュユニットについては１個のみを示している。

【００３２】メインメモリ１０は、以下の２つの機能を
実現している。１つ目の機能は、メインメモリ１０の読
み出し機能であり、システムキャッシュユニット１５か
らの読み出し要求を受け付けると、読み出し要求に対応
するエントリーの内容をメモり１０１から読み出し、シ
ステムバスを介してシステムキャッシュユニット１５に
対して出力する。２つ目の機能は、メインメモリ１０へ
の書き込み機能であり、システムキャッシュユニット１
５からの書き込み要求を受け付けると、システムバスを
介してシステムキャッシュユニット１５が出力するデー
タを受け取り、書き込み要求に対応するメモリ１０１の
内容を受け取ったデータで更新する。次に、メインメモ
リ１０の構成について説明する。メモリ１０１は、デー
タとデータに対するＥＣＣを格納している記憶装置であ
り、メインメモリ１０に対する読み出し要求に応じてメ
モリ１０１からデータとＥＣＣを読み出す。訂正器１０
３は、メモリ１０１から読み出したデータとＥＣＣを受
け取り、エラーの訂正を実行し訂正後のデータと訂正し
たデータに対するＥＣＣを出力する。同時にエラー検出
器１０５は、読み出したデータとＥＣＣからシンドロー
ムを生成し、エラーの有無を検出する。エラー検出器１
０５で生成したシンドロームを比較器１０７と１１１に
出力する。比較器１０７は、シンドロームが訂正不可パ
ターンと一致していることを検出する。比較器１１１
は、シンドロームがチェック抑止パターンと一致してい
ることを検出する。ＡＮＤゲート１１３は、エラー検出
器１０５と比較器１１１からの検出信号を受け取り、障
害の報告を実行する。ＥＣＣ変換器１０９は、比較器１
０７からの検出信号を受け取り、訂正器１０３が出力す
るＥＣＣの値を任意の値に変換する。訂正器１０３が出
力するデータとＥＣＣ変換器１０９が出力するＥＣＣの
値を、読み出し要求に対するリプライデータとしてシス
テムバスに出力する。メインメモリ１０に対する書き込
み要求時は、システムバスからデータとＥＣＣを受け取
る。訂正器１０２は、システムバスからのデータとＥＣ
Ｃを受け取り、エラーの訂正を実行し訂正後のデータと
訂正したデータに対するＥＣＣを出力する。同時にエラ
ー検出器１０４は、読み出したデータとＥＣＣからシン
ドロームを生成し、エラーの有無を検出する。エラー検
出器１０４で生成したシンドロームを比較器１０６と１
１０に出力する。比較器１０６は、シンドロームが訂正
不可パターンと一致していることを検出する。比較器１
１０は、シンドロームがチェック抑止パターンと一致し
ていることを検出する。ＡＮＤゲート１１２は、エラー
検出器１０４と比較器１１０からの検出信号を受け取
り、障害の報告を実行する。ＥＣＣ変換器１０８は、比
較器１０６からの検出信号を受け取り訂正器１０２が出
力するＥＣＣの値を任意の値に変換する。訂正器１０２
が出力するデータとＥＣＣ変換器１０８が出力するＥＣ
Ｃの値で、書き込み要求に対応するメモリ１０１のエン
トリーの内容を更新する。

【００３３】また、システムキャッシュユニット１５
は、システムキャッシュ１５１と、システムバスのデー
タとＥＣＣに対する訂正器１５２，エラー検出器１５４
と、システムキャッシュのデータとＥＣＣに対する訂正
器１５３，エラー検出器１５５と、エラー検出器１５４
がエラーを検出した場合のシンドロームが訂正不可パタ
ーンと一致していることを判別する比較器１５６と、エ
ラー検出器１５５がエラーを検出した場合のシンドロー
ムが訂正不可パターンと一致しているかを判別する比較
器１５７と、訂正不可パターン時に要求元のプロセッサ
にエラーを通知するためのエラーリプライ生成器１６
４，１６５と、エラー検出器１５４，１５５がシステム
バスおよびシステムキャッシュ１５１のデータとＥＣＣ
でエラーを検出した場合のシンドロームがチェック抑止
パターンと一致しているかを判別する比較器１６０，１
６１と、チェック抑止パターン以外の時に障害報告する
ＡＮＤゲート１６２，１６３と、上記シンドロームが訂
正不可パターンと一致していることを比較器１５６，１
５７で検出した場合にシンドロームがチェック抑止パタ
ーンとなるようにＥＣＣを変換するＥＣＣ変換器１５
８，１５９と、チェック抑止パターンを比較器１６０，
１６１で検出した場合にも要求元のプロセッサにエラー
を通知するエラーリプライ生成器１６４，１６５とで構
成されている。

【００３４】本発明で使用されているチェック抑止パタ
ーンのシンドローム例を図２に示す。本例では、シンド
ロームのビット（０）〜（６）が“１１１１１１１”と
なるパターンをチェック抑止パターンとして設定した
が、任意の値に設定可能である。

【００３５】図３は、図２の１ビット誤り訂正，２ビッ
ト誤り検出符号図についてのシンドローム判別図を示す
が、図３によると、シンドローム（０）〜（６）の値が
“１”となるビットの数によって、エラーの識別が可能
となるため、本実施例を説明するのに最も適したパター
ンとして前記パターンを採用した。また、前記チェック
抑止パターンを採用することによって、ＥＣＣ変換器１
０８，１０９，１５８，１５９と、比較器１１０，１１
１，１６０，１６１が簡単なハードウェアで実現でき
る。

【００３６】ＥＣＣ変換器１０８，１０９，１５８，１
５９は、すべて同じ構成であるので図４を用いて、ＥＣ
Ｃ変換器１０８について説明する。

【００３７】ＥＣＣ変換器１０８は、エラー検出時のシ
ンドロームが訂正不可パターンの場合に、訂正不可のエ
ラーとなったデータとＥＣＣのシンドロームがチェック
抑止パターンとなるようにＥＣＣを変換する機能を持
つ。図４に示すように、ＥＣＣ変換器１０８に対する入
力は、訂正器１０２が出力する訂正後のＥＣＣ（０）〜
（６）の値と、シンドローム（０）〜（６）の値と、比
較器１０６が出力する訂正不可パターン検出信号であ
る。ＥＣＣ変換器１０８が出力するものは、変換後のＥ
ＣＣ（０）〜（６）であり、メモリ１０１に対して供給
される。訂正器１０２が出力する訂正後のＥＣＣ（０）
〜（６）の値は、訂正可エラーの場合は訂正後の値を、
それ以外の場合は訂正しないそのままの値を出力する。

【００３８】訂正不可パターン時に、ＥＣＣの値を変換
する対象となるビットは、シンドローム（０）〜（６）
を全て“１”とすることを目的とするのでシンドローム
の値が“０”のビットが対象となる。従って、インバー
タ１０８１により、シンドロームの値が“０”の条件を
検出し、さらにＡＮＤゲート１０８２により訂正不可パ
ターン検出との論理積をとることにより、ＥＣＣの値を
変換する条件が生成できる。ＡＮＤゲート１０８２の出
力と訂正後のＥＣＣの値を、ＸＯＲゲート１０８３によ
り排他的論理和を実行することにより、対象となるビッ
トのＥＣＣの値を反転することができる。

【００３９】シンドロームがチェック抑止パターンと一
致しているかを判別する比較器１１０，１１１，１６
０，１６１は、すべて同じ構成であるので図５を用いて
比較器１１０を説明する。

【００４０】比較器１１０は、シンドロームがチェック
抑止パターン以外であることを検出し、障害報告のＡＮ
Ｄゲート１１２に出力する。比較器１１０に対する入力
は、エラー検出器１０４からのシンドローム（０）〜
（６）である。ＡＮＤゲート１１０１によりシンドロー
ム（０）〜（６）の論理積を実行し、チェック抑止パタ
ーンであることを検出し、さらにインバータ１１０２に
より、テック抑止パターン以外であることを検出する。
その結果を障害報告ＡＮＤゲート１１２に出力し、ＡＮ
Ｄゲート１１２はエラー検出器１０４の信号と論理積を
とることにより、チェック抑止パターン以外の時のみ障
害報告を実行する。また、同じ構成の比較器１６０，１
６１は、ＡＮＤゲート１１０１の出力，すなわち、チェ
ック抑止パターンの検出をエラーリプライ生成器１６
４，１６５に出力する。エラーリプライ生成器は、シン
ドロームが訂正不可パターン時と、チェック抑止パター
ン時に要求元プロセッサにエラーを通知する。

【００４１】次に、本実施例の動作について説明する。
本発明の効果が期待されるケースは、訂正不可エラーが
発生したケースであるから、プロセッサからメモリリー
ドリクエストがあり、メモリで訂正不可エラーが発生し
た場合の動作について説明する。

【００４２】プロセッサからのメモリリードリクエスト
は、まずシステムキャッシュユニット１５で処理し、シ
ステムキャッシュ１５１を索引する。対象となるリード
データがシステムキャッシュ１５１に存在する場合は、
システムキャッシュ１５１から読み出したデータとＥＣ
Ｃを、エラー訂正器１５３と、エラー検出器１５５で処
理する。エラーが検出されない時、および訂正可エラー
の時は正しい内容のデータを訂正器１５３が出力し、要
求元のプロセッサにデータを返す。

【００４３】対象となるリードデータがシステムキャッ
シュ１５１に存在しない場合に、メインメモリ２０に対
して読み出し動作を実行する。その場合、メモリ１０１
から対象となるリードデータとＥＣＣを読み出す。この
データで訂正不可エラーが発生した場合を想定する。メ
モリ１０１から読み出したデータとＥＣＣをエラー訂正
器１０３と、エラー検出器１０５で処理する。訂正不可
エラーが発生しているため、エラー訂正器１０３がデー
タとＥＣＣから生成したシンドロームは、図２に示した
訂正可パターンとは一致するものが存在しない。従っ
て、エラー訂正器１０３は、データおよびＥＣＣを訂正
せず入力した値をそのまま出力する。エラー検出器１０
５は、データとＥＣＣからシンドロームを生成し、図３
に示したようにシンドローム（０）〜（６）の値が全て
“０”でないので、エラーを検出する。訂正不可エラー
が発生しているため、シンドローム（０）〜（６）の値
が“１”となるビット数は、２，４，６コのいずれかで
ある。エラー検出器１０５は、エラー検出を障害報告の
ＡＮＤゲート１１３へ出力し、シンドローム（０）〜
（６）をチェック抑止パターン以外検出の比較器１１１
と、訂正不可パターンの比較器１０７に出力する。

【００４４】チェック抑止パターン以外検出の比較器１
１１を、同じ構成図５の比較器１１０を用いて説明す
る。図５に示したチェック抑止パターン以外検出の比較
器１１０は、図３に従ってシンドローム（０）〜（６）
の値が全て“１”のチェック抑止パターン以外であるこ
とを検出する。訂正不可パターンであるため、シンドロ
ーム（０）〜（６）の値は、全て“１”ではないのでＡ
ＮＤゲート１１０１の出力は“０”となり、インバータ
１１０２によって反転し“１”を出力する。従って、シ
ンドロームがチェック抑止パターン以外の場合は、比較
器１１１は“１”を障害報告ＡＮＤゲート１１３に出力
する。障害報告ＡＮＤゲート１１３は、エラー検出器１
０５が出力するエラー検出の信号と、チェック抑止パタ
ーン以外検出の比較器１１１が出力する信号の論理積を
とり障害報告を行う。従って、訂正不可エラーの場合は
エラー検出器１０５の出力と、比較器１１１の出力は両
方とも“１”となるので、ＡＮＤゲート１１３の出力は
“１”となり障害報告を行う。訂正不可パターンの比較
器１０７は、図３に従って、エラー検出器１０５が出力
するシンドローム（０）〜（６）の値が“１”となるビ
ットの数が、２コまたは４コまた６コであることを検出
する。従って、訂正不可エラーの場合は、比較器１０７
から“１”を、ＥＣＣ変換器１０９に出力する。

【００４５】ＥＣＣ変換器１０９について、同構成の図
４のＥＣＣ変換器１０８を用いて説明する。図中のＥＣ
Ｃ変換器１０８は１０９に、比較器１０６は１０７に、
訂正器１０２は１０３に、それぞれ読み替える。ＥＣＣ
変換器１０９は、比較器１０７から入力する訂正不可パ
ターンの検出が“１”である場合に、シンドロームをチ
ェック抑止パターンとなるようにＥＣＣを変換する。従
って訂正不可エラーが発生した場合は、エラー訂正器１
０３が出力するシンドロームの値が“０”であるビット
のＥＣＣの値を反転し、出力する。

【００４６】上記の処理により、エラー訂正器１０３が
出力するデータと、ＥＣＣ変換器１０９が出力するＥＣ
Ｃをメインメモリ１０からシステムバスに出力する。

【００４７】システムキャッシュユニット１５は上記シ
ステムバスのデータとＥＣＣを受け取り、エラー訂正器
１５２とエラー検出器１５４で処理する。システムバス
に出力する前に、ＥＣＣ変換器１０９によりＥＣＣが変
換しているため、エラー訂正器１５２が生成するシンド
ロームは全て“１”のチェック抑止パターンとなる。従
って、エラー訂正器１５２はデータおよびＥＣＣを訂正
せずに出力する。エラー検出器１５４は、図３に示した
ように、シンドロームがすべて“０”でないのでエラー
の検出を行い、障害報告ＡＮＤゲート１６２に対して
“１”を出力する。また、シンドロームをチェック抑止
パターン以外検出の比較器１６０と、訂正不可パターン
の比較器１５６に出力する。

【００４８】チェック抑止パターン以外検出の比較器１
６０について、同じ構成の図５の比較器１１０を用いて
説明する。エラー検出器１５４が出力するシンドローム
は、全て“１”であるため、ＡＮＤゲート１１０１の出
力は“１”となり、インバータ１１０２で“０”に反転
する。従って、チェック抑止パターン以外検出の比較器
１６０は“０”を障害報告ＡＮＤゲート１６２に出力
し、“１”をエラーリプライ生成器１６４に出力する。
従って、障害報告ＡＮＤゲート１６２は、比較器１６０
からの入力が“０”であるため、出力値が“０”となり
障害報告を行わない。訂正不可パターンの比較器１５６
は、エラー検出器１５４が生成したシンドロームが全て
“１”であるため、エラーリプライ生成器１６４と、Ｅ
ＣＣ変換器１５８に値“０”を出力する。エラーリプラ
イ生成器１６４は、シンドロームがチェック抑止パター
ン一致時に比較器１６０が出力する値と、訂正不可パタ
ーン時に比較器１５６が出力する値の論理和により、要
求元のプロセッサにエラーを通知する。

【００４９】上記の処理により、エラー訂正器１５２が
出力するデータを要求元のプロセッサに出力するのと同
時に、エラーリプライ生成器１６４からエラーを通知す
る。また、ＥＣＣ変換器１５８は、訂正不可パターンの
比較器１５６が“０”を出力したため、ＥＣＣの変換を
実行しない。すなわち、シンドロームが全て“１”のチ
ェック抑止パターンとなっているデータとＥＣＣを、そ
のままシステムキャッシュ１５１に格納する。

【００５０】システムキャッシュ１５１に格納したチェ
ック抑止パターンのシンドロームとなっているデータに
対するアクセスが、別プロセッサから実行した場合も同
様であり、チェック抑止パターンの比較器１６１は、障
害報告ＡＮＤゲート１６３に対して“０”を出力し、エ
ラーリプライ生成器１６５に対して“１”を出力する。
従って、図３に示したように、シンドロームがチェック
抑止パターン時は、障害の報告は行わず、要求元のプロ
セッサに対するエラー通知のみ実行する。また、データ
およびＥＣＣはそのままの値で出力するので状態が保存
できる。

【００５１】さらに、ストアイン方式のキャッシュのよ
うに、キャッシュの内容をメモリに書き戻したり、別キ
ャッシュに展開するシステムであっても、一度シンドロ
ームがチェック抑止パターンとなるようにＥＣＣを変換
すると、全てのシステムキャッシュの読み出し時、シス
テムバスのデータとＥＣＣ受け取り時に、メモリ書き戻
し後の再読み出し時等すべての障害報告が抑止でき、し
かも、要求元のプロセッサに対しては、確実にエラーが
通知できるシステムが実現できる。従って、最初に障害
が発生した場所からのみ障害を報告する。

【００５２】なお、チェック抑止パターンとなるように
ＥＣＣを変換したデータに対しては、障害処理，また
は、ショブやプロセスの再実行等により、新たなデータ
を上書きすることにより簡単に正常な状態に戻すことが
できる。

【００５３】また、チェック抑止パターンを全て“１”
に設定することによって、さらに１ビットの障害が発生
しても、図４に示すように“１”の数が６コである２ビ
ットエラーと同じ扱いになるので、障害に対して強く信
頼性の高いシステムが実現できる。

【００５４】

【発明の効果】本発明により、訂正不可のデータエラー
が発生した場合に、障害が最初に検出された場所からの
み障害報告が行われ、複数個所からの障害報告が抑止で
きる。そのため、障害処理が簡単になり、さらに障害対
象の特定が容易になる。

【００５５】また、複雑なハードウェアを必要とせず
に、要求元のプロセッサに対してエラーの発生を確実に
通知できるため、障害発生時のデータ保証は、十分にな
される。しかも、訂正不可となったデータをアクセスす
るプロセッサが、どの場所にいようとも対応できるた
め、マルチプロセッサシステムに対して効果がある。

【００５６】さらに、ストアイン，ストアアスルー両方
式のキャッシュに対応できる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】４バイトデータに対する１ビット誤り訂正，２
ビット誤り検出符号図である。

【図３】シンドローム判別図である。

【図４】本発明のＥＣＣ変換器詳細図である。

【図５】本発明のチェック抑止パターン比較器詳細図で
ある。

【図６】従来装置のブロック図である。

【符号の説明】

１０メインメモリ１５システムキャッシュユニット１０１メモリ１５１システムキャシュ１０２，１０３，１５２，１５３訂正器１０４，１０５，１５４，１５５エラー検出器１０６，１０７，１５６，１５７比較器１０８，１０９，１５８，１５９ＥＣＣ変換器１１０，１１１，１６０，１６１比較器１１２，１１３，１６２，１６３障害報告ＡＮＤゲ
ート１６４，１６５エラーリプライ生成器

Claims

(57)【特許請求の範囲】

【請求項１】メインメモリ，システムキャッシュおよ
び、それらを複数個接続することができるシステムバス
またはインタフェースのそれぞれに、ＥＣＣによる誤り
訂正・エラー検出機能を有しているマッチプロセッサシ
ステムにおけるデータ障害処理装置において、データとＥＣＣから生成するシンドロームに対して、使
用していないシンドロームの任意のパターンをチェック
抑止パターンとして割り当てておき、メモリ，キャッシュおよびシステムバスのデータに対し
て、訂正不可の障害を検出した場合に、シンドロームが
前記チェック抑止パターンとなるようにＥＣＣを変換し
て、メモリおよびキャッシュに格納するＥＣＣ変換手段
と、データのチェック時にデータとＥＣＣから生成したシン
ドロームが、前記チェック抑止パターンに該当すること
を検出するチェック抑止パターン検出手段と、この場合には障害報告を抑止する障害報告抑止手段と、要求元のプロセッサに対して出力するデータでエラーが
検出された場合に、シンドロームが訂正不可パターンの
場合もしくはチェック抑止パターンの場合は、要求元の
プロセッサに対してエラーの発生を通知するエラー発生
通知手段とを有することを特徴とするデータ障害処理装
置。